專利名稱：具有差錯(cuò)復(fù)原電路的系統(tǒng)和掃描輸出電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的實(shí)施例涉及電子器件領(lǐng)域，具體而言，涉及針對(duì)電子器 件中的差錯(cuò)有復(fù)原能力的操作。
背景技術(shù)：
單粒子翻轉(zhuǎn)(Single event upset， SEU)又稱為軟差錯(cuò)(SER)， 其是由高能粒子，例如，由宇宙射線生成的中子和來自包裝材料的a 粒子在數(shù)字系統(tǒng)中引起的、由輻射誘發(fā)的瞬態(tài)差錯(cuò)。對(duì)于在先進(jìn)技術(shù) 節(jié)點(diǎn)U30nm、 90nm等)內(nèi)制造的設(shè)計(jì)而言，SEU具有不斷增大的 重要性。因此，軟差錯(cuò)對(duì)于那些以具有非常高的可靠性、數(shù)據(jù)完整性 和可用性的企業(yè)和應(yīng)用為目標(biāo)的微處理器、網(wǎng)絡(luò)處理器、高端路由器 和網(wǎng)絡(luò)存儲(chǔ)部件而言是非常重要的。更具體地說，雙穩(wěn)態(tài)器件(鎖存 器和觸發(fā)器)可能是導(dǎo)致系統(tǒng)級(jí)軟差錯(cuò)率的主要因素。由現(xiàn)代的超大規(guī)模集成(VLSI)芯片的不斷提高的復(fù)雜性導(dǎo)致的 問題之一在于，難以對(duì)其進(jìn)行調(diào)試，從而使其具備滿負(fù)荷生產(chǎn)的資格。 一種掃描輸出(scanout)機(jī)構(gòu)可以幫助設(shè)計(jì)者在正常運(yùn)行(實(shí)時(shí))過 程中通過非侵入方式觀察芯片內(nèi)部節(jié)點(diǎn)的重要內(nèi)部狀態(tài)。所述掃描輸 出機(jī)構(gòu)具有俘獲所觀察到的信號(hào)，并使之串行輸出，從而簡(jiǎn)化電路的 隔離、速度、邏輯和微碼隱錯(cuò)的能力。在大多數(shù)高端微處理器中掃描 輸出的實(shí)現(xiàn)涉及重要的電路和時(shí)鐘信號(hào)，所述信號(hào)僅用于硅后調(diào)試 (post-silicon debug)和生產(chǎn)測(cè)試過程。在正常系統(tǒng)運(yùn)行中通常不采 用這些資源，盡管它們占用了額外的面積，并導(dǎo)致了額外的泄漏功率。參考圖1，系統(tǒng)/掃描輸出單元IO可以具有掃描輸出電路12和系 統(tǒng)電路14。要想在諸如處理器芯片的芯片內(nèi)實(shí)現(xiàn)掃描輸出功能，可 以在芯片內(nèi)通過串聯(lián)多個(gè)掃描輸出電路12 (僅示出了一個(gè)單元)設(shè) 置一個(gè)或多個(gè)移位寄存器(經(jīng)常稱為掃描輸出鏈)，從而在各個(gè)內(nèi)部 測(cè)試節(jié)點(diǎn)內(nèi)觀察關(guān)鍵內(nèi)部狀態(tài)。通常，選擇這些內(nèi)部節(jié)點(diǎn)的原因在于 其在芯片運(yùn)行中的戰(zhàn)略重要性(因而對(duì)調(diào)試也是非常重要的)。將掃 描輸出和系統(tǒng)電路12和14二者均連接為從所述內(nèi)部測(cè)試節(jié)點(diǎn)之一接 收相同的數(shù)據(jù)?？梢酝ㄟ^上游組合邏輯電路(未示出)生成這一數(shù)據(jù)。掃描輸出電路12包括以主/從關(guān)系配置的第一鎖存器LA和第二鎖存 器LB，系統(tǒng)電路14包括以主/從關(guān)系配置的第一鎖存器PH2和第二 鎖存器PH1。掃描輸出電路12還包括異或(XOR)門16，其具有來 自兩個(gè)與門18和20的輸入，所述與門18以信號(hào)SHIFT和移位數(shù)據(jù) 輸入信號(hào)SDI為輸入，與門20以信號(hào)LOAD和數(shù)據(jù)信號(hào)D為輸入。 參考圖2中的真值表，系統(tǒng)/掃描輸出單元10典型地具有兩種掃描輸 出運(yùn)行模式:"快照(snapshot)"模式和"標(biāo)記(signature)"模式， 所述兩種模式由信號(hào)LOAD和SHIFT的狀態(tài)決定。


圖1是常規(guī)系統(tǒng)/掃描輸出單元的示意性電路圖。 圖2是圖1所示的系統(tǒng)/掃描輸出單元的真值表。 圖3是由根據(jù)本發(fā)明的一個(gè)實(shí)施例的連接至芯片的內(nèi)部節(jié)點(diǎn)的串聯(lián)鏈結(jié)的掃描輸出電路形成的移位寄存器的示意性電路圖。圖4是根據(jù)本發(fā)明的一個(gè)實(shí)施例的具有差錯(cuò)檢測(cè)的系統(tǒng)/掃描輸出單元之一的示意性電路圖。圖5是圖4所示的系統(tǒng)/掃描輸出單元的真值表。圖6是根據(jù)本發(fā)明另一實(shí)施例的具有差錯(cuò)捕捉的系統(tǒng)/掃描輸出單元的示意性電路圖。圖7是根據(jù)本發(fā)明另一實(shí)施例的帶有由C元件實(shí)現(xiàn)的差錯(cuò)阻擋的系統(tǒng)/掃描輸出單元的示意性電路圖。圖8是圖7所示的系統(tǒng)/掃描輸出單元的真值表。圖9是根據(jù)本發(fā)明另一實(shí)施例的帶有由傳輸門實(shí)現(xiàn)的差錯(cuò)阻擋的系統(tǒng)/掃描輸出單元的示意性電路圖。圖10是根據(jù)本發(fā)明另一實(shí)施例的具有差錯(cuò)檢測(cè)的系統(tǒng)/掃描輸出/掃描單元的示意性電路圖。
圖11是圖10所示的系統(tǒng)/掃描輸出/掃描單元的真值表。圖12是針對(duì)圖10所示的系統(tǒng)/掃描輸出/掃描單元的掃描運(yùn)行模 式的時(shí)序圖。圖13是結(jié)合了根據(jù)本發(fā)明的各個(gè)實(shí)施例的一個(gè)或多個(gè)系統(tǒng)/掃描輸出或系統(tǒng)/掃描輸出/掃描單元的系統(tǒng)。
具體實(shí)施方式
在下述說明中，出于解釋的目的，闡述了很多細(xì)節(jié)，以提供對(duì)所 公開的本發(fā)明的實(shí)施例的徹底理解。但是，對(duì)于本領(lǐng)域技術(shù)人員而言， 顯然未必一定需要這些具體的細(xì)節(jié)來實(shí)踐所公開的本發(fā)明的實(shí)施例。 在其他實(shí)例中，以方框圖的形式示出了已知的電結(jié)構(gòu)和電路，以避免 對(duì)所公開的本發(fā)明的實(shí)施例造成含混。根據(jù)本發(fā)明的各個(gè)實(shí)施例涉及保護(hù)時(shí)序系統(tǒng)電路(例如鎖存器和觸發(fā)器)不受軟差錯(cuò)的影響，更具體而言使之不受單粒子翻轉(zhuǎn)(SEU) 的影響?？梢酝ㄟ^使系統(tǒng)電路具有針對(duì)軟差錯(cuò)的內(nèi)置復(fù)原(resilience) 功能而實(shí)現(xiàn)這一保護(hù)，具體的手段為在某些實(shí)施例中引入差錯(cuò)檢測(cè) (自檢驗(yàn))電路或者在其他實(shí)施例中引入差錯(cuò)阻擋電路?？梢詫⒉铄e(cuò) 檢測(cè)電路和差錯(cuò)阻擋電路統(tǒng)稱為"差錯(cuò)復(fù)原電路"，因?yàn)樗鼈兡軌蛲?過差錯(cuò)檢測(cè)或差錯(cuò)阻擋提供對(duì)差錯(cuò)的復(fù)原或抵制。此外，在一個(gè)實(shí)施 例中，所述差錯(cuò)檢測(cè)電路還可以結(jié)合差錯(cuò)捕捉電路，其用于捕捉所探 測(cè)的差錯(cuò)，以實(shí)現(xiàn)后續(xù)的收集?？梢栽O(shè)置掃描輸出電路，以觀測(cè)集成 電路(IC)芯片內(nèi)的測(cè)試節(jié)點(diǎn)。這樣的受監(jiān)視內(nèi)部節(jié)點(diǎn)可能含有對(duì)IC 芯片的運(yùn)行而言相當(dāng)重要的關(guān)鍵狀態(tài)，從而使對(duì)它們的保護(hù)具有更高 的重要性。根據(jù)本發(fā)明的各個(gè)實(shí)施例的片上系統(tǒng)/掃描輸出單元的每者含有 系統(tǒng)電路和掃描輸出電路。這些系統(tǒng)/掃描輸出單元可以通過抓住機(jī) 會(huì)重復(fù)利用現(xiàn)有的掃描輸出電路而實(shí)現(xiàn)上述軟差錯(cuò)率的檢測(cè)和降低， 若非受到所述重復(fù)利用，所述掃描輸出電路將在正常(功能)系統(tǒng)運(yùn) 行過程中保持休眠。對(duì)"掃描輸出重復(fù)利用"的機(jī)會(huì)源自于這樣的事 實(shí)，即可以將所述掃描輸出電路重新配置為為所要保護(hù)的系統(tǒng)電路提
供冗余數(shù)據(jù)存儲(chǔ)電路。就單粒子翻轉(zhuǎn)(SEU)而言，顆粒撞擊可能至 多翻轉(zhuǎn)系統(tǒng)電路或重新配置的掃描輸出電路(而不是二者)中的某一 雙穩(wěn)態(tài)器件的內(nèi)容。因此，即使已經(jīng)發(fā)生了軟差錯(cuò)事件，系統(tǒng)數(shù)據(jù)的 至少一個(gè)正確的拷貝還保留在系統(tǒng)/掃描輸出單元內(nèi)部。與沒有重復(fù) 利用現(xiàn)有的片上資源的其他設(shè)計(jì)相比，這一掃描輸出再利用可以直接轉(zhuǎn)化為能量和IC芯片硅面積的節(jié)約。參考圖3和4，示出了系統(tǒng)/掃描輸出單元30，其包括系統(tǒng)電路 32和掃描輸出電路34。在一個(gè)實(shí)施例中，系統(tǒng)電路32可以包括系統(tǒng) 觸發(fā)器36，其具有被配置為具有主/從鎖存器關(guān)系的第一系統(tǒng)鎖存器 PH2和第二系統(tǒng)鎖存器PH1。在一個(gè)實(shí)施例中，掃描輸出電路34可 以包括掃描輸出觸發(fā)器38，其具有同樣被配置為具有主/從鎖存器關(guān) 系的第一掃描輸出鎖存器LA和第二掃描輸出鎖存器LB?？梢詫㈡i 存器PH2和LA稱為主鎖存器，可以將鎖存器PH1和LB稱為從鎖 存器。將數(shù)據(jù)信號(hào)D共同提供給鎖存器PH2和LA，這樣的數(shù)據(jù)是由 受監(jiān)視的內(nèi)部節(jié)點(diǎn)之一提供的，并且其可能是由所述內(nèi)部節(jié)點(diǎn)上游的 組合電路(未示出)生成的。在另一個(gè)實(shí)施例中，系統(tǒng)和掃描輸出電 路32和34每者可以是基于鎖存器的時(shí)鐘系統(tǒng)中的單個(gè)鎖存器，而不 是每一電路32或34均具有主從鎖存器。出于解說的目的，將觸發(fā)器36和38示為采用同一系統(tǒng)時(shí)鐘的兩 個(gè)相位的正沿觸發(fā)觸發(fā)器，所述兩個(gè)相位包括時(shí)鐘信號(hào)CLK1 (未反 轉(zhuǎn)相位)和時(shí)鐘信號(hào)CLK2 (反轉(zhuǎn)相位)，其中反相器40提供所述反 轉(zhuǎn)相位。但是，在另一個(gè)實(shí)施例中，可以采用兩個(gè)不同的時(shí)鐘源生成 所述時(shí)鐘信號(hào)。在又一個(gè)實(shí)施例中，可以采用相同的時(shí)鐘相位，其中 通過級(jí)聯(lián)負(fù)鎖存器(主鎖存器)和正鎖存器(從鎖存器)形成觸發(fā)器 的兩個(gè)級(jí)。同樣地，可以采用能夠根據(jù)相同的原理使用和構(gòu)建的負(fù)沿 觸發(fā)觸發(fā)器構(gòu)建系統(tǒng)/掃描輸出單元。掃描輸出電路34還可以包括用于連接系統(tǒng)和掃描輸出電路32和 34，以及用于將掃描輸出電路34連接至其他掃描輸出電路34的接口 電路。在一個(gè)實(shí)施例中，這樣的接口電路可以包括一對(duì)與門42和44、 異或門46和具有多路分配器(開關(guān))48的形式的時(shí)鐘開關(guān)電路。與
門42可以具有連接至鎖存器LB的輸出和信號(hào)SHIFT的兩個(gè)輸入以 及連接至異或門46的第一輸入的輸出。與門44可以具有連接至鎖存 器PHI的輸出和信號(hào)LOAD的兩個(gè)輸入以及連接至異或門46的第二 輸入的輸出。異或門46可以在其SDO輸出端子上提供移位的 (shifted)數(shù)據(jù)輸出信號(hào)SDO，所述信號(hào)為掃描輸出電路34的輸出。 鎖存器PH1在其Q輸出端子上提供系統(tǒng)數(shù)據(jù)輸出信號(hào)Q，所述信號(hào) 是系統(tǒng)電路32的輸出。多路分配器48可以以反轉(zhuǎn)時(shí)鐘信號(hào)CLK2作 為輸入，并且可以基于掃描輸出啟動(dòng)信號(hào)SCANOUT一EN，通過切換 向鎖存器LA的CI或C2時(shí)鐘輸入提供反轉(zhuǎn)的時(shí)鐘信號(hào)CLK2。因此， 與圖1所示的時(shí)鐘構(gòu)造相比，可以通過在鎖存器LA的前面添加多路 分配器48 (時(shí)鐘開關(guān)電路)而重新配置反轉(zhuǎn)時(shí)鐘信號(hào)CLK2。在將反 轉(zhuǎn)時(shí)鐘CLK2提供至鎖存器LA的輸入CI時(shí)，可以通過鎖存器LA 捕捉來自上游系統(tǒng)/掃描輸出單元30的移位數(shù)據(jù)輸入信號(hào)SDI，在將 反轉(zhuǎn)時(shí)鐘CLK2提供至鎖存器LA的輸入C2時(shí)，可以由鎖存器LA 捕捉數(shù)據(jù)信號(hào)D?？梢詫⒎欠崔D(zhuǎn)時(shí)鐘信號(hào)CLK1連接至從鎖存器PHI 和LB的輸入。如圖3所示，可以將SHIFT、 LOAD和CLK1信號(hào)提 供至所有的掃描輸出電路34，上游掃描輸出電路34的移位數(shù)據(jù)輸出 信號(hào)SDO可以將移位數(shù)據(jù)輸入信號(hào)SDI提供給下游掃描輸出電路 34。由于信號(hào)SDO和SDI是指直接連接的系統(tǒng)/掃描輸出單元30之 間的同一信號(hào)，因此可以將其統(tǒng)稱為"移位數(shù)據(jù)信號(hào)(shifted data signal)"?？梢詫D4所示的系統(tǒng)電路32嵌入到正在被觀測(cè)的圖3所 示的內(nèi)部節(jié)點(diǎn)50內(nèi)。盡管在掃描輸出電路34的末端示出了邏輯門(與門42和44以 及隨后的異或門46)的群集，但是在這一群集(cluster)的另一實(shí)施 例中，可如圖1所示將其設(shè)置在主鎖存器LA前面的掃描輸出電路34 的起始位置。這一實(shí)施例可以執(zhí)行與圖4所示的實(shí)施例相同的功能。 但是，其可能適用于速度相對(duì)較低的應(yīng)用，因?yàn)閷⑦壿嬮T群集放在主 鎖存器LA的前面可能影響觸發(fā)器38的建立時(shí)間(setup time)。從到這一點(diǎn)為止對(duì)系統(tǒng)/掃描輸出單元30說明的程度，所述電路 說明還適用于圖5-10所示的其他系統(tǒng)/掃描輸出單元實(shí)施例；因而將
不再針對(duì)接下來描述的系統(tǒng)/掃描輸出單元實(shí)施例重復(fù)這一說明。接 下來，將討論系統(tǒng)/掃描輸出單元30的差錯(cuò)檢測(cè)功能。參考圖5，示 出了描述四種運(yùn)行模式的真值表自檢驗(yàn)?zāi)Ｊ健⒎潜Ｗo(hù)模式、快照模 式和標(biāo)記模式。自檢驗(yàn)運(yùn)行模式是第一種功能性運(yùn)行模式，其中，在 系統(tǒng)/掃描輸出單元30處于自檢驗(yàn)配置下時(shí)，啟動(dòng)差錯(cuò)檢測(cè)功能。非 保護(hù)運(yùn)行模式是第二種功能性運(yùn)行模式，其中，當(dāng)系統(tǒng)/掃描輸出單元30處于非保護(hù)配置下時(shí)，停用差錯(cuò)檢測(cè)功能?？梢詫⒖煺蘸蜆?biāo)記模式稱為掃描輸出運(yùn)行模式，其用于在系統(tǒng)/掃描輸出單元處于掃描輸出配置F時(shí)，承擔(dān)掃描輸出功能?？梢酝ㄟ^信號(hào)SHIFT、 LOAD和 SCANOUT—EN啟動(dòng)或停用所述四種運(yùn)行模式。所述快照模式利用了 三種子模式或階段清除、加載和移位(shift)。應(yīng)當(dāng)注意，所述掃 描輸出運(yùn)行(快照和標(biāo)記模式)在所述系統(tǒng)/掃描輸出單元的各個(gè)實(shí) 施例中都是一樣的，并且實(shí)質(zhì)上與圖1所示的現(xiàn)有技術(shù)中的相應(yīng)功能 相同；因此，將只針對(duì)所有的實(shí)施例對(duì)所述掃描輸出功能(模式)給 出一次描述。參考圖3-5，在啟動(dòng)了差錯(cuò)檢測(cè)功能時(shí)，在IC芯片的正常運(yùn)行過 程中采用提供差錯(cuò)檢測(cè)功能的自檢驗(yàn)運(yùn)行模式。首先現(xiàn)來討論自檢驗(yàn) 運(yùn)行模式，盡管很可能在后面討論的、在調(diào)試和生產(chǎn)測(cè)試中采用的、 與掃描輸出功能相關(guān)的模式之后才采用這一模式。在自檢驗(yàn)?zāi)Ｊ街校?重復(fù)利用(reuse)異或門46作為差錯(cuò)檢測(cè)電路。在自檢驗(yàn)?zāi)Ｊ街校?可以通過將信號(hào)SCANOUT_EN設(shè)置為低電平而停用掃描輸出功能， 從而采用反轉(zhuǎn)時(shí)鐘信號(hào)CLK2捕捉數(shù)據(jù)信號(hào)D?？梢詫⒖刂菩盘?hào) LOAD和SHIFT設(shè)置為高電平，從而使與門42和44將鎖存器LB和 PHI的第一和第二輸出信號(hào)OUT2和OUTl分別傳遞給差錯(cuò)檢測(cè)電路 (異或門46)。可以將具有輸出信號(hào)OUT2和OUTl的鎖存器LB和 PHI的輸出端子分別稱為OUT2和OUTl輸出端子。異或門46將鎖 存器LB和PH1的輸出進(jìn)行比較，如果它們匹配(OUT2=OUTl)， 那么異或門46的SDO輸出端子為邏輯值0 (沒有標(biāo)志或差錯(cuò)信號(hào))。 假設(shè)在系統(tǒng)電路32或掃描輸出電路34中出現(xiàn)了軟差錯(cuò)，那么這兩個(gè) 輸出可能具有不匹配(0UT240UT1 )的相對(duì)條件(relative
異或門46的SDO輸出端子可以為邏輯值1，其起著指示數(shù)據(jù)失配的 相對(duì)條件的差錯(cuò)標(biāo)志(差錯(cuò)信號(hào))的作用。因此，可以在IC芯片的 正常功能運(yùn)行中重復(fù)采用掃描輸出電路34執(zhí)行自檢驗(yàn)功能，在正常 功能運(yùn)行期間所述掃描輸出電路34將不會(huì)得到利用。應(yīng)當(dāng)注意，形 成差錯(cuò)檢測(cè)電路的異或門46在掃描輸出電路34已經(jīng)存在了，因?yàn)樵?下文所述的掃描輸出功能中將對(duì)其加以使用。此外，在替代實(shí)施例中， 可以采用其他相對(duì)條件實(shí)踐本發(fā)明。在一個(gè)實(shí)施例中，可以在系統(tǒng)/掃描輸出單元30內(nèi)置入非保護(hù)運(yùn) 行模式，以實(shí)現(xiàn)能量節(jié)約目的或其他目的。因此，在該實(shí)施例中，既 存在自檢驗(yàn)運(yùn)行模式，又存在非保護(hù)運(yùn)行模式。在非保護(hù)模式中，關(guān) 閉差錯(cuò)檢驗(yàn)功能，從而使系統(tǒng)/掃描輸出單元30可以消耗與系統(tǒng)電路 32自身消耗的相當(dāng)?shù)哪芰俊＿@一非保護(hù)模式提供了靈活性，尤其是 就非關(guān)鍵應(yīng)用而言。通常，可以通過減少或消除鎖存器LA的時(shí)鐘輸 入C2處或數(shù)據(jù)輸入D2處的開關(guān)活動(dòng)，或者通過減少或消除鎖存器 LA的時(shí)鐘和數(shù)據(jù)輸入C2和D2 二者處的開關(guān)活動(dòng)而實(shí)現(xiàn)非保護(hù)模 式。如圖5所示， 一種實(shí)現(xiàn)非保護(hù)模式的方式可以是將信號(hào) SCANOUT_EN設(shè)為1 ，將信號(hào)LOAD和SHIFT設(shè)為0，以確保消除 鎖存器LA的數(shù)據(jù)輸入2D處的開關(guān)活動(dòng)(及其相關(guān)能耗)。另一種實(shí) 施非保護(hù)模式的方式可以是在時(shí)鐘信號(hào)CLK2源和復(fù)用器48之間設(shè) 置與門，其中采用通往所述與門的第二輸入取消進(jìn)入時(shí)鐘輸入端子 48的時(shí)鐘信號(hào)(將參考圖10更為更詳細(xì)地討論)。此外，還存在很 多其他的方式實(shí)施所述非保護(hù)模式，以消除或減少開關(guān)活動(dòng) (switching activity)。在另一實(shí)施例中，可以去除所述非保護(hù)模式。接下來，將根據(jù)本發(fā)明的各個(gè)實(shí)施例討論掃描輸出功能(快照和 標(biāo)記模式)，其對(duì)于所有的系統(tǒng)/掃描輸出單元實(shí)施例都是一樣的。通 過被設(shè)置為高電平的SCANOUT一EN激活掃描輸出功能；由此取消了 自檢驗(yàn)功能。如圖3所示，可以將掃描輸出電路34 (進(jìn)而系統(tǒng)/掃描 輸出單元30)配置為形成通過順序連接掃描輸出電路34實(shí)現(xiàn)的掃描 輸出移位寄存器(掃描輸出鏈)52。更具體地說，上游掃描輸出電路 的移位數(shù)據(jù)輸出信號(hào)SDO可以變成下一下游系統(tǒng)/掃描輸出單元34
的移位數(shù)據(jù)輸入信號(hào)SDI。憑借掃描輸出功能的這些模式，可以將某一鏈52中的最后一個(gè)掃描輸出電路34的SDO輸出端子連接至外部 測(cè)試器(未示出)。可以將每一掃描輸出電路34稱為掃描輸出鏈52 的一個(gè)級(jí)，其中，所述掃描輸出鏈52定義了到達(dá)外部測(cè)試器的移位 數(shù)據(jù)掃描輸出路徑。對(duì)于掃描輸出功能而言，外部測(cè)試器還可以控制 信號(hào)SHIFT禾Q LOAD。 IC芯片可以包括多個(gè)掃描輸出鏈(scanout chain) 52。如前所述，在一個(gè)實(shí)施例中，所述掃描輸出功能可以具有兩個(gè)不同的運(yùn)行模式快照模式和標(biāo)記模式。在另一個(gè)實(shí)施例中，可以僅存 在這些模式中的一個(gè)。可以采用快照模式進(jìn)行部件調(diào)試?？梢允紫炔捎脕碜詢?nèi)部測(cè)試節(jié)點(diǎn)50的數(shù)據(jù)(也提供給系統(tǒng)電路32的數(shù)據(jù))并行 加載掃描輸出鏈(移位寄存器)52的掃描輸出電路34，由此拍攝預(yù) 期時(shí)鐘周期內(nèi)的感興趣的內(nèi)部狀態(tài)的快照。之后，可以按照每時(shí)鐘周 期一位的方式，通過掃描輸出鏈52將所述數(shù)據(jù)串行移出。在外部測(cè) 試器(未示出)將這一輸出數(shù)據(jù)與預(yù)期結(jié)果相比較可以表明是否存在 任何隱錯(cuò)?？梢栽跍y(cè)試的上一次捕捉點(diǎn)之后的一個(gè)時(shí)鐘周期內(nèi)返回至 測(cè)試的起始部分，拍攝另一快照，由此重復(fù)這一過程。可以采用標(biāo)記模式加強(qiáng)在生產(chǎn)測(cè)試過程中對(duì)內(nèi)部測(cè)試節(jié)點(diǎn)50的 觀測(cè)。在采用來自內(nèi)部測(cè)試節(jié)點(diǎn)50的數(shù)據(jù)加載掃描輸出鏈52之后， 利用異或門46對(duì)所得的并行輸入矢量與掃描輸出鏈52中的上游掃描 輸出電路34的先前內(nèi)容進(jìn)行異或操作。因而，可以將參與信號(hào)的狀 態(tài)壓縮為等價(jià)的串行比特流，并且可以通過每個(gè)時(shí)鐘周期一位的方 式，在掃描輸出鏈52的最后一個(gè)SDO輸出端子將其移出。換言之， 所述壓縮的、相繼觀察位形成了可以通過測(cè)試器從外部檢驗(yàn)的標(biāo)記。對(duì)于掃描輸出功能而言，可以采用圖5所示的清除、移位和加載 這幾項(xiàng)子模式操作或階段實(shí)現(xiàn)所述快照模式。對(duì)于清除模式而言，在 啟動(dòng)信號(hào)SCANOUT—EN為高電平的情況下，可以在給定掃描輸出電 路34內(nèi)將信號(hào)SHIFT和LOAD設(shè)置為低電平，這又對(duì)所述鏈中的下 一掃描輸出電路34進(jìn)行了清除。換言之，二者均為低電平的信號(hào) CLEAR和SHIFT又迫使與門42和44變?yōu)榈碗娖?，而不管來自鎖存器LB和PHI的輸出信號(hào)OUT2和OUT1的值如何。因此，異或門 46的SDO輸出端子的電平低，可以將其作為移位數(shù)據(jù)輸入信號(hào)SDI 提供給掃描輸出鏈52中的下一級(jí)，從而對(duì)其執(zhí)行清除。對(duì)于移位模 式而言，在啟動(dòng)信號(hào)SCANOUT一EN高的情況下，可以在給定掃描輸 出電路34中，將信號(hào)SHIFT設(shè)置為高電平，可以將信號(hào)LOAD設(shè)置 為低電平，從而迫使與門44的輸出為低電平，并通過與門42將鎖存 器LB的輸出信號(hào)OUT2傳遞至異或門46;因此，鎖存器LB的這一 第二輸出信號(hào)OUT2變成了異或門46的移位數(shù)據(jù)輸出信號(hào)SDO，以 及鏈52中下一掃描輸出電路34的移位數(shù)據(jù)輸入信號(hào)SDI。對(duì)于加載 模式而言，在啟動(dòng)信號(hào)SCANOUTJEN高的情況下，在指定掃描輸出 電路34中，可以將信號(hào)SHIFT設(shè)置為低電平，可以將信號(hào)LOAD設(shè) 置為高電平，從而迫使與門42的輸出為低電平，迫使與門44將鎖存 器PH1的輸出信號(hào)0UT1傳遞至異或門46;因此，鎖存器PH1的這 一第一輸出信號(hào)0UT1變成了異或門46的移位數(shù)據(jù)輸出信號(hào)SDO， 以及鏈52中下一掃描輸出電路34的移位數(shù)據(jù)輸入信號(hào)SDI。如前所 述，移位數(shù)據(jù)輸出信號(hào)SDO和移位數(shù)據(jù)輸入信號(hào)SDI在指在兩個(gè)直 接連接的掃描輸出電路34之間傳輸?shù)男盘?hào)時(shí)是相同的，可以將其統(tǒng) 稱為"移位數(shù)據(jù)信號(hào)"。對(duì)于標(biāo)記運(yùn)行模式而言，在啟動(dòng)信號(hào)SCANOUT—EN高的情況 下，在給定掃描輸出電路34中可以將信號(hào)SHIFT和LOAD設(shè)置為高 電平，其使得與門42和44將鎖存器LB的輸出信號(hào)OUT2 (上游掃 描輸出電路34的先前內(nèi)容)和鎖存器PHI的輸出信號(hào)0UT1傳遞至 異或門46;因而異或門46對(duì)兩個(gè)輸入信號(hào)0UT1和OUT2執(zhí)行異或 運(yùn)算，以提供標(biāo)記，所述標(biāo)記可以是鏈52中下一掃描輸出電路34的 移位數(shù)據(jù)輸入信號(hào)SDI。應(yīng)當(dāng)注意，異或門46可以通過掃描輸出功 能生成標(biāo)記，同時(shí)也可以通過差錯(cuò)檢驗(yàn)功能探測(cè)軟差錯(cuò)。因此，已經(jīng) 在系統(tǒng)/掃描輸出單元30中對(duì)預(yù)先存在于圖1所示的實(shí)施例中的、用 于生成標(biāo)記的異或門46進(jìn)行了調(diào)整，使之還在自檢驗(yàn)?zāi)Ｊ街袌?zhí)行差 錯(cuò)檢測(cè)功能。盡管已經(jīng)示出了既能提供快照模式又能提供標(biāo)記模式的掃描輸 出電路34的一個(gè)實(shí)施例，但是掃描輸出電路34也可以采取很多種不 同的形式。例如，可以通過去除與門42和44 (以及相關(guān)的移位和加 載信號(hào))、異或門46和多路分配器48獲得不帶有標(biāo)記模式的簡(jiǎn)化版 掃描輸出電路。鎖存器LA可以具有單個(gè)連接至?xí)r鐘CLK2的時(shí)鐘輸 入端子和連接至復(fù)用器的輸出端子的單個(gè)數(shù)據(jù)輸入端子，來替代這些 元件。所述復(fù)用器可以具有連接至移位數(shù)據(jù)輸入信3 SDI的第一輸入 端子和連接至系統(tǒng)數(shù)據(jù)輸入信號(hào)D的第二輸入端子，其中由信號(hào) SCANOUT_EN控制其第一和第二輸入端子之間的選擇。所述掃描輸 出電路的這一實(shí)施例仍然可以具有處于主從關(guān)系的鎖存器LA和鎖存 器LB，其中鎖存器LB的輸出為信號(hào)SDO。在接下來討論的實(shí)施例 中采用的掃描輸出電路也可以采用這一簡(jiǎn)化掃描輸出電路。當(dāng)系統(tǒng)/掃描輸出單元30處于其差錯(cuò)檢驗(yàn)?zāi)Ｊ綍r(shí)，由差錯(cuò)檢測(cè)電 路(XOR46)生成的差錯(cuò)信號(hào)必須是可觀測(cè)的。系統(tǒng)/掃描輸出單元 30可以采用OR樹或標(biāo)記寄存器實(shí)現(xiàn)差錯(cuò)檢測(cè)。但是，圖6中示出了 另一種使差錯(cuò)信號(hào)可觀測(cè)的不同方法，其在所述系統(tǒng)/掃描輸出單元 內(nèi)本地捕獲差錯(cuò)信號(hào)，并重復(fù)利用所述掃描輸出鏈在希望的時(shí)間點(diǎn)， 例如在著手開始系統(tǒng)檢驗(yàn)點(diǎn)(check-pointing)程序時(shí)，將所述差錯(cuò)從 所述系統(tǒng)/掃描輸出單元移出。參考圖6，根據(jù)本發(fā)明另一實(shí)施例的系統(tǒng)/掃描輸出單元60包括 差錯(cuò)捕捉電路(error-trappingcircuit) 62。除了差錯(cuò)捕捉電路62之夕卜， 系統(tǒng)/掃描輸出單元60的其余部分與圖3-5所示的系統(tǒng)/掃描輸出單元 30相同；因而，相同的部件仍然沿用相同的附圖標(biāo)記，而且將不再 對(duì)其重復(fù)說明，除非對(duì)解釋差錯(cuò)捕捉電路62有必要。在一個(gè)實(shí)施例 中，差錯(cuò)捕捉電路62可以包括異或門64，所述異或門64的一個(gè)輸 入連接至異或門46的輸出， 一個(gè)輸入連接至數(shù)據(jù)信號(hào)D?？梢詫?或門64的輸出連接至鎖存器LA的2D數(shù)據(jù)輸入。這與圖3-5所示的 系統(tǒng)/掃描輸出單元30相反，在系統(tǒng)/掃描輸出單元30中，數(shù)據(jù)信號(hào) D直接連接至鎖存器LA的2D數(shù)據(jù)輸入。如前所述，異或門46可以在自檢驗(yàn)?zāi)Ｊ街凶優(yōu)椴铄e(cuò)檢測(cè)電路， 并且可以因?yàn)閽呙栎敵鲭娐?4或系統(tǒng)電路32中的軟差錯(cuò)而在系統(tǒng)/
掃描輸出單元60的SDO輸出端子上生成差錯(cuò)信號(hào)。參考圖6，所添 加的差錯(cuò)捕捉電路62可以允許通過由差錯(cuò)捕捉電路62提供的反饋回 路"捕捉"所述差錯(cuò)信號(hào)?？赡軙?huì)一直捕捉這一捕捉到的差錯(cuò)信號(hào)， 直到另一軟差錯(cuò)影響了鎖存器中某一個(gè)為止，出現(xiàn)這一情況的可能性 相對(duì)較低。更具體地說，差錯(cuò)捕捉電路62可以重新配置提供反轉(zhuǎn)時(shí) 鐘信號(hào)CLK2的電路。一旦發(fā)生了軟差錯(cuò)(OUT2^0UTl)，將在異 或門46的輸出處產(chǎn)生差錯(cuò)信號(hào)。之后，可以將這一差錯(cuò)信號(hào)提供給 異或門64的第一輸入，其使得異或門64的輸出信號(hào)Dl與數(shù)據(jù)輸入 D互為補(bǔ)碼(complementary)。在時(shí)鐘信號(hào)CLK1的上升沿抵達(dá)的同 時(shí)，可以將數(shù)據(jù)輸出信號(hào)D1鎖存到鎖存器LB內(nèi)。假設(shè)沒有發(fā)生其 他軟差錯(cuò)，這與SEU假設(shè)一致，那么異或門46將再次報(bào)告差錯(cuò)信號(hào)。 因而，在這一反饋回路中將等價(jià)"捕獲"這一差錯(cuò)信號(hào)。在預(yù)先指定的數(shù)量的時(shí)鐘周期之后，可以執(zhí)行系統(tǒng)范圍內(nèi)的檢驗(yàn) 點(diǎn)。之后，可以使沿掃描輸出鏈52的掃描輸出電路34形成移位寄存 器(通過與掃描輸出功能所采取的相同的方式)，并在存在差錯(cuò)信號(hào) 的情況下，采用其移出所述差錯(cuò)信號(hào)。使用掃描輸出移位消除了對(duì)差 錯(cuò)信號(hào)全局路由的必要。將差錯(cuò)信號(hào)從掃描輸出鏈52的這一移出可 以發(fā)生在恢復(fù)點(diǎn)(例如，檢驗(yàn)點(diǎn))；因而，其不需要額外的檢驗(yàn)級(jí)。 之后，可以通過從先前調(diào)撥(committed)的有效檢驗(yàn)點(diǎn)重新執(zhí)行而 實(shí)現(xiàn)糾錯(cuò)。在沒有發(fā)生軟差錯(cuò)時(shí)，差錯(cuò)捕捉電路62不會(huì)與系統(tǒng)電路 32的正常運(yùn)算發(fā)生干擾，因?yàn)橹灰盘?hào)0UT1和OUT2 —致，異或 門46的輸出(差錯(cuò)標(biāo)志信號(hào))就保持為零。參考圖7，根據(jù)本發(fā)明另一實(shí)施例的系統(tǒng)/掃描輸出單元70包括 提供對(duì)軟差錯(cuò)的阻擋的輸出接合電路(output joining circuit) 72。除 了輸出接合電路72之外，系統(tǒng)/掃描輸出單元70的其余部分與圖3-5 所示的系統(tǒng)/掃描輸出單元30相同；因此相同的部件將沿用相同的附 圖標(biāo)記，并且不再對(duì)其重復(fù)說明，除非對(duì)解釋輸出接合電路72有必 要。如將在下文中描述的，存在很多種不同的輸出接合電路的實(shí)施例， 其中，輸出接合電路72只是其中的一個(gè)例子。此外，在另一個(gè)實(shí)施 例中，系統(tǒng)和掃描輸出電路32和34可以每者均包括處于基于鎖存器 的時(shí)鐘系統(tǒng)中的單個(gè)鎖存器，以替代圖7所示的包括觸發(fā)器的電路32或34。在圖7所示的一個(gè)實(shí)施例中，輸出接合電路72可以包括C元件 74?？梢詫⑦@一實(shí)施例稱為利用由C元件實(shí)現(xiàn)的阻擋。C元件74可 以以第一和第二輸出信號(hào)0UT1和OUT2作為輸入，并且可以具有系 統(tǒng)數(shù)據(jù)輸出信號(hào)Q。當(dāng)信號(hào)0UT1和OUT2為低電平的同時(shí)，C元件 電路74的輸出可以為高電平。當(dāng)信號(hào)0UT1和OUT2為高電平的同 時(shí)，C元件電路74的輸出可以為低電平。對(duì)于所有的其他輸入組合 而言，C元件的輸出可以保持其先前的值。在有軟差錯(cuò)時(shí)，希望保持 先前的值。除了連接至多路分配器48之外，還可以將啟動(dòng)信號(hào) SCANOUT_EN連接至C元件74，從而在不同的模式中啟用和停用C 元件74，在下文中將對(duì)此予以說明。C元件74可以包括串聯(lián)的兩個(gè) P溝道晶體管Pl和P2以及兩個(gè)N溝道晶體管Nl和N2。晶體管Pl 的源極可以連接至外部電源電壓VCC，其漏極可以連接至晶體管P2 的源極。晶體管P2的漏極可以連接至用于系統(tǒng)數(shù)據(jù)輸出信號(hào)Q的輸 出節(jié)點(diǎn)76。晶體管N1的漏極可以連接至輸出節(jié)點(diǎn)76，其源極可以 連接至晶體管N2的漏極。晶體管N2的源極可以接地。晶體管N2 和Pl的柵極可以共同連接至鎖存器LB的輸出信號(hào)OUT2。晶體管 Nl和P2的柵極可以共同連接至鎖存器PH1的輸出信號(hào)OUTl?？梢?將P溝道晶體管P3和N溝道晶體管N3分別與晶體管Pl和晶體管 N2并聯(lián)，其柵極分別連接至反轉(zhuǎn)版本的啟動(dòng)信號(hào)SCANOUTJEN(通 過反相器78反轉(zhuǎn))和非反轉(zhuǎn)啟動(dòng)信號(hào)SCANOUT—EN。圖8示出了系統(tǒng)/掃描輸出單元70的各種運(yùn)行模式。在非保護(hù)模 式中，關(guān)閉差錯(cuò)阻擋功能，從而使系統(tǒng)/掃描輸出單元70可以消耗與 系統(tǒng)電路32自身消耗的相當(dāng)?shù)哪芰?。這一非保護(hù)模式提供了靈活性， 尤其是就非關(guān)鍵應(yīng)用而言。如圖8所示， 一種實(shí)現(xiàn)非保護(hù)模式的方式 可以是將信號(hào)SCANOUT一EN設(shè)為1 ，將信號(hào)LOAD和SHIFT設(shè)為0， 以確保消除鎖存器LA的數(shù)據(jù)輸入2D處的開關(guān)活動(dòng)(及其相關(guān)能耗)。 還存在很多其他的方式實(shí)施所述非保護(hù)模式，以消除或減少開關(guān)活 動(dòng)。在通過啟動(dòng)信號(hào)SCANOUT_EN激活掃描輸出功能時(shí)，停用C
元件74，因?yàn)榈诙敵鲂盘?hào)OUT2處的值變得對(duì)輸出端子Q處的值 "無關(guān)緊要"。所述掃描輸出功能的快照和標(biāo)記模式與相對(duì)于圖3-5 所示的系統(tǒng)/掃描輸出單元30描述的相同；因此，除了在下述總結(jié)部 分內(nèi)將不再對(duì)其進(jìn)行重復(fù)說明。當(dāng)啟動(dòng)信號(hào)SCANOUT一EN高時(shí)，激 活鎖存器LA的第一數(shù)據(jù)端口，所述電路進(jìn)入掃描輸出配置。之后， 如圖8所示，通過向信號(hào)SHIFT和LOAD賦予適當(dāng)值而激活快照和 標(biāo)記模式。在將信號(hào)SCANOUT—EN設(shè)置為低電平(取消掃描輸出功能)， 將信號(hào)SHIFT和LOAD設(shè)置為高電平時(shí)，系統(tǒng)/掃描輸出單元70處 于其差錯(cuò)阻擋運(yùn)行模式，并激活鎖存器LA的第二數(shù)據(jù)端口。在采樣 時(shí)鐘沿結(jié)束了其瞬變(transition)時(shí)，將同一數(shù)據(jù)D的兩個(gè)拷貝存儲(chǔ) 在系統(tǒng)電路32和經(jīng)過重新配置的掃描輸出電路34中。即使發(fā)生了 SEU，所述系統(tǒng)數(shù)據(jù)的至少一個(gè)正確拷貝仍然保留在系統(tǒng)/掃描輸出 單元70之內(nèi)。在差錯(cuò)阻擋模式中，當(dāng)系統(tǒng)電路32和掃描輸出電路 34的內(nèi)容匹配(OUTl=OUT2)時(shí)，可以對(duì)C元件72的輸出端子Q 進(jìn)行有源(actively)驅(qū)動(dòng)。如果粒子撞擊了電路32和34中的任何 雙穩(wěn)態(tài)器件并翻轉(zhuǎn)了其內(nèi)容，那么第一輸出信號(hào)OUTl將不會(huì)與第二 輸出信號(hào)OUT2—致，并且可以保持輸出端子Q處的正確狀態(tài)，因 為C元件74中的上拉和下拉路徑都被切斷了。在一個(gè)實(shí)施例中，輸出接合電路72還可以包括連接至輸出節(jié)點(diǎn) 76的弱保持器(ke印er)電路80，其可以包括兩個(gè)反相器82和84。 在另一實(shí)施例中，未必需要所述弱保持器電路80。很多當(dāng)代的多GHz 設(shè)計(jì)都具有充分短的周期時(shí)間，因而可能不需要弱保持器電路80。 但是，在一些實(shí)施例中，如果要在IC芯片中激活系統(tǒng)級(jí)節(jié)能模式， 就要使系統(tǒng)時(shí)鐘停止較長(zhǎng)的時(shí)間。如果粒子撞擊了鎖存器中的一個(gè)， 并反轉(zhuǎn)了其狀態(tài)，那么漏電流可能徹底停止，假設(shè)具有足夠的時(shí)間， 其將改變輸出端子Q的狀態(tài)。輸出節(jié)點(diǎn)76上的弱保持器電路80可 以提供對(duì)這個(gè)問題的解決方案?？傊鶕?jù)系統(tǒng)速度和漏電流，所述 弱保持器電路80可能是不必要的。添加弱保持器電路80不會(huì)改變系 統(tǒng)/掃描輸出單元70的運(yùn)行。 參考圖9，根據(jù)本發(fā)明另一實(shí)施例的系統(tǒng)/掃描輸出單元90包括 與圖7所示的不同的輸出接合電路的實(shí)施例。更具體地說，系統(tǒng)/掃 描輸出單元卯所包括的輸出接合電路92可以具有連接于第一和第二 輸出端子OUT1和OUT2之間的傳輸門94的形式?？梢詫⑵浞Q為由 傳輸門(transmission gate)實(shí)現(xiàn)的阻擋。將啟動(dòng)信號(hào)SCANOUT—EN 連接至傳輸門94的P側(cè)，并將其通過反相器96連接至傳輸門94的 N頂ij。除了輸出接合電路92之外，系統(tǒng)/掃描輸出單元90的其余部 分與圖3-5所示的系統(tǒng)/掃描輸出單元30相同；因此相同的部件將沿 用相同的附圖標(biāo)記，并且不再對(duì)其重復(fù)說明，除非對(duì)解釋輸出接合電 路92有必要。此外，在另一個(gè)實(shí)施例中，系統(tǒng)和掃描輸出電路32和 34每者可以包括位于基于鎖存器的時(shí)鐘系統(tǒng)中的單個(gè)鎖存器，以替 代如圖9所示的觸發(fā)器36和38。在觸發(fā)器36和38的第一和第二輸出信號(hào)0UT1和OUT2利用傳 輸門94連接到一起時(shí)，可能減輕軟差錯(cuò)。更具體地說，輸出節(jié)點(diǎn)處 的結(jié)點(diǎn)電容和晶體管驅(qū)動(dòng)提高，其進(jìn)而導(dǎo)致了 SER的減少。首先， 電容越大，干擾受沖擊的鎖存器的初始狀態(tài)就越難。更具體地說，在 軟差錯(cuò)粒子沖擊鎖存器時(shí)，其對(duì)電容充電或放電。對(duì)于鎖存器的初始 狀態(tài)而言，存在的電容越大，干擾所述初始狀態(tài)所需的時(shí)間就越長(zhǎng)； 因此，就越難以破壞所述初始狀態(tài)，所述初始狀態(tài)就越不可能發(fā)生變 化。其次，有兩個(gè)晶體管或門試圖來保持所述初始狀態(tài)。在另一個(gè)實(shí)施例中(未示出)，可以對(duì)圖9所示的系統(tǒng)/掃描輸出 單元90的輸出接合電路92進(jìn)行修改，使之包括連接于鎖存器LA和 PH2的輸出之間的第二傳輸門。同樣，可以將啟動(dòng)信號(hào)SCANOUT_EN 連接至第二傳輸門的P側(cè)，并將其通過反相器連接至第二傳輸門的N 側(cè)。換言之，在這一實(shí)施例中，第一傳輸門可以連接兩個(gè)從鎖存器 LB禾QPH1的輸出(如圖9所示)，并且可以將第二傳輸門連接至兩 個(gè)主鎖存器LA和PH2的輸出，其中，啟動(dòng)信號(hào)SCANOUT_EN在 阻擋運(yùn)行模式中啟用兩個(gè)所述傳輸門，并在掃描輸出功能的激活過程 中停用所述兩個(gè)傳輸門?？梢苑謩e修改圖4、 6、 7和9所示的系統(tǒng)/掃描輸出單元30、 60、
70和90，使之除了掃描輸出功能外還包括掃描(scan)功能。出于 解說的目的，僅示出了對(duì)涉及差錯(cuò)檢測(cè)的系統(tǒng)/掃描輸出單元30進(jìn)行 修改，使之包括掃描功能；伹是，可以采用相同的方式相應(yīng)地修改所 有其他的系統(tǒng)/掃描輸出單元。參考圖IO，掃描輸出/掃描爭(zhēng)元100與 圖4所示的系統(tǒng)/掃描輸出單元30相同，但是掃描輸出/掃描單元100 經(jīng)過了修改，從而包括了掃描功能。掃描輸出/掃描單元100包括系 統(tǒng)電路102和掃描輸出/掃描電路104。在一個(gè)實(shí)施例中，系統(tǒng)電路 02可以包括系統(tǒng)觸發(fā)器105，其具有被配置為具有主/從鎖存器關(guān)系 的第一系統(tǒng)鎖存器PH2和第二系統(tǒng)鎖存器PH1。掃描輸出/掃描電路 104可以包括掃描輸出/掃描觸發(fā)器106，其具有被配置為具有主/從鎖 存器關(guān)系的第一掃描輸出/掃描鎖存器LA和第二掃描輸出/掃描鎖存 器LB。在一個(gè)實(shí)施例中，為了添加掃描功能，可以添加下述元件 具有與門107的形式的時(shí)鐘控制電路、或門108、用于鎖存器LA的 另一數(shù)據(jù)端口 1D和時(shí)鐘端口 Cl以及用于鎖存器PH1的另一數(shù)據(jù)端 口 1D和時(shí)鐘端口 Cl。與門107可以具有連接至CAPTURE信號(hào)的 輸入、連接至?xí)r鐘信號(hào)CLK2的另一輸入和連接至多路分配器48的 輸入的輸出?；蜷T108具有連接至掃描時(shí)鐘SCB的一個(gè)輸入、連接 至?xí)r鐘信號(hào)CLK1的一個(gè)輸入和連接至鎖存器LB的時(shí)鐘輸入的輸 出。鎖存器LA的1D輸入接收掃描輸入(scan-in)(測(cè)試矢量)信號(hào) SI, Cl時(shí)鐘輸入接收掃描時(shí)鐘SCA。可以將鎖存器PHI的1D輸入 連接至鎖存器LB的輸出信號(hào)0UT2，可以將鎖存器PHI的Cl時(shí)鐘 輸入連接至信號(hào)UPDATE。掃描時(shí)鐘SCA和SCB可以是同一掃描時(shí) 鐘的兩個(gè)相位，所述掃描時(shí)鐘可以由外部測(cè)試器裝置提供。掃描鏈可 以包括多個(gè)被組織為移位寄存器的掃描輸出/掃描電路104。用于所述 掃描鏈的定時(shí)可以比圖3所示的掃描輸出鏈52的定時(shí)更為松弛 (relaxed)。在一個(gè)實(shí)施例中，掃描輸出/掃描電路104可以是掃描鏈和 掃描輸出鏈二者的部分。兩個(gè)鏈未必重疊。除了如上所述添加或重新 配置的、用于在掃描輸出/掃描單元100內(nèi)引入掃描功能的電路之外， 掃描輸出/掃描單元100的其余部分與圖3-5所示的網(wǎng)絡(luò)/掃描輸出單 元30相同。因此，相同的部件將沿用相同的附圖標(biāo)記，并且將不再
對(duì)其重復(fù)說明，除非有必要采用其解釋所添加的掃描功能。掃描功能生成了圖11所示的被稱為測(cè)試模式的額外運(yùn)行模式。 在測(cè)試運(yùn)行模式中，所述IC芯片包括多個(gè)圖10所示的掃描輸出/掃 描單元100，可以將所述掃描輸出/掃描單元100鏈接成一個(gè)或多個(gè)串 行移位寄存器，以形成一個(gè)或多個(gè)掃描路徑，其中將每一所述掃描路 徑連接至外部測(cè)試裝置。有時(shí)又被稱為掃描可測(cè)試性設(shè)計(jì)(Design-For-Testability， DFT)的測(cè)試運(yùn)行模式可以通過將組合邏輯 電路(未示出)的輸入和輸出節(jié)點(diǎn)處的掃描輸出/掃描單元100的觸 發(fā)器或鎖存器轉(zhuǎn)化為可外部加載和讀取的元件而避免序列測(cè)試問題(s叫uential-testproblem)。在掃描輸入移位操作中，將適當(dāng)?shù)臏y(cè)試模 式(矢量)的串行數(shù)據(jù)加載到掃描輸出/掃描單元100內(nèi)，從而將每 一掃描輸出/掃描單元100設(shè)置為預(yù)定狀態(tài)。 一旦設(shè)定之后，所述測(cè) 試模式將通過邏輯電路(未示出)傳播，以生成所述測(cè)試模式的系統(tǒng) 響應(yīng)。在俘獲操作中，掃描輸出/掃描單元100起著鎖存(俘獲)所 述系統(tǒng)響應(yīng)的作用。在掃描輸出移位操作中，將所述系統(tǒng)響應(yīng)從IC 芯片中移出，并通過測(cè)試裝置對(duì)其進(jìn)行誤操作分析。在一個(gè)實(shí)施例中， 所述測(cè)試裝置可以向IC芯片提供掃描時(shí)鐘信號(hào)SCA和SCB以及信 號(hào)CAPTURE禾卩UPDATE 。在圖11中示出了各種運(yùn)行模式，其中通過適當(dāng)?shù)男盘?hào)設(shè)置觸發(fā) 既定模式。對(duì)于測(cè)試模式而言，將信號(hào)SHIFT、 LOAD和 SCANOUT一EN設(shè)為低電平。在圖12所示的時(shí)序圖中示出了時(shí)鐘信 號(hào)SCA和SCB以及信號(hào)CAPTURE和UPDATE。對(duì)于激活的掃描輸 出功能(快照或標(biāo)記運(yùn)行模式)或者憑借激活的自檢驗(yàn)運(yùn)行模式，可 以將測(cè)試時(shí)鐘SCA和SCB以及UPDATE信號(hào)設(shè)為低電平，可以將 信號(hào)CAPTURE設(shè)為高電平。從自檢驗(yàn)?zāi)Ｊ降椒潜Ｗo(hù)模式所需的唯一 變化在于，將信號(hào)CAPTURE從1改為0，從而停用所述時(shí)鐘，并將 信號(hào)SHIFT和LOAD改為0，以確保在異或門46的輸入處沒有輪轉(zhuǎn)(toggling)?？梢詫⑶懊娴臎]有掃描功能(只有掃描輸出功能)的實(shí) 施例修改為包括與門107，以提供實(shí)現(xiàn)非保護(hù)模式的另一種方式。 現(xiàn)在將參考圖10和12描述掃描輸出/掃描單元100的測(cè)試運(yùn)行
模式?？梢暂喠魇┘铀鰭呙钑r(shí)鐘信號(hào)SCA和SCB (圖12的圖示的 左側(cè))，從而將測(cè)試模式移位到形成掃描鏈的掃描輸出/掃描單元100 的鎖存器LA和LB內(nèi)。接下來，相對(duì)于指定的掃描輸出/掃描單元100 而言，可以施加信號(hào)UPDATE,從而將鎖存器LB的內(nèi)容移到鎖存器 PHI內(nèi)。因而，將所述測(cè)試模式(例如，邏輯值"0"或"1")的一 部分寫入到了系統(tǒng)觸發(fā)器105內(nèi)，從而允許將所述測(cè)試模式的所述部 分施加至下游組合邏輯電路。應(yīng)當(dāng)注意，掃描路徑中的(但不位于掃 描鏈的起始和結(jié)束位置)給定掃描輸出/掃描單元100可以并非只是 將所述測(cè)試模式(例如，邏輯值"0"或"1")的一部分施加至下游 組合邏輯電路，所述既定掃描輸出/掃描單元100還可以鎖存(俘獲) 由施加至下游組合邏輯電路的所述測(cè)試模式的另一部分生成的系統(tǒng) 響應(yīng)(例如，邏輯值"0"或"1")的一部分?？梢詫⑿盘?hào)CAPTURE 設(shè)為允許通過將所接收到的系統(tǒng)響應(yīng)的部分直接移位到掃描輸出/掃 描觸發(fā)器106中而俘獲來自上游組合邏輯電路的系統(tǒng)響應(yīng)的部分。更 具體地說，當(dāng)反轉(zhuǎn)系統(tǒng)時(shí)鐘信號(hào)CLK2為高電平時(shí)，可以通過信號(hào) CAPTURE的上升沿觸發(fā)在鎖存器LA的3D輸入處對(duì)所接收的系統(tǒng) 響應(yīng)部分(輸入信號(hào)D)采樣。此后，可以通過再次輪流施加掃描時(shí) 鐘SCA和SCB (圖12的圖示的右側(cè))而將來自掃描輸出/掃描單元 100的系統(tǒng)響應(yīng)從串聯(lián)的掃描輸出/掃描觸發(fā)器106中掃描出(移出)。 處于掃描路徑的起始處的掃描輸出/掃描單元100將只能施加測(cè)試模 式的一部分(而不能接收系統(tǒng)響應(yīng)的部分)，處于掃描路徑的末尾處 的掃描輸出/掃描單元100將只能接收系統(tǒng)響應(yīng)的一部分(而不能施 加測(cè)試模式的部分)?？傊貜?fù)利用掃描輸出以實(shí)現(xiàn)軟差錯(cuò)復(fù)原的機(jī)會(huì)源自于這樣的 事實(shí)，即存在在正常運(yùn)行中未使用，但在正常系統(tǒng)運(yùn)行中仍然占用芯 片面積并消耗泄漏功率的冗余掃描輸出資源(例如，鎖存器LA和 LB)。可以將這兩個(gè)鎖存器(LA和LB)配置為在正常系統(tǒng)運(yùn)行中充 當(dāng)掃描輸出觸發(fā)器，從而實(shí)現(xiàn)對(duì)系統(tǒng)觸發(fā)器內(nèi)容的冗余存儲(chǔ)。參考圖13，示出了系統(tǒng)IIO，其只是可以采用IC封裝112的、 很多種可能的系統(tǒng)中的一種。IC封裝112包括具有根據(jù)本發(fā)明的各
個(gè)實(shí)施例的、圖4、 6、 7、 9所示的系統(tǒng)/掃描輸出單元30、 60、 70 和/或90的IC芯片113和/或根據(jù)本發(fā)明的另一實(shí)施例的、圖10所示 的掃描輸出/掃描單元100。但是，本發(fā)明的各個(gè)實(shí)施例還適用于計(jì)算 機(jī)系統(tǒng)以外的系統(tǒng)，計(jì)算機(jī)系統(tǒng)110只是為了對(duì)某一專門應(yīng)用加以說 明。在系統(tǒng)110中，通過插座16將IC封裝112安裝到基板或印刷 電路板(PCB) 114上。IC封裝112的IC芯片113可以是處理器， PCB 114可以是主板。除了插座116和IC封裝112之外，PCB 114 可以具有安裝于其上的主存儲(chǔ)器118和多個(gè)用于外部器件或外部總 線的輸入/輸出(1/0)模塊，所有的這些部件都通過PCB上的總線系 統(tǒng)120相互連接。更具體地說，系統(tǒng)110可以包括通過I/O模塊124 連接至總線系統(tǒng)120的顯示裝置122，其中，I/O模塊124具有圖形 處理器和存儲(chǔ)器。可以將所述I/O模塊124安裝到PCB 114上，或者 可以將其安裝到獨(dú)立的擴(kuò)展板上。系統(tǒng)U0還可以包括通過I/O模塊 128連接至總線系統(tǒng)120的大容量存儲(chǔ)裝置126。可以將另一 I/O裝 置130通過I/O模塊132連接至總線系統(tǒng)120?？梢园ㄓ糜谄渌?部或外圍裝置或外部總線的額外I/O模塊。主存儲(chǔ)器118的例子包括 但不局限于靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)和動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器 (DRAM)。大容量存儲(chǔ)裝置126的例子包括但不局限于硬盤驅(qū)動(dòng)器、 光盤驅(qū)動(dòng)器(CD)、數(shù)字通用盤驅(qū)動(dòng)器(DVD)、軟盤、磁帶系統(tǒng)等。 盡管這里己經(jīng)對(duì)具體的實(shí)施例進(jìn)行了圖示和文字說明，但是本領(lǐng) 域的普通技術(shù)人員應(yīng)當(dāng)認(rèn)識(shí)到，可以采用任何能夠?qū)崿F(xiàn)相同目的的方 案替代所給出的具體實(shí)施例。本申請(qǐng)的目的在于涵蓋本發(fā)明的任何修 改或變化。因此，其顯然表明，本發(fā)明只由權(quán)利要求及其等同要件限 定。
權(quán)利要求
1、一種設(shè)備，包括系統(tǒng)電路，其適于響應(yīng)于數(shù)據(jù)輸入信號(hào)和系統(tǒng)時(shí)鐘信號(hào)生成第一輸出信號(hào)；掃描輸出電路，其適于響應(yīng)于所述數(shù)據(jù)輸入信號(hào)和系統(tǒng)時(shí)鐘信號(hào)生成第二輸出信號(hào)；以及差錯(cuò)檢測(cè)電路，其連接至所述系統(tǒng)電路和所述掃描輸出電路，從而響應(yīng)于所述第一輸出信號(hào)和所述第二輸出信號(hào)之間的相對(duì)條件生成差錯(cuò)信號(hào)。
2、 根據(jù)權(quán)利要求1所述的設(shè)備，其中，所述系統(tǒng)電路包括至少 一個(gè)系統(tǒng)鎖存器；所述掃描輸出電路包括至少一個(gè)掃描輸出鎖存器。
3、 根據(jù)權(quán)利要求1所述的設(shè)備，其中，所述系統(tǒng)電路包括系統(tǒng) 觸發(fā)器，所述系統(tǒng)觸發(fā)器具有主系統(tǒng)鎖存器和連接至所述主系統(tǒng)鎖存 器的從系統(tǒng)鎖存器；所述掃描輸出電路包括掃描輸出觸發(fā)器，所述掃 描輸出觸發(fā)器具有主掃描輸出鎖存器和連接至所述主掃描輸出鎖存 器的從掃描輸出鎖存器。
4、 根據(jù)權(quán)利要求3所述的設(shè)備，還包括差錯(cuò)捕捉電路，其具有連接至所述差錯(cuò)檢測(cè)電路的輸出端子的輸 入端子和連接至所述掃描輸出電路的輸入端子的輸出端子，從而將所 述差錯(cuò)信號(hào)提供給所述掃描輸出電路，以將其存儲(chǔ)在所述掃描輸出電 路中。
5、 根據(jù)權(quán)利要求3所述的設(shè)備，還包括-包括邏輯門的差錯(cuò)捕捉電路；所述邏輯門包括連接至所述差錯(cuò)檢 測(cè)電路的輸出端子的第一輸入端子、連接至所述數(shù)據(jù)輸入信號(hào)的第二 輸入端子和連接至所述掃描輸出電路的輸出端子；所述邏輯門適于響 應(yīng)于所述差錯(cuò)信號(hào)對(duì)提供至所述掃描輸出電路的所述數(shù)據(jù)輸入信號(hào) 求補(bǔ)碼。
6、 根據(jù)權(quán)利要求2所述的設(shè)備，其中，所述系統(tǒng)電路還包括輸 出所述第一輸出信號(hào)的第一輸出端子；所述掃描輸出電路還包括輸出 所述第二輸出信號(hào)的第二輸出端子；就在自檢驗(yàn)運(yùn)行模式中將所述第一和第二輸出端子連接到一起這方面而a，所述差錯(cuò)檢測(cè)電路適于是可選擇的；所述掃描輸出電路適于在非保護(hù)運(yùn)行模式中被停用。
7、 根據(jù)權(quán)利要求2所述的設(shè)備，其中，所述系統(tǒng)電路還包括輸 出所述第一輸出信號(hào)的第一輸出端子；所述掃描輸出電路還包括輸出 所述第二輸出信號(hào)的第二輸出端子；就在自檢驗(yàn)運(yùn)行模式中將所述第 一和第二輸出端子連接到一起或者在快照運(yùn)行模式中使所述第一和 第二輸出端子相互斷開連接這方面而言，所述差錯(cuò)檢測(cè)電路適于是可 選擇的。
8、 根據(jù)權(quán)利要求2所述的設(shè)備，還包括 系統(tǒng)時(shí)鐘源，其適于生成所述系統(tǒng)時(shí)鐘信號(hào)；以及 數(shù)據(jù)源，其適于生成所述數(shù)據(jù)輸入信號(hào)；并且其中，所述系統(tǒng)電路還包括第一系統(tǒng)數(shù)據(jù)輸入端子和第一系統(tǒng)時(shí) 鐘輸入端子；所述掃描輸出電路還包括第一掃描輸出數(shù)據(jù)輸入端子和 第一掃描輸出時(shí)鐘輸入端子；所述第一系統(tǒng)數(shù)據(jù)輸入端子和所述第一 掃描輸出數(shù)據(jù)輸入端子共同連接至所述數(shù)據(jù)源以接收所述數(shù)據(jù)輸入 信號(hào)；所述第一系統(tǒng)時(shí)鐘輸入端子和所述第一掃描輸出時(shí)鐘輸入端子 共同連接至所述系統(tǒng)時(shí)鐘源，以接收所述系統(tǒng)時(shí)鐘信號(hào)。
9、 根據(jù)權(quán)利要求8所述的設(shè)備，其中，所述掃描輸出電路還包 括連接至移位數(shù)據(jù)輸入信號(hào)的第二掃描輸出數(shù)據(jù)輸入端子和第二掃 描輸出時(shí)鐘輸入端子；所述掃描輸出電路還包括時(shí)鐘開關(guān)電路，所述 時(shí)鐘開關(guān)電路具有連接至所述系統(tǒng)時(shí)鐘源的開關(guān)輸入端子、連接至所述第一掃描輸出時(shí)鐘輸入端子以提供用于鎖存所述數(shù)據(jù)輸入信號(hào)的 所述系統(tǒng)時(shí)鐘的第一開關(guān)輸出端子，以及連接至所述第二掃描輸出時(shí) 鐘輸入端子以提供用于鎖存所述移位數(shù)據(jù)輸入信號(hào)的所述系統(tǒng)時(shí)鐘 的第二開關(guān)輸出端子；所述時(shí)鐘開關(guān)電路適于響應(yīng)于啟動(dòng)信號(hào)在自檢 驗(yàn)運(yùn)行模式中選擇所述第一幵關(guān)輸出端子，或者在掃描輸出運(yùn)行模式 中選擇所述第二開關(guān)輸出端子。
10、 根據(jù)權(quán)利要求9所述的設(shè)備，其中，所述系統(tǒng)電路還包括輸 出所述第一輸出信號(hào)的第一輸出端子；所述掃描輸出電路還包括輸出 所述第二輸出信號(hào)的第二輸出端子；所述掃描輸出電路還包括異或 門，所述異或門具有連接至所述第一輸出端子的第一門輸入端子、連 接至所述第二輸出端子的第二門輸入端子和輸出移位數(shù)據(jù)輸出信號(hào) 的門輸出端子。
11、 根據(jù)權(quán)利要求IO所述的設(shè)備，其中所述掃描輸出電路還包括連接至掃描輸入信號(hào)的第三掃描輸出 數(shù)據(jù)輸入端子和連接至掃描時(shí)鐘信號(hào)的第三掃描輸出時(shí)鐘輸入端子；所述設(shè)備還包括時(shí)鐘控制電路，其電插置于所述系統(tǒng)時(shí)鐘源和所 述時(shí)鐘開關(guān)電路之間，并響應(yīng)于俘獲信號(hào)將所述系統(tǒng)時(shí)鐘信號(hào)連接至 所述時(shí)鐘開關(guān)電路，或與之?dāng)嚅_連接；并且在所述時(shí)鐘控制電路使所述系統(tǒng)時(shí)鐘與所述時(shí)鐘開關(guān)電路斷開 連接時(shí)，所述掃描輸出電路還適于接收所述掃描輸入信號(hào)和所述掃描 時(shí)鐘信號(hào)。
12、 根據(jù)權(quán)利要求2所述的設(shè)備，其中，所述差錯(cuò)檢測(cè)電路為異 或門。
13、 根據(jù)權(quán)利要求12所述的設(shè)備，其中所述系統(tǒng)電路還包括具有主系統(tǒng)鎖存器和連接至所述主系統(tǒng)鎖 存器的從系統(tǒng)鎖存器的系統(tǒng)觸發(fā)器；并且 所述掃描輸出電路還包括掃描輸出觸發(fā)器，其具有主掃描輸出鎖存器和連接至所 述主掃描輸出鎖存器的從掃描輸出鎖存器，第一與門，其具有一對(duì)分別連接至所述從掃描輸出鎖存器和移位信號(hào)的輸入端子以及連接至所述異或門的第一輸入端 子的輸出端子，以及第二與門，其具有一對(duì)分別連接至所述從系統(tǒng)鎖存器和加載信號(hào)的輸入端子以及連接至所述異或門的第二輸入端子的 輸出端子。
14、 一種設(shè)備，包括系統(tǒng)電路，其用于響應(yīng)于數(shù)據(jù)輸入信號(hào)和系統(tǒng)時(shí)鐘信號(hào)生成第一 輸出信號(hào)；掃描輸出電路，其用于響應(yīng)于所述數(shù)據(jù)輸入信號(hào)和所述系統(tǒng)時(shí)鐘 信號(hào)生成第二輸出信號(hào)；以及輸出接合電路，其連接至所述系統(tǒng)電路和所述掃描輸出電路，從 而響應(yīng)于所述第一和第二輸出信號(hào)生成系統(tǒng)數(shù)據(jù)輸出信號(hào)。
15、 根據(jù)權(quán)利要求14所述的設(shè)備，其中，所述系統(tǒng)電路包括至 少一個(gè)系統(tǒng)鎖存器，所述掃描輸出電路包括至少一個(gè)掃描輸出鎖存 器。
16、 根據(jù)權(quán)利要求14所述的設(shè)備，其中，所述系統(tǒng)電路包括系 統(tǒng)觸發(fā)器，所述系統(tǒng)觸發(fā)器具有主系統(tǒng)鎖存器和連接至所述主系統(tǒng)鎖 存器的從系統(tǒng)鎖存器；所述掃描輸出電路包括掃描輸出觸發(fā)器，所述 掃描輸出觸發(fā)器具有主掃描輸出鎖存器和連接至所述主掃描輸出鎖 存器的從掃描輸出鎖存器。
17、 根據(jù)權(quán)利要求15所述的設(shè)備，其中，所述輸出接合電路包 括至少一個(gè)傳輸門。
18、 根據(jù)權(quán)利要求15所述的設(shè)備，其中，所述輸出接合電路包 括C元件。
19、 根據(jù)權(quán)利要求18所述的設(shè)備，其中，所述C元件具有在其 上生成所述系統(tǒng)數(shù)據(jù)輸出信號(hào)的輸出節(jié)點(diǎn)；所述輸出接合電路還包括 連接至所述輸出節(jié)點(diǎn)的弱保持器電路。
20、 根據(jù)權(quán)利要求15所述的設(shè)備，其中，所述系統(tǒng)電路還包括 輸出所述第一輸出信號(hào)的第一輸出端子；所述掃描輸出電路還包括輸 出所述第二輸出信號(hào)的第二輸出端子；就在阻擋運(yùn)行模式中將所述第 一和第二輸出端子連接到一起這方面而言，所述輸出接合電路適于是 可選擇的；所述掃描輸出電路適于在非保護(hù)運(yùn)行模式中被停用。
21、 根據(jù)權(quán)利要求15所述的設(shè)備，其中，所述系統(tǒng)電路還包括 輸出所述第一輸出信號(hào)的第一輸出端子；所述掃描輸出電路還包括輸 出所述第二輸出信號(hào)的第二輸出端子；就在阻擋運(yùn)行模式中將所述第 一和第二輸出端子連接到一起或者在掃描輸出運(yùn)行模式中使所述第 一和第二輸出端子相互斷開連接這方面而言，所述輸出接合電路適于 是可選擇的。
22、 根據(jù)權(quán)利要求15所述的設(shè)備，還包括-系統(tǒng)時(shí)鐘源，其適于生成所述系統(tǒng)時(shí)鐘信號(hào)；以及 數(shù)據(jù)源，其適于生成所述數(shù)據(jù)輸入信號(hào)；并且其中，所述系統(tǒng)電路還包括第一系統(tǒng)數(shù)據(jù)輸入端子和第一系統(tǒng)時(shí) 鐘輸入端子；所述掃描輸出電路還包括第一掃描輸出數(shù)據(jù)輸入端子和 第一掃描輸出時(shí)鐘輸入端子；所述第一系統(tǒng)數(shù)據(jù)輸入端子和所述第一 掃描輸出數(shù)據(jù)輸入端子共同連接至所述數(shù)據(jù)源以接收所述數(shù)據(jù)輸入 信號(hào)；所述第一系統(tǒng)時(shí)鐘輸入端子和所述第一掃描輸出時(shí)鐘輸入端子 共同連接至所述系統(tǒng)時(shí)鐘源，以接收所述系統(tǒng)時(shí)鐘信號(hào)。
23、 根據(jù)權(quán)利要求22所述的設(shè)備，其中，所述掃描輸出電路還包括連接至移位數(shù)據(jù)輸入信號(hào)的第二掃描輸出數(shù)據(jù)輸入端子和第二掃描輸出時(shí)鐘輸入端子；所述掃描輸出電路還包括時(shí)鐘開關(guān)電路，所 述時(shí)鐘開關(guān)電路具有連接至所述系統(tǒng)時(shí)鐘源的開關(guān)輸入端子、連接至 所述第一掃描輸出時(shí)鐘輸入端子以提供用于鎖存所述數(shù)據(jù)輸入信號(hào) 的所述系統(tǒng)時(shí)鐘的第一開關(guān)輸出端子，以及連接至所述第二掃描輸出 時(shí)鐘輸入端子以提供用于鎖存所述移位數(shù)據(jù)輸入信號(hào)的所述系統(tǒng)時(shí) 鐘的第二開關(guān)輸出端子；所述時(shí)鐘開關(guān)電路適于響應(yīng)于啟動(dòng)信號(hào)在阻 擋運(yùn)行模式中選擇所述第一開關(guān)輸出端子，或者在掃描輸出運(yùn)行模式 中選擇所述第二開關(guān)輸出端子。
24、 根據(jù)權(quán)利要求23所述的設(shè)備，其中 所述系統(tǒng)電路還包括輸出所述第一輸出信號(hào)的第一輸出端子； 所述掃描輸出電路還包括輸出所述第二輸出信號(hào)的第二輸出端子，以及 異或門，其具有連接至所述第一輸出端子的第一輸入端子、連接至所述第二輸出端子的第二輸入端子以及輸出移位數(shù)據(jù)輸出信號(hào)的輸出端子。
25、 根據(jù)權(quán)利要求24所述的設(shè)備，其中所述掃描輸出電路還包括連接至掃描輸入信號(hào)的第三掃描輸出 數(shù)據(jù)輸入端子和連接至掃描時(shí)鐘信號(hào)的第三掃描輸出時(shí)鐘輸入端子；所述設(shè)備還包括時(shí)鐘控制電路，其電插置于所述系統(tǒng)時(shí)鐘源和所 述時(shí)鐘開關(guān)電路之間，并響應(yīng)于俘獲信號(hào)將所述系統(tǒng)時(shí)鐘信號(hào)連接至 所述時(shí)鐘開關(guān)電路，或使之?dāng)嚅_連接；并且在所述時(shí)鐘控制電路使所述系統(tǒng)時(shí)鐘與所述時(shí)鐘開關(guān)電路斷開 連接時(shí)，所述掃描輸出電路還適于接收所述掃描輸入信號(hào)和所述掃描 時(shí)鐘信號(hào)。
26、 根據(jù)權(quán)利要求14所述的設(shè)備，其中所述系統(tǒng)電路還包括具有主系統(tǒng)鎖存器和連接至所述主系統(tǒng)鎖存器的從系統(tǒng)鎖存器的系統(tǒng)觸發(fā)器；并且 所述掃描輸出電路還包括掃描輸出觸發(fā)器，其具有主掃描輸出鎖存器和連接至所 述主掃描輸出鎖存器的從掃描輸出鎖存器；異或門，其具有輸出移位數(shù)據(jù)輸出信號(hào)的輸出端子；第一與門，其具有一對(duì)分別連接至所述從掃描輸出鎖存 器和移位信號(hào)的輸入端子以及連接至所述異或門的第一輸入端 子的輸出端子，以及第二與門，其具有一對(duì)連接至所述從系統(tǒng)鎖存器和加載 信號(hào)的輸入端子以及連接至所述異或門的第二輸入端子的輸出 端子。
27、 一種系統(tǒng)，包括集成電路芯片，其包括多個(gè)系統(tǒng)/掃描輸出單元和生成系統(tǒng)時(shí)鐘 信號(hào)的系統(tǒng)時(shí)鐘源，每一所述系統(tǒng)/掃描輸出單元包括系統(tǒng)電路，其具有第一輸出端子并適于響應(yīng)于數(shù)據(jù)輸入 信號(hào)和所述系統(tǒng)時(shí)鐘信號(hào)在所述第一輸出端子處生成第一輸出 信號(hào)，掃描輸出電路，其具有第二輸出端子，并適于響應(yīng)于所 述數(shù)據(jù)輸入信號(hào)和所述系統(tǒng)時(shí)鐘信號(hào)在所述第二輸出端子處生 成第二輸出信號(hào)，以及輸出接合電路，其連接至所述第一輸出端子和所述第二 輸出端子，以生成系統(tǒng)數(shù)據(jù)輸出信號(hào)； 總線，所述集成電路芯片連接至其上；以及 連接至所述總線的大容量存儲(chǔ)裝置。
28、 根據(jù)權(quán)利要求27所述的系統(tǒng)，其中，所述系統(tǒng)電路還包括 至少一個(gè)系統(tǒng)鎖存器，所述掃描輸出電路還包括至少一個(gè)掃描輸出鎖存器。
29、 根據(jù)權(quán)利要求27所述的系統(tǒng)，其中，所述輸出接合電路包 括至少一個(gè)傳輸門。
30、 根據(jù)權(quán)利要求27所述的系統(tǒng)，其中，所述輸出接合電路包 括C元件。
全文摘要
在一個(gè)實(shí)施例中，提供了一種帶有系統(tǒng)電路、掃描輸出電路和差錯(cuò)檢測(cè)電路的設(shè)備。所述系統(tǒng)電路適于響應(yīng)于數(shù)據(jù)輸入信號(hào)和系統(tǒng)時(shí)鐘信號(hào)生成第一輸出信號(hào)。所述掃描輸出電路適于響應(yīng)于所述數(shù)據(jù)輸入信號(hào)和所述系統(tǒng)時(shí)鐘信號(hào)生成第二輸出信號(hào)。所述差錯(cuò)檢測(cè)電路連接至所述系統(tǒng)電路和所述掃描輸出電路，其適于響應(yīng)于所述第一輸出信號(hào)和所述第二輸出信號(hào)之間的相對(duì)條件生成差錯(cuò)信號(hào)。
文檔編號(hào)G01R31/3185GK101111775SQ200680003910
公開日2008年1月23日 申請(qǐng)日期2006年1月27日 優(yōu)先權(quán)日2005年2月4日
發(fā)明者M·張, S·米特拉, T·馬克, V·齊亞 申請(qǐng)人:英特爾公司