專利名稱：減少的插腳計數(shù)掃描鏈實施方案的制作方法
技術領域：
本發(fā)明涉及電子電路且特定而言，涉及減少的插腳計數(shù)掃描鏈實施方案。
背景技術：
邏輯設計頻繁地使用掃描鏈來提高可測試性和測試范圍。典型的掃描鏈實施方案 利用連接到4個插腳的4個信號(掃描數(shù)據(jù)輸入、掃描數(shù)據(jù)輸出、掃描時鐘和掃描啟 用)。然而，即使是對于特殊測試模式配置，某些小的插腳計數(shù)封裝也不具有足夠的 可用插腳。
圖1中所示的是未添加便利測試的掃描鏈的現(xiàn)有技術一般同步邏輯設計實施方 案。插腳A1、 A2禾tlA3是輸入，且A4是輸出。插腳SysClk向觸發(fā)器的節(jié)點CLK提 供時鐘信號。三個觸發(fā)器DTCO、 DTC1和DTC2接收共用時鐘信號。其各自從組合邏 輯電路20接收數(shù)據(jù)輸入信號Dl、 D2和D3中的一者。觸發(fā)器DTC0、 DTC1和DTC2 具有輸出信號Q1、 Q2和Q3，其是到組合邏輯電路20的輸入。組合邏輯電路20表示 從輸入信號Al-A3和觸發(fā)器輸出Ql-Q3產生觸發(fā)器輸入Dl-D3的組合邏輯。組合邏 輯電路20還從輸入信號Al-A3和觸發(fā)器輸出Ql-Q3在插腳A4處產生輸出。輸入插 腳的數(shù)目、輸出插腳的數(shù)目和觸發(fā)器的數(shù)目可以大得多，但圖l的電路足夠描述裝置 的操作。
圖2中所示的是現(xiàn)有技術同步邏輯設計實施方案，其包含通過使內部電路節(jié)點(組 合邏輯電路的輸入和輸出)更可控制和更可觀察來促進測試的掃描鏈。此電路與圖1 的電路極類似，其中組合邏輯電路20是相同的且所述電路具有相同數(shù)目的觸發(fā)器 SDCO、 SDC1和SDC2。已將觸發(fā)器變?yōu)榭蓲呙栌|發(fā)器，其具有受輸入節(jié)點S控制以 在當節(jié)點S處的信號為邏輯O時的正常模式輸入D (Dl、 D2禾QD3)與當節(jié)點S處的 信號為邏輯1時的掃描模式輸入節(jié)點SD之間進行選擇的輸入選擇多路復用器。通過 在"與"門AND 10處將信號TestMode與信號ScanEnable組合來確定節(jié)點S處的信 號。將多路復用器MUX IO添加到所述電路以在來自外部插腳的時鐘尚未到達的情況 下在測試操作模式期間選擇輸入插腳中的一者A3用于觸發(fā)器的時鐘CLK。添加多路 復用器MUX 12以在掃描鏈中的最后觸發(fā)器SDC2的Q輸出Q3與正常模式輸出Y4 (來自組合邏輯20，其可以是觸發(fā)器的直接輸出)之間進行選擇。添加"與"門AND 10以確保當裝置不處于測試操作模式時將到觸發(fā)器的S輸入全部設定為邏輯0。此技 術稱為掃描鏈因為所述設計中的觸發(fā)器以長鏈形式連接以形成其中在插腳上將數(shù)據(jù)輸
入到第一觸發(fā)器的輸入的移位寄存器。第一觸發(fā)器的輸出連接到第二觸發(fā)器的輸入且 依此類推直到最后觸發(fā)器的輸出連接到輸出插腳。此路徑允許外部測試電路通過經由 移位寄存器移入一組數(shù)據(jù)而以任何所需模式加載所述設計中的觸發(fā)器。當信號 TestMode是邏輯O時，邏輯執(zhí)行其正常邏輯功能。當信號TestMode是邏輯1時，配 置邏輯電路用于掃描鏈測試。在測試模式期間，當將信號ScanEnable設定為邏輯l時 (此實例中為節(jié)點Al)，將內部觸發(fā)器配置為移位寄存器，其中從節(jié)點A2(ScanDataln) 輸入到移位寄存器且在節(jié)點A4 (ScanDataOut)上輸出。插腳A3提供用于移位寄存器 的時鐘(ScanClock)。將一組完整的數(shù)據(jù)移位到移位寄存器中(此情形中為3個位)。 在移入所述數(shù)據(jù)之后，將信號ScanEnable設定為邏輯0以使得在信號ScanClock的下 一活動沿上，觸發(fā)器鎖存來自D輸入的數(shù)據(jù)，所述D輸入來自組合邏輯電路20。由 于當信號ScanEnable = 1時，移位到觸發(fā)器中的數(shù)據(jù)能夠控制到組合邏輯電路20的輸 入，因此到組合邏輯電路20的輸入是高度可控制的。在信號ScanEnable = 0的情況下， 觸發(fā)器鎖存組合邏輯電路20的輸出。通過在信號ScanEnable = 0時僅啟動信號 ScanClock—次，觸發(fā)器將來自受控制的輸入的數(shù)據(jù)鎖存到組合邏輯電路20。通過使 信號ScanEnable =1，可在插腳A4上將觸發(fā)器中的數(shù)據(jù)移出(其可與移入下一組輸入 數(shù)據(jù)是同時的)。監(jiān)視掃描鏈的輸出數(shù)據(jù)允許檢查在信號ScanEnable = 0時由掃描鏈 鎖存的數(shù)據(jù)且此使設計高度可觀察。 一旦以測試模式啟用邏輯則此基本掃描鏈操作需 要最少4個插腳用于信號ScanEnable、 ScanDaTaln、 ScanDataOut和ScanClock。

發(fā)明內容
一種具有減少的插腳計數(shù)掃描鏈的同步邏輯裝置包含兩個以上觸發(fā)器，其經耦
合以形成用于接收掃描數(shù)據(jù)輸入信號的移位寄存器；組合邏輯電路，其用于接收裝置 輸入、產生用于所述兩個以上觸發(fā)器的觸發(fā)器輸入和產生輸出信號；第一多路復用器， 其用于在測試模式期間向所述兩個以上觸發(fā)器提供時鐘信號；第二多路復用器，其用 于在來自所述移位寄存器的測試模式輸出與來自所述組合邏輯電路的輸出信號之間進 行選擇，和用于提供掃描數(shù)據(jù)輸出信號；其中所述掃描數(shù)據(jù)輸入信號和所述掃描數(shù)據(jù) 輸出信號共享輸入/輸出插腳。


圖1是未添加便利測試的掃描鏈的現(xiàn)有技術一般同步邏輯設計實施方案的電路
圖2是包含便利測試的掃描鏈的現(xiàn)有技術同步邏輯設計實施方案的電路圖； 圖3是通過將信號ScanDaTaln和ScanDataOut組合在同一插腳上來使用3個插腳 實施的第一優(yōu)選實施例掃描鏈的電路圖4是通過將信號ScanDaTaln和ScanEnable組合在同一插腳上來使用3個插腳
實施的第二優(yōu)選實施例掃描鏈的電路圖5是通過將信號ScanDaTaln和ScanDataOut組合在一個插腳上來使用3個插腳 實施的第三優(yōu)選實施例掃描鏈的電路圖6是通過組合來自圖3中所示的3個插腳掃描鏈的技術和來自圖4中所示的3 個插腳掃描鏈的技術以將信號ScanDaTaln、 ScanDataOut和ScanEnable組合在一個插 腳上來使用2個插腳實施的第四優(yōu)選實施例掃描鏈的電路圖。
具體實施例方式
可通過添加額外電路以允許從少于四個信號編碼和解碼必須的掃描鏈信號來使 用3個插腳或甚至兩個插腳實施掃描鏈。圖3中所示的第一優(yōu)選實施例減少的插腳計 數(shù)掃描鏈實施方案是通過將信號ScanDaTaln和ScanDataOut組合在同一插腳上來使用 3個插腳實施的掃描鏈。此是通過使用驅動器TRII1和電阻器RO描繪的弱輸出驅動 器(其可容易地被外部測試電路過驅動)來代替典型的強驅動器TRII2實現(xiàn)的。除了 代替強驅動器的所添加弱驅動器(其可以是強驅動器的經弱化版本)和用以在測試模 式期間啟動所述弱驅動器的相關聯(lián)控制信號之外，電路的剩余部分與圖2中所示的傳 統(tǒng)掃描鏈電路相同。此電路的操作的關鍵是測試電路必須過驅動插腳A2(ScanDaTaln、 ScanDataOut)達到信號ScanClock的活動沿所需的狀態(tài)(此實例中為上升沿)以向第 一觸發(fā)器SDCO的輸入SD提供正確的數(shù)據(jù)。測試電路應該允許芯片上的弱驅動器在 某些其它時間(在此實例中為信號ScanClock- 0的持續(xù)時間的一部分)控制插腳A2 的狀態(tài)以使得測試電路在信號ScanEnable = 1時可讀取最后觸發(fā)器SDC2的輸出。當 信號ScanEnable = 0時，在適當時間的過驅動允許插腳A2提供到組合邏輯電路20的 輸入，且在適當時間的非過驅動允許觀察在節(jié)點Y4處的輸出。
圖4中所示的第二優(yōu)選實施例減少的插腳計數(shù)掃描鏈實施方案是可使用3個插腳 實施掃描鏈的另一種方式，這次是通過將信號ScanDaTaln和ScanEnable組合在同一 插腳A2上。此電路類似于圖2中所示的傳統(tǒng)掃描鏈，其中添加用于信號ScanClock 的反相器INV3和用以產生對信號ScanEnable—int的控制的觸發(fā)器SDC7。此電路在信 號ScanClock的一個沿(此實例中為上升沿)和在另一沿(此實例中為下降沿)上的 信號ScanEnable—int的下一狀態(tài)期間提供到掃描鏈移位寄存器或組合邏輯30的輸入。
圖5中所示的第三優(yōu)選實施例減少的插腳計數(shù)掃描鏈實施方案類似于圖3中所示 的三個插腳掃描鏈，其中其將信號ScanDaTaln和ScanDataOut組合到一個插腳A2上。 代替提供弱驅動器和強驅動器，其具有帶有上拉電阻器Rl的漏極開路輸出裝置MN0。 對于帶有上拉電阻器的漏極開路，邏輯1輸出是內在弱且可被過驅動。為了確保在需 要用于掃描鏈的數(shù)據(jù)輸入時輸出為邏輯1，將信號ScanEnable連同移位寄存器的輸出 Q3 —起饋送到"或"門OR0以使得當信號ScanEnable為1時輸出信號ScanDataOut 總為1。為了觀察信號ScanDataOut,將信號ScanEnable設定為邏輯0—段時間(不在
信號ScanClock的活動沿期間)以允許掃描鏈的輸出Q3出現(xiàn)在插腳A2上。為了能夠 在信號ScanEnable = 0時針對信號ScanClockEdge將插腳A2用作到組合邏輯20的輸 入，必須在此時鐘沿之前立即將最后觸發(fā)器SDC2的輸出設定為1。(添加其輸出不 被組合邏輯20使用的額外觸發(fā)器到掃描鏈的末尾將消除不能夠將到組合邏輯20的輸 入Q3控制為0的問題。)
圖6所示的第四優(yōu)選實施例減少的插腳計數(shù)掃描鏈實施方案是通過使用來自圖3 中所示的3個插腳掃描鏈的技術和來自圖4中所示的3個插腳掃描鏈的技術以將信號 ScanDataln、 ScanDataOut和ScanEnable組合在一個插腳A2上且其它插腳A3提供信 號ScanClock來使用2個插腳實施的掃描鏈。
所述技術的優(yōu)點之一是極易于利用現(xiàn)有測試產生工具，其使用信號ScanEnable、 ScanDaTaln、 ScanDataOut和ScanClock產生電路和模式。所述工具提供的電路設計僅 需要添加要使用的若干門且所述測試模式也容易組合。
盡管參照例示性實施例對本發(fā)明進行了描述，但不應將本說明書理解為具有限定 意義。參照本說明書，所屬領域的技術人員將了解例示性實施例的各種修改和組合， 以及本發(fā)明的其它實施例。因此，所主張的發(fā)明意欲涵蓋任何這種修改或實施例。
權利要求
1.一種具有掃描鏈的同步邏輯裝置，其包括兩個以上觸發(fā)器，其經耦合以形成用于接收掃描數(shù)據(jù)輸入信號和用于提供測試模式輸出信號的移位寄存器；及組合邏輯電路，其用于接收包含掃描啟用信號的裝置輸入、用于產生用于所述兩個以上觸發(fā)器的觸發(fā)器輸入和用于產生正常模式輸出信號；其中所述掃描數(shù)據(jù)輸入信號、所述掃描啟用信號和測試模式輸出信號中的至少兩者共享輸入或輸入/輸出插腳。
2、 如權利要求1所述的裝置，其中所述掃描數(shù)據(jù)輸入信號和所述測試模式輸出 信號共享輸入/輸出插腳；且其進一步包括用于在所述測試模式輸出信號與所述正常模式輸出信號之間進行選擇和用于向所述輸入/輸出插腳提供掃描數(shù)據(jù)輸出信號的多路 復用器。
3、 如權利要求2所述的裝置，其進一步包括耦合在所述多路復用器與所述輸入/ 輸出插腳之間的第一輸出驅動器；和用于將所述正常模式輸出信號耦合到所述輸入/ 輸出插腳的第二輸出驅動器。
4、 如權利要求3所述的裝置，其中所述第一輸出驅動器弱于所述第二輸出驅動器。
5、 如權利要求2所述的裝置，其進一步包括耦合在所述多路復用器與所述輸入/ 輸出插腳之間的漏極開路輸出裝置。
6、 如權利要求5所述的裝置，其進一步包括耦合到所述漏極開路裝置的上拉裝置。
7、 如權利要求2所述的裝置，其進一步包括掃描啟用觸發(fā)器，其受所述輸入/輸 出插腳和測試模式信號控制且用于向所述移位寄存器提供掃描啟用控制信號。
8、 如權利要求1所述的裝置，其中所述掃描數(shù)據(jù)輸入信號和所述掃描啟用信號 共享輸入插腳；且其進一步包括掃描啟用觸發(fā)器，所述掃描啟用觸發(fā)器受所述輸入插 腳和測試模式信號控制且用于向所述移位寄存器提供掃描啟用控制信號。
9、 如權利要求8所述的裝置，其進一步包括用于在所述測試模式輸出信號與所 述正常模式輸出信號之間進行選擇和用于提供掃描數(shù)據(jù)輸出信號的多路復用器。
10、 如權利要求l-9中的任一權利要求所述的裝置，其進一步包括用于在測試模 式期間向所述移位寄存器提供時鐘信號的時鐘信號多路復用器。
全文摘要
一種具有減少的插腳計數(shù)掃描鏈的同步邏輯裝置，其包含兩個以上觸發(fā)器(SDC0、SDC1、SDC2)，其經耦合以形成用于接收掃描數(shù)據(jù)輸入信號(ScanDaTaIn)的移位寄存器；組合邏輯電路(20)，其用于接收裝置輸入、產生用于所述兩個以上觸發(fā)器的觸發(fā)器輸入和產生輸出信號；第一多路復用器(MUX 10)，其用于在測試模式期間向所述兩個以上觸發(fā)器提供時鐘信號；第二多路復用器(MUX 12)，其用于在來自所述移位寄存器的測試模式輸出與來自所述組合邏輯電路(20)的輸出信號之間進行選擇，和用于提供掃描數(shù)據(jù)輸出信號(ScanDataOut)。
文檔編號G01R31/28GK101371151SQ200680052698
公開日2009年2月18日 申請日期2006年12月11日 優(yōu)先權日2005年12月19日
發(fā)明者杰麗·L·多爾雷恩博斯, 迪米塔爾·特里福諾夫, 馬爾科·A·加德納 申請人:德州儀器公司