專利名稱：一種檢測(cè)專用集成電路的方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種專用集成電路(Application Specific Integrated Circuits，ASIC)技術(shù)，特別涉及一種檢測(cè)專用集成電路的方法及裝置。
背景技術(shù)：
專用集成電路ASIC是指應(yīng)特定用戶要求或特定電子系統(tǒng)的需要而設(shè)計(jì)、制造的集成電路。ASIC作為集成電路(IC)技術(shù)與特定用戶的整機(jī)或系統(tǒng)技術(shù)緊密結(jié)合的產(chǎn)物，與通用集成電路相比，在構(gòu)成電子系統(tǒng)時(shí)具有以下幾個(gè)方面的優(yōu)越性(1)縮小體積、減輕重量、降低功耗；(2)提高可靠性，用ASIC芯片進(jìn)行系統(tǒng)集成后，外部連線減少，因而可靠性明顯提高；(3)易于獲得高性能，ASIC是針對(duì)專門(mén)應(yīng)用而特別設(shè)計(jì)的；系統(tǒng)設(shè)計(jì)、電路設(shè)計(jì)、工藝設(shè)計(jì)之間緊密結(jié)合，這種一體化的設(shè)計(jì)有利于獲得前所未有的高性能系統(tǒng)；(4)可增強(qiáng)保密性，電子產(chǎn)品中的ASIC芯片對(duì)用戶來(lái)說(shuō)相當(dāng)于一個(gè)“黑匣子”，難于仿造；(5)在大批量應(yīng)用時(shí)，可顯著降低系統(tǒng)成本。
目前，基于交換路由ASIC芯片的項(xiàng)目開(kāi)發(fā)，在驗(yàn)證激勵(lì)數(shù)據(jù)包送入芯片后，芯片是否滿足正確的交換路由功能時(shí)，大都采取以下兩種方案方案一根據(jù)ASIC芯片的交換路由功能，制定針對(duì)性的測(cè)試計(jì)劃或測(cè)試列表。測(cè)試列表中的每一項(xiàng)測(cè)試功能都代表著一個(gè)不同的測(cè)試用例，每一個(gè)測(cè)試用例會(huì)產(chǎn)生不同的激勵(lì)數(shù)據(jù)包，每一個(gè)測(cè)試用例下的激勵(lì)數(shù)據(jù)包對(duì)應(yīng)著同一個(gè)測(cè)試結(jié)果。把激勵(lì)數(shù)據(jù)包輸入芯片后，經(jīng)過(guò)芯片交換路由處理，當(dāng)芯片輸出結(jié)果不同于測(cè)試用例所對(duì)應(yīng)的測(cè)試結(jié)果時(shí)，表明芯片處理激勵(lì)數(shù)據(jù)包有誤，芯片存在設(shè)計(jì)BUG。
但是，這種方式的不足之處在于需要對(duì)芯片交換路由功能進(jìn)行測(cè)試用例的窮舉列表，當(dāng)芯片交換路由邏輯非常復(fù)雜時(shí)，這種原始的羅列方式并不能涵蓋所有的細(xì)節(jié)分支，存在驗(yàn)證上的很大缺陷，同時(shí)，該方式也會(huì)耗用相當(dāng)?shù)娜肆驼加邢喈?dāng)?shù)墓ぷ髁俊?br> 方案二根據(jù)ASIC芯片的交換路由功能，由和芯片設(shè)計(jì)人員不同的人為芯片建立一個(gè)仿真模型，該仿真模型完成和芯片相同的所有交換路由功能。仿真模型建立后，產(chǎn)生大量隨機(jī)的激勵(lì)數(shù)據(jù)包，這些激勵(lì)數(shù)據(jù)包是由代碼智能產(chǎn)生、并且可控。產(chǎn)生智能可控的激勵(lì)數(shù)據(jù)包后，將這些數(shù)據(jù)包分別同時(shí)輸入芯片和仿真模型，然后比較芯片輸出結(jié)果和仿真模型的輸出結(jié)果，當(dāng)兩個(gè)結(jié)果不同時(shí)，說(shuō)明芯片設(shè)計(jì)或者仿真模型中的某一個(gè)存在BUG。這種方式的好處在于，不用人為的去羅列測(cè)試用例，并根據(jù)每一個(gè)測(cè)試用列分別產(chǎn)生激勵(lì)，并驗(yàn)證結(jié)果，而是可以直接在一個(gè)測(cè)試環(huán)境下，隨機(jī)產(chǎn)生大量智能數(shù)據(jù)包，去自動(dòng)覆蓋芯片功能。
但是，這種方式的不足之處在于需要建立一個(gè)仿真模型，當(dāng)出現(xiàn)問(wèn)題時(shí)，也要分析是仿真模型還是芯片的BUG，同樣存在耗用相當(dāng)?shù)娜肆驼加邢喈?dāng)?shù)墓ぷ髁繂?wèn)題。

發(fā)明內(nèi)容
本發(fā)明的目的在于，提供一種檢測(cè)專用集成電路ASIC的方法，能夠不需要?jiǎng)?chuàng)建仿真模型，即可對(duì)ASIC芯片進(jìn)行檢測(cè)或驗(yàn)證，節(jié)約人力成本。
本發(fā)明的另一目的在于，提供一種檢測(cè)專用集成電路ASIC的裝置，能夠不需要?jiǎng)?chuàng)建仿真模型，即可對(duì)ASIC芯片進(jìn)行檢測(cè)或驗(yàn)證，節(jié)約人力成本。
本發(fā)明的檢測(cè)集成電路ASIC的方法，包括下列步驟步驟A在激勵(lì)數(shù)據(jù)包進(jìn)入ASIC芯片以執(zhí)行其相應(yīng)的操作之前，根據(jù)激勵(lì)數(shù)據(jù)包要執(zhí)行的操作，將預(yù)先設(shè)置的相應(yīng)的輸出信息封裝在該激勵(lì)數(shù)據(jù)包的載荷內(nèi)容中，然后將該激勵(lì)數(shù)據(jù)包送入至ASIC芯片執(zhí)行相應(yīng)處理；步驟B在ASIC芯片的輸出端監(jiān)聽(tīng)激勵(lì)數(shù)據(jù)包的輸出，并將實(shí)際的輸出結(jié)果與激勵(lì)數(shù)據(jù)包中封裝的預(yù)設(shè)的輸出信息進(jìn)行比較，如果兩個(gè)結(jié)果相一致，則表示芯片正常，不存在BUG；否則表示芯片存在BUG。
其中，所述步驟A中，未封裝有預(yù)設(shè)的輸出信息的激勵(lì)數(shù)據(jù)包為用于執(zhí)行相應(yīng)操作的標(biāo)準(zhǔn)的路由交換數(shù)據(jù)包。
其中，所述步驟A中，所述預(yù)先設(shè)置的輸出信息包括交換路由信息和/或芯片理論輸出結(jié)果。
此外，所述步驟A中，預(yù)先設(shè)置輸出信息包括設(shè)置路由交換端口信息、和/或在輸出信息中是否插入或刪除虛擬局域網(wǎng)標(biāo)簽VLAN TAG、和/或是否替換介質(zhì)訪問(wèn)控制地址。
其中，所述步驟B中，比較結(jié)果不一致的情況包括實(shí)際輸出端口與預(yù)設(shè)的輸出端口不一致；實(shí)際輸出結(jié)果并沒(méi)有依照預(yù)設(shè)的輸出信息插入或刪除VLAN TAG，或者插入或刪除的VLAN TAG值錯(cuò)誤；未替換介質(zhì)訪問(wèn)控制地址，或替換信息錯(cuò)誤。
本發(fā)明的檢測(cè)專用集成電路ASIC的裝置，包括預(yù)設(shè)信息單元、檢測(cè)單元，其中，所述預(yù)設(shè)信息單元，用于在激勵(lì)數(shù)據(jù)包進(jìn)入ASIC芯片以執(zhí)行其相應(yīng)的操作之前，根據(jù)激勵(lì)數(shù)據(jù)包要執(zhí)行的操作，將預(yù)先設(shè)置的相應(yīng)的輸出信息封裝在該激勵(lì)數(shù)據(jù)包的載荷內(nèi)容中，然后將該激勵(lì)數(shù)據(jù)包送入至ASIC芯片執(zhí)行相應(yīng)處理；所述檢測(cè)單元，用于在ASIC芯片的輸出端監(jiān)聽(tīng)激勵(lì)數(shù)據(jù)包的輸出，并將實(shí)際的輸出結(jié)果與激勵(lì)數(shù)據(jù)包中封裝的預(yù)設(shè)的輸出信息進(jìn)行比較，在兩個(gè)結(jié)果相一致時(shí)，檢測(cè)結(jié)果為芯片正常，不存在BUG；在結(jié)果不一致時(shí)，檢測(cè)結(jié)果為芯片存在BUG。
其中，所述激勵(lì)數(shù)據(jù)包在未封裝有預(yù)設(shè)的輸出信息時(shí)為用于執(zhí)行各種操作的標(biāo)準(zhǔn)的路由交換數(shù)據(jù)包。
所述激勵(lì)數(shù)據(jù)包中封裝的預(yù)設(shè)的輸出信息為交換路由信息和/或芯片理論輸出結(jié)果。
所述激勵(lì)數(shù)據(jù)包中封裝的預(yù)設(shè)的輸出信息可以包括設(shè)置路由交換端口信息、和/或在輸出信息中是否插入或刪除虛擬局域網(wǎng)標(biāo)簽VLAN TAG、和/或是否替換介質(zhì)訪問(wèn)控制地址。
此外，所述檢測(cè)單元檢測(cè)結(jié)果不一致的情況包括在實(shí)際輸出端口與預(yù)設(shè)的輸出端口不一致；實(shí)際輸出結(jié)果并沒(méi)有依照預(yù)設(shè)的輸出信息插入或刪除VLAN TAG，或者插入或刪除的VLAN TAG值錯(cuò)誤；未替換介質(zhì)訪問(wèn)控制地址，或替換信息錯(cuò)誤。
本發(fā)明的有益效果是依照本發(fā)明的檢測(cè)專有集成電路ASIC的方法及裝置，通過(guò)在激勵(lì)數(shù)據(jù)包進(jìn)入ASIC芯片以執(zhí)行其相應(yīng)的操作之前，根據(jù)激勵(lì)數(shù)據(jù)包要執(zhí)行的操作，將預(yù)先設(shè)置的相應(yīng)的輸出信息封裝在該激勵(lì)數(shù)據(jù)包的載荷內(nèi)容中，然后將該激勵(lì)數(shù)據(jù)包送入至ASIC芯片執(zhí)行相應(yīng)處理，并在ASIC芯片的輸出端監(jiān)聽(tīng)激勵(lì)數(shù)據(jù)包的輸出，在實(shí)際的輸出結(jié)果與預(yù)設(shè)的輸出信息不一致時(shí)，檢測(cè)到ASIC芯片存在BUG，并可以根據(jù)實(shí)際輸出結(jié)果與預(yù)設(shè)的相關(guān)信息不一致的地方，對(duì)BUG進(jìn)行逐級(jí)定位，能夠不需要?jiǎng)?chuàng)建仿真模型，即可對(duì)ASIC芯片進(jìn)行檢測(cè)或驗(yàn)證，節(jié)約人力成本。


圖1為本發(fā)明的對(duì)ASIC進(jìn)行檢測(cè)的方法流程圖；圖2為本發(fā)明的對(duì)ASIC進(jìn)行檢測(cè)的裝置示意圖。
具體實(shí)施例方式
以下，參考圖1～2詳細(xì)描述本發(fā)明的對(duì)ASIC進(jìn)行檢測(cè)的方法及裝置。
如圖1所示，本發(fā)明的對(duì)ASIC進(jìn)行檢測(cè)的方法，包括下列步驟步驟100在激勵(lì)數(shù)據(jù)包進(jìn)入ASIC芯片以執(zhí)行其相應(yīng)的操作之前，根據(jù)激勵(lì)數(shù)據(jù)包要執(zhí)行的操作，將預(yù)先設(shè)置的相應(yīng)的輸出信息封裝在該激勵(lì)數(shù)據(jù)包的載荷內(nèi)容中，然后將該激勵(lì)數(shù)據(jù)包送入至ASIC芯片執(zhí)行相應(yīng)處理；其中，在步驟100中，未封裝有預(yù)設(shè)的輸出信息的激勵(lì)數(shù)據(jù)包為用于執(zhí)行各種操作的標(biāo)準(zhǔn)的路由交換數(shù)據(jù)包。
其中，該預(yù)先設(shè)置的輸出信息包括交換路由信息和/或芯片理論輸出結(jié)果。例如，包括設(shè)置路由交換端口信息、和/或者在輸出信息中是否插入或刪除虛擬局域網(wǎng)(Virtual Local Area Network，VLAN)標(biāo)簽(TAG)、和/或者是否替換介質(zhì)訪問(wèn)控制(Media Access Control，MAC)地址等信息。
此外，在步驟100中，可以以編碼等形式將上述預(yù)設(shè)的輸出信息封裝到該數(shù)據(jù)包的載荷內(nèi)容中。
步驟200在ASIC芯片的輸出端監(jiān)聽(tīng)激勵(lì)數(shù)據(jù)包的輸出，并將實(shí)際的輸出結(jié)果與激勵(lì)數(shù)據(jù)包中封裝的預(yù)設(shè)的輸出信息進(jìn)行比較，如果兩個(gè)結(jié)果相一致，則表示芯片正常，不存在BUG；否則表示芯片存在BUG。
其中，在步驟200中，比較結(jié)果不一致的情況可以包括如下(1)實(shí)際輸出端口與預(yù)設(shè)的輸出端口不一致；(2)盡管實(shí)際輸出端口與預(yù)設(shè)的輸出端口相一致，但實(shí)際輸出結(jié)果并沒(méi)有依照預(yù)設(shè)的輸出信息插入或刪除VLAN TAG；(3)盡管實(shí)際輸出結(jié)果也依照了預(yù)設(shè)的輸出信息插入或刪除了VLANTAG，但是該TAG值并不是預(yù)設(shè)的TAG值；(4)未替換介質(zhì)訪問(wèn)控制地址，或替換信息錯(cuò)誤等。
此外，在步驟200中，當(dāng)確認(rèn)芯片存在BUG時(shí)，進(jìn)一步包括下列步驟分析實(shí)際輸出結(jié)果與預(yù)設(shè)的相關(guān)信息不一致的地方，對(duì)BUG進(jìn)行逐級(jí)定位。
預(yù)設(shè)的輸出信息被封裝在激勵(lì)數(shù)據(jù)包的載荷內(nèi)容中，該預(yù)設(shè)的輸出信息跟隨激勵(lì)數(shù)據(jù)包進(jìn)入ASIC芯片，并最終從ASIC芯片輸出。由于ASIC芯片在進(jìn)行各種邏輯運(yùn)算時(shí)，只解析激勵(lì)數(shù)據(jù)包的包頭，并不對(duì)載荷內(nèi)容部分進(jìn)行解析，因此，不會(huì)影響芯片對(duì)該激勵(lì)數(shù)據(jù)包的原有處理，并且在芯片輸出端可從該載荷內(nèi)容部分直接提取預(yù)設(shè)的輸出信息，并通過(guò)跟芯片實(shí)際的輸出結(jié)果進(jìn)行比較，分析是否存在BUG，然后根據(jù)交換路由信息及時(shí)進(jìn)行BUG的分析定位。
下面，舉一個(gè)例子來(lái)說(shuō)明本發(fā)明的檢驗(yàn)ASIC芯片的方法。
首先，針對(duì)ASIC芯片要實(shí)現(xiàn)的某交換路由功能，設(shè)置相應(yīng)的交換路由信息為路由交換端口為第二端口，并設(shè)置在輸出信息中插入VLAN TAG，且TAG具體值為1，將該預(yù)設(shè)信息以編碼的形式嵌入激勵(lì)數(shù)據(jù)包的載荷內(nèi)容中，然后將該激勵(lì)數(shù)據(jù)包送入至ASIC芯片進(jìn)行相應(yīng)處理。
其中，可以用該載荷內(nèi)容的前兩個(gè)Bit表示路由交換接口信息；用第三個(gè)Bit表示在輸出信息中是否插入或刪除該TAG；用后面12個(gè)Bit表示具體的TAG數(shù)值。
在激勵(lì)數(shù)據(jù)包在ASIC芯片中進(jìn)行相應(yīng)處理后，從ASIC芯片的輸出端輸出時(shí)，將實(shí)際的輸出結(jié)果與激勵(lì)數(shù)據(jù)包中封裝的預(yù)設(shè)的輸出信息進(jìn)行比較，如果兩個(gè)結(jié)果相一致，則表示芯片正常，不存在BUG；否則表示芯片存在BUG。例如，芯片理論輸出端口為第二端口，但實(shí)際輸出端口為第三端口；或者，盡管實(shí)際輸出端口為第二端口，但實(shí)際輸出結(jié)果并沒(méi)有插入或刪除VLAN TAG；或者，盡管插入或刪除了VLAN TAG，但是該TAG值并不是預(yù)設(shè)的TAG值等。
如圖2所示，為本發(fā)明的檢測(cè)ASIC芯片的裝置示意圖。該裝置包括預(yù)設(shè)信息單元、檢測(cè)單元。其中，該預(yù)設(shè)信息單元，用于在激勵(lì)數(shù)據(jù)包進(jìn)入ASIC芯片以執(zhí)行其相應(yīng)的操作之前，根據(jù)激勵(lì)數(shù)據(jù)包要執(zhí)行的操作，將預(yù)先設(shè)置的相應(yīng)的輸出信息封裝在該激勵(lì)數(shù)據(jù)包的載荷內(nèi)容中，然后將該激勵(lì)數(shù)據(jù)包送入至ASIC芯片執(zhí)行相應(yīng)處理；該檢測(cè)單元，用于在ASIC芯片的輸出端監(jiān)聽(tīng)激勵(lì)數(shù)據(jù)包的輸出，并將實(shí)際的輸出結(jié)果與激勵(lì)數(shù)據(jù)包中封裝的預(yù)設(shè)的輸出信息進(jìn)行比較，在兩個(gè)結(jié)果相一致時(shí)，檢測(cè)結(jié)果為芯片正常，不存在BUG；在結(jié)果不一致時(shí)，檢測(cè)結(jié)果為芯片存在BUG。
其中，未封裝有預(yù)設(shè)的輸出信息的激勵(lì)數(shù)據(jù)包為用于執(zhí)行各種操作的標(biāo)準(zhǔn)的路由交換數(shù)據(jù)包。
其中，該預(yù)先設(shè)置的輸出信息包括交換路由信息和/或芯片理論輸出結(jié)果。例如，包括設(shè)置路由交換端口信息、和/或者在輸出信息中是否插入或刪除虛擬局域網(wǎng)(Virtual Local Area Network，VLAN)標(biāo)簽(TAG)、和/或者是否替換介質(zhì)訪問(wèn)控制(Media Access Control，MAC)地址等信息。
此外，該預(yù)設(shè)信息單元可以以編碼等形式將上述預(yù)設(shè)的輸出信息封裝到該數(shù)據(jù)包的載荷內(nèi)容中。
其中，在檢測(cè)單元中，比較結(jié)果不一致的情況可以包括如下(1)實(shí)際輸出端口與預(yù)設(shè)的輸出端口不一致；(2)盡管實(shí)際輸出端口與預(yù)設(shè)的輸出端口相一致，但實(shí)際輸出結(jié)果并沒(méi)有依照預(yù)設(shè)的輸出信息插入或刪除VLAN TAG；(3)盡管實(shí)際輸出結(jié)果也依照了預(yù)設(shè)的輸出信息插入或刪除了VLANTAG，但是該TAG值并不是預(yù)設(shè)的TAG值；(4)未替換介質(zhì)訪問(wèn)控制地址，或替換信息錯(cuò)誤等。
此外，基于如上所述，該檢測(cè)單元在確認(rèn)芯片存在BUG時(shí)，可以進(jìn)一步用于分析實(shí)際輸出結(jié)果與預(yù)設(shè)的相關(guān)信息不一致的地方，對(duì)BUG進(jìn)行逐級(jí)定位。
綜上所述，依照本發(fā)明的檢驗(yàn)ASIC芯片的方法及裝置，通過(guò)在激勵(lì)數(shù)據(jù)包進(jìn)入ASIC芯片以執(zhí)行其相應(yīng)的操作之前，根據(jù)激勵(lì)數(shù)據(jù)包要執(zhí)行的操作，將預(yù)先設(shè)置的相應(yīng)的輸出信息封裝在該激勵(lì)數(shù)據(jù)包的載荷內(nèi)容中，然后將該激勵(lì)數(shù)據(jù)包送入至ASIC芯片執(zhí)行相應(yīng)處理，并在ASIC芯片的輸出端監(jiān)聽(tīng)激勵(lì)數(shù)據(jù)包的輸出，在實(shí)際的輸出結(jié)果與預(yù)設(shè)的輸出信息不一致時(shí)，檢測(cè)到ASIC芯片存在BUG，并可以根據(jù)實(shí)際輸出結(jié)果與預(yù)設(shè)的相關(guān)信息不一致的地方，對(duì)BUG進(jìn)行逐級(jí)定位。
以上是為了使本領(lǐng)域普通技術(shù)人員理解本發(fā)明，而對(duì)本發(fā)明所進(jìn)行的詳細(xì)描述，但可以想到，在不脫離本發(fā)明的權(quán)利要求所涵蓋的范圍內(nèi)還可以做出其它的變化和修改，這些變化和修改均在本發(fā)明的保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種檢測(cè)集成電路ASIC的方法，包括下列步驟步驟A在激勵(lì)數(shù)據(jù)包進(jìn)入ASIC芯片以執(zhí)行其相應(yīng)的操作之前，根據(jù)激勵(lì)數(shù)據(jù)包要執(zhí)行的操作，將預(yù)先設(shè)置的相應(yīng)的輸出信息封裝在該激勵(lì)數(shù)據(jù)包的載荷內(nèi)容中，然后將該激勵(lì)數(shù)據(jù)包送入至ASIC芯片執(zhí)行相應(yīng)處理；步驟B在ASIC芯片的輸出端監(jiān)聽(tīng)激勵(lì)數(shù)據(jù)包的輸出，并將實(shí)際的輸出結(jié)果與激勵(lì)數(shù)據(jù)包中封裝的預(yù)設(shè)的輸出信息進(jìn)行比較，如果兩個(gè)結(jié)果相一致，則表示芯片正常，不存在BUG；否則表示芯片存在BUG。
2.如權(quán)利要求1所述的檢測(cè)ASIC的方法，其特征在于，所述步驟A中，未封裝有預(yù)設(shè)的輸出信息的激勵(lì)數(shù)據(jù)包為用于執(zhí)行相應(yīng)操作的標(biāo)準(zhǔn)的路由交換數(shù)據(jù)包。
3.如權(quán)利要求1所述的檢測(cè)ASIC的方法，其特征在于，所述步驟A中，所述預(yù)先設(shè)置的輸出信息包括交換路由信息和/或芯片理論輸出結(jié)果。
4.如權(quán)利要求3所述的檢測(cè)ASIC的方法，其特征在于，所述步驟A中，預(yù)先設(shè)置輸出信息包括設(shè)置路由交換端口信息、和/或在輸出信息中是否插入或刪除虛擬局域網(wǎng)標(biāo)簽VLAN TAG、和/或是否替換介質(zhì)訪問(wèn)控制地址。
5.如權(quán)利要求4所述的檢測(cè)ASIC的方法，其特征在于，所述步驟B中，比較結(jié)果不一致的情況包括實(shí)際輸出端口與預(yù)設(shè)的輸出端口不一致；實(shí)際輸出結(jié)果并沒(méi)有依照預(yù)設(shè)的輸出信息插入或刪除VLAN TAG，或者插入或刪除的VLAN TAG值錯(cuò)誤；未替換介質(zhì)訪問(wèn)控制地址，或替換信息錯(cuò)誤。
6.一種檢測(cè)專用集成電路ASIC的裝置，其特征在于，包括預(yù)設(shè)信息單元、檢測(cè)單元，其中，所述預(yù)設(shè)信息單元，用于在激勵(lì)數(shù)據(jù)包進(jìn)入ASIC芯片以執(zhí)行其相應(yīng)的操作之前，根據(jù)激勵(lì)數(shù)據(jù)包要執(zhí)行的操作，將預(yù)先設(shè)置的相應(yīng)的輸出信息封裝在該激勵(lì)數(shù)據(jù)包的載荷內(nèi)容中，然后將該激勵(lì)數(shù)據(jù)包送入至ASIC芯片執(zhí)行相應(yīng)處理；所述檢測(cè)單元，用于在ASIC芯片的輸出端監(jiān)聽(tīng)激勵(lì)數(shù)據(jù)包的輸出，并將實(shí)際的輸出結(jié)果與激勵(lì)數(shù)據(jù)包中封裝的預(yù)設(shè)的輸出信息進(jìn)行比較，在兩個(gè)結(jié)果相一致時(shí)，檢測(cè)結(jié)果為芯片正常，不存在BUG；在結(jié)果不一致時(shí)，檢測(cè)結(jié)果為芯片存在BUG。
7.如權(quán)利要求6所述的檢測(cè)ASIC的裝置，其特征在于，所述激勵(lì)數(shù)據(jù)包在未封裝有預(yù)設(shè)的輸出信息時(shí)為用于執(zhí)行各種操作的標(biāo)準(zhǔn)的路由交換數(shù)據(jù)包。
8.如權(quán)利要求6所述的檢測(cè)ASIC的裝置，其特征在于，所述激勵(lì)數(shù)據(jù)包中封裝的預(yù)設(shè)的輸出信息為交換路由信息和/或芯片理論輸出結(jié)果。
9.如權(quán)利要求8所述的檢測(cè)ASIC的裝置，其特征在于，所述激勵(lì)數(shù)據(jù)包中封裝的預(yù)設(shè)的輸出信息包括設(shè)置路由交換端口信息、和/或在輸出信息中是否插入或刪除虛擬局域網(wǎng)標(biāo)簽VLAN TAG、和/或是否替換介質(zhì)訪問(wèn)控制地址。
10.如權(quán)利要求9所述的檢測(cè)ASIC的裝置，其特征在于，所述檢測(cè)單元檢測(cè)結(jié)果不一致的情況包括在實(shí)際輸出端口與預(yù)設(shè)的輸出端口不一致；實(shí)際輸出結(jié)果并沒(méi)有依照預(yù)設(shè)的輸出信息插入或刪除VLAN TAG，或者插入或刪除的VLAN TAG值錯(cuò)誤；未替換介質(zhì)訪問(wèn)控制地址，或替換信息錯(cuò)誤。
全文摘要
本發(fā)明提供一種檢測(cè)集成電路ASIC的方法及裝置，包括下列步驟步驟A在激勵(lì)數(shù)據(jù)包進(jìn)入ASIC芯片以執(zhí)行其相應(yīng)的操作之前，根據(jù)激勵(lì)數(shù)據(jù)包要執(zhí)行的操作，將預(yù)先設(shè)置的相應(yīng)的輸出信息封裝在該激勵(lì)數(shù)據(jù)包的載荷內(nèi)容中，然后將該激勵(lì)數(shù)據(jù)包送入至ASIC芯片執(zhí)行相應(yīng)處理；步驟B在ASIC芯片的輸出端監(jiān)聽(tīng)激勵(lì)數(shù)據(jù)包的輸出，并將實(shí)際的輸出結(jié)果與激勵(lì)數(shù)據(jù)包中封裝的預(yù)設(shè)的輸出信息進(jìn)行比較，如果兩個(gè)結(jié)果相一致，則表示芯片正常，不存在BUG；否則表示芯片存在BUG。依照本發(fā)明的檢測(cè)專有集成電路ASIC的方法及裝置，能夠不需要?jiǎng)?chuàng)建仿真模型，即可對(duì)ASIC芯片進(jìn)行檢測(cè)或驗(yàn)證，節(jié)約人力成本。
文檔編號(hào)G01R31/317GK101042424SQ20071009874
公開(kāi)日2007年9月26日 申請(qǐng)日期2007年4月26日 優(yōu)先權(quán)日2007年4月26日
發(fā)明者陳卓, 孫杰 申請(qǐng)人:北京南山之橋信息技術(shù)有限公司