專利名稱：集成電路測試中使用的觸點的制作方法
技術(shù)領(lǐng)域：
本發(fā)明廣泛地涉及一種用于評價集成電路元件的測試器、以及用于將集成 電路元件的引線接合到搭載用基板的相應(yīng)焊墊上的結(jié)構(gòu)，且該搭載用基板與所 述測試器通過接口連接。然而更確切地，本發(fā)明涉及觸點陣列，這些觸點用于 將集成電路的引線及其相應(yīng)的搭載用基板的焊墊電連接、以及提供可有效傳輸 測試信號的結(jié)構(gòu)。本發(fā)明的一明確重點是提供一種用于這類陣列中的特殊觸 點，以將阻抗保持在期望水平。
背景技術(shù)：
在工業(yè)中長期使用集成電路測試器測試和評估所測試元件的品質(zhì)。信號完 整性當然是導電測試中的一個重要考慮因素。同時也期望通過觸點的導電部 分、將阻抗保持在特定的期望水平，且由上述觸點將集成電路的引線與其相應(yīng) 的搭載用基板的焊墊互聯(lián)起來。例如，在測試多種類型的元件時，期望的阻抗 水平為50歐姆。阻抗大小可隨多種因素變化，包括導電路徑的長度、導電結(jié)構(gòu)的制造材料等。本發(fā)明提供的觸點與其它觸點相比、具有更強的測試功能。它考慮了現(xiàn)有 技術(shù)要求，并解決了現(xiàn)有技術(shù)問題。
發(fā)明內(nèi)容本發(fā)明涉及一種具有跨距的觸點，由該跨距將由測試器檢測的集成電路的 引線與搭載用基板的焊墊隔開，且該搭載用基板與所述測試器通過接口連接。 由此可通過觸點實現(xiàn)集成電路的引線與搭載用基板的焊墊之間的電連接。觸點 包括絕緣薄層，具有相對的面，其斷面形狀具有可與集成電路的引線接合的第 一端。該剖面還具有與搭載用基板的焊墊接合的第二端。導電薄層至少覆蓋絕 緣薄層的一部分。導電薄層還從絕緣薄層的第一端延伸至其第二端。導電薄層 在絕緣薄層的第一和第二端處的厚度增大。因此，導電薄層的第一端可與集成 電路的引線更有效地接合，而距搭載用基板最近的導電薄層的第二端可與搭載 用基板的焊墊更有效地接合。在本發(fā)明的一實施例中，導電薄層包括加在絕緣薄層一側(cè)的第一跡線。該 第一導電跡線從絕緣薄層的第一端延伸至其第二端。該實施例中還包括第二導 電跡線，該第二導電跡線覆蓋絕緣薄層的另一面的至少一部分，并從該薄層的 第一端延伸至第二端。在一優(yōu)選實施例中，第一和第二導電跡線延伸越過絕緣 薄層的第一端，并且包含從導電跡線伸出、用于切穿與觸點接合的集成電路的 引線上的氧化物的裝置。典型地，氧化錫將會在集成電路元件引線的表面上累 積。用于切穿氧化物累積層的裝置被設(shè)計成將具有長條形的刃邊。這類刃邊將 從其第一端或上端處的每一導電跡線延伸出來。在一設(shè)想結(jié)構(gòu)中，這些刃邊大 致互相平行延伸。類似地，它們大致將相應(yīng)平行于由觸點表面確定的平面。由 于預定對觸點采用彈性安裝，因而當刃邊與集成電路的引線接合時，所述刃邊 可沿未與集成電路的引線接合時其安放的方向線性移動。可以理解的是，導電薄層或跡線可位于側(cè)絕緣層之間、或一同將絕緣層夾在兩導電薄層之間。具體結(jié)構(gòu)當然取決于測試器的應(yīng)用、內(nèi)設(shè)彈性安裝觸點的 殼體是否是金屬的，等等。本發(fā)明的某些實施例可以提供冗余的接觸。這樣的設(shè)計可減小元件的尺寸，從而可以支持小于0.5mm的間距。通過使用陶瓷絕緣材料，可以大幅度降 低或消除電子場輻射效應(yīng)。
絕緣薄層設(shè)想可由陶瓷材料制成。己發(fā)現(xiàn)這種材料是用于這類目的的諸多 選項中的最佳選擇。因此，本發(fā)明提供的觸點是用于集成電路測試的改進型觸點。通過參考本 發(fā)明的具體實施方式
、權(quán)利要求書以及附圖，可對這些特點具有的特征和優(yōu)點 獲得更清晰的認識。


圖1是根據(jù)本發(fā)明得到的一組觸點的一部分的主視圖，這些觸點之間有一 跨距，并將集成電路元件的相應(yīng)引線與搭載用基板的相應(yīng)焊墊互聯(lián)起來，且該 搭載用基板與測試器通過接口連接；圖2是圖1中所示部分的立體圖；圖3是觸點一側(cè)鍍有導電跡線材料的陶瓷薄層觸點的側(cè)視圖； 圖4是本發(fā)明的另一實施例中的陶瓷觸點陣列的立體圖，其中控制阻抗跡 線夾在兩非導電層之間；圖5與圖4類似，但示出整個焊墊界面； 圖6與圖1類似，示出本發(fā)明的第二實施例；圖7是第三觸點實施例的側(cè)視圖，其中集成電路的引線與搭載用基板的焊 墊互聯(lián)；圖8與圖2類似，示出包括附加去耦部件的觸點；以及 圖9是圖8中的觸點的側(cè)視圖。
具體實施方式
現(xiàn)參照附圖，且這些附圖中相同的附圖標記表示同樣的元件。圖2示出用 于測試插座的觸點陣列10。根據(jù)本發(fā)明、采用觸點12的這種陣列IO使用基本 上是圓柱形的彈性體14和16、將觸點12安裝在殼體18內(nèi)。當元件處于適當 位置時，殼體18依次使觸點跨越待測集成電路元件22的引線20與搭載用基 板26上的焊墊24之間的跨距，且搭載用基板26與測試器(未示出)通過接 口連接。圖2示出安裝有4個觸點元件的測試插座部分。當然，可理解的是，
并非僅限于該數(shù)量。事實上，典型的集成電路將使用多得多的觸點，從而至少有一觸點可在集成電路元件22的每一引線20與其相應(yīng)的搭載用基板的焊墊24 之間提供電信號傳輸。圖1更詳細示出圖2中的觸點組。每一觸點12都具有絕緣薄層28。絕緣 薄層28依次具有加在其每一相對側(cè)上的導電跡線(conductive trace) 30。跡線 30覆蓋在絕緣薄層28的至少一部分上，并且從絕緣薄層28的第一端32延伸 至絕緣薄層28的第二端34。圖3示出通常以涂覆在陶瓷絕緣薄層上的帶條36 的形式存在的跡線30，從而當集成電路22與包括陣列10的觸點12的上端接 合時、在每個集成電路的引線20與相應(yīng)的搭載用基板的焊墊24之間提供導電 路徑。這樣的帶條36具有任意寬度或長度，以與器件I/0的阻抗匹配。也可改 變其寬度，從而產(chǎn)生短線(未示出)，該短線可以與器件I/0最佳匹配至特定 阻抗、或起到電感或電容元件的作用?？梢岳斫獾氖?，對稱跡線30也可用于觸點絕緣薄層28的另一側(cè)。對稱的 跡線30將提供基本相同的冗余。如圖1所示，觸點與集成電路22的引線20之間的接合點是導電性的。同 樣地，圖1示出當搭載用基板的焊墊24具有與陶瓷絕緣薄層28基本相等的寬 度時的觸點12。由此，信號可通過觸點12有效傳輸。此外，在相同觸點絕緣 薄層28的相對側(cè)上的跡線30的對稱性可提供基本相同的響應(yīng)，無需考慮信號 的傳輸路徑。確定所選陶瓷材料的類型、以及跡線30的材料和幾何形狀，以獲得期望 的阻抗。在特定應(yīng)用中，需要50歐姆的阻抗?？筛鶕?jù)實際需要、改變跡線30 的形狀和路線，以得到期望的阻抗。此外，可將去耦部件38安裝在觸點跡線 30上，以構(gòu)成可使生產(chǎn)測試模擬實際應(yīng)用的靈巧觸點。再者，跡線30在絕緣薄層28上的相對位置可便于容納較小間距的元件。 因此，跡線30的特定形狀、尺寸和取向是制造觸點12時要考慮的因素。圖4和圖5示出在不同程度的焊墊接合下、第二觸點實施例中的陣列。每 個觸點12的安裝與以前討論的實施例中的安裝使用的方法類似。圖4示出嵌 入式焊墊結(jié)構(gòu)。圖5示出整個焊墊界面。其他部件基本上與圖l和圖2中示出
的部件相同。圖6示出一系列觸點12，且導電跡線30位于觸點12內(nèi)。即跡線位于觸點 12的側(cè)向中心處，且非導電薄層40、 40，將導電跡線30夾在中間。然而，在跡 線30的端部具有接合部42、 44，它們基本上沿垂直于由內(nèi)部跡線30確定的平 面方向延伸。 一橫向部分42與集成電路元件22的引線20接合，另一橫向部 分44與相應(yīng)的搭載用基板的焊墊24接合。這樣一種觸點結(jié)構(gòu)可根據(jù)期望阻抗 的大小、便于良好的內(nèi)部接合、以及重要的信號傳輸而做出調(diào)整。采用物理方 式、將這種結(jié)構(gòu)的觸點的導電部分與相鄰觸點的導電部分隔開較遠的距離。由 此使串擾性能增強。這種"I形梁"結(jié)構(gòu)堅固，且機械性能提高。頂部和底部 的42、 44可從邊緣凹進，以容納嵌入式器件I/O的引線20，并使觸點與整個 金屬殼體合為一體，由此提高熱和地面感應(yīng)。此外，圖8和圖9示出去耦部件38的應(yīng)用。在上文中討論了這種實施例 的結(jié)構(gòu)和優(yōu)點。圖7示出依據(jù)本發(fā)明得到的觸點的另一實施例。在某種程度上，圖7中的 觸點與圖6中的觸點類似。即非導電薄層40、40'將導電跡線元件30夾在中間。 然而事實上，圖7中的觸點是圖l和圖6中的觸點的混合形式。之所以如此， 是因為中芯46是由非導電陶瓷材料制成的。雙重跡線30、 30，加在中芯46的 相對側(cè)，且覆蓋上非導電側(cè)部分40、 40'，以制成觸點。然而在這一實施例中， 提供了一種用于切穿在集成電路元件引線上累積的氧化物的裝置。這種裝置采 用從一或兩個導電跡線30、 30'延伸出來的長條形刃邊48、 48'的形式。從圖7 中最易看出，刃片形元件48、 48'相對于跡線30、 30'在遠側(cè)延伸，且與集成 電路元件22的引線20接合。典型地，器件引線20由無光錫制成。當使用這 種材料制作引線時，會累積氧化錫，由此削弱觸點傳輸元件的操作完整性。由 于跡線30、 30'的刃邊48、 48'，將會發(fā)生穿過氧化錫的極細微的侵蝕，且信號 傳輸?shù)耐暾圆粫魅酢？稍黾尤羞叺某叽缁蚋淖儼霃剑哉{(diào)整和控制施加到 器件I/O上的外力，從而最低限度地穿過氧化錫、而不損壞器件I/O的引線20。可理解的是，將刃邊48、 48'施加到氧化錫上所使用的壓力的大小是彈性 體14、 16的函數(shù)，且可使用彈性體14、 16安裝觸點12。將根據(jù)集成電路的引
線的氧化程度以及其它茵素、選擇合適的彈性體。
正如將要看到的，本發(fā)明方案包括使用陶瓷材料形成傳輸觸點12的一或 多個薄層，且將一或多個導電跡線30、 30'加在非導電陶瓷部分上。通過改變 跡線的薄層結(jié)構(gòu)、尺寸、形狀和其它特征、以及其它因素，可獲得期望的阻抗水平。導電跡線和所涉及的特殊結(jié)構(gòu)使觸點12可用于嵌入式焊墊裝置中，或當使用陶瓷薄層時、可用于金屬殼體中。因而，電氣匹配、電感以及串擾得到 改善。當將介電常數(shù)大于空氣的材料鍍在觸點表面上時，可應(yīng)用所包括的原理。 此外，匹配特性、以及向殼體結(jié)構(gòu)中的其它觸點的信號傳輸大量減少的狀況可 得到改善，即串擾減輕。
可以理解的是，本發(fā)明在很多方面僅僅是例證性的。在不超出本發(fā)明范圍 的情況下，可以改變許多細節(jié)，尤其是改變部件的形狀、尺寸、材料和排列。 因此，本發(fā)明的范圍將如附屬的權(quán)利要求中限定的那樣。
權(quán)利要求
1. 一種具有一跨距的觸點，將由測試器測試的集成電路的引線與搭載用基 板的焊墊分開，并提供兩者之間的電連接，且所述搭載用基板與所述測試器通 過接口連接，所述觸點包括絕緣薄層，具有相對的面，其斷面包括可與集成電路的引線接合的第一端、 以及與搭載用基板的焊墊接合的第二端；導電薄層，覆蓋在所述絕緣薄層的至少一部分上，并從所述絕緣薄層的所 述第一端延伸至其所述第二端；用于增大所述絕緣薄層上所述第一和第二端處的所述導電薄層的厚度的 裝置；其特征在于所述導電薄層的端部分別與集成電路的所述引線和該搭載用 基板的所述焊墊更有效地相接合。
2. —種具有一跨距的觸點，將由測試器測試的集成電路的引線與搭載用基 板的焊墊分開，并提供兩者之間的電連接，且所述搭載用基板與所述測試器通 過接口連接，所述觸點包括絕緣薄層，具有相對的面，其斷面包括可與集成電路的引線接合的第一端、 以及與搭載用基板的焊墊接合的第二端；位于所述絕緣薄層的一個面上的第一導電跡線，該跡線從所述絕緣薄層的 第一端延伸至其所述第二端；以及位于所述絕緣薄層的另一面上的第二導電跡線，該跡線從所述絕緣薄層的 第一端延伸至其所述第二端。
3. 如權(quán)利要求2所述的觸點還包括一裝置，該裝置從所述第一和第二導電 跡線的至少一個中延伸越過所述絕緣薄層的第一端，以切穿與所述觸點接合的 引線上累積的氧化物。
4. 如權(quán)利要求3所述的觸點，其特征在于使用彈性體、將所述觸點安裝到 殼體中。
5. 如權(quán)利要求4所述的觸點，其特征在于所述絕緣薄層由陶瓷材料制成。
6. 如權(quán)利要求4所述的觸點，其特征在于所述絕緣薄層的所述第一端是上 端、所述絕緣薄層的所述第二端是下端。
7. 如權(quán)利要求6所述的觸點，其特征在于所述用于切割的裝置包括從各導電跡線延伸出來的長條形刃邊。
8. 如權(quán)利要求7所述的觸點，其特征在于所述刃邊大致是平行的。
9. 如權(quán)利要求8所述的觸點，其特征在于所述刃片大致平行于由所述觸點 界定的平面。
10. 如權(quán)利要求9所述的觸點，其特征在于當所述刃邊與集成電路的引線 接合時，所述刃邊可沿未與集成電路的引線接合時其安放的方向線性移動。
11. 如權(quán)利要求8所述的觸點，其特征在于所述刃邊大致是延伸的(深度)。
12. 如權(quán)利要求1所述的觸點，其特征在于所述導電薄層夾在一對絕緣薄 層之間。
全文摘要
一種用于觸點組件中的觸點。該觸點具有一定跨距，可將待測集成電路的引線與搭載用基板的焊墊隔開，且該搭載用基板與測試器通過接口連接。這種觸點結(jié)構(gòu)可在集成電路的引線與搭載用基板的焊墊之間提供電連接。其中包括部分由觸點組成的絕緣薄層。導電薄層覆蓋至少一部分絕緣薄層?？捎杀咏Y(jié)構(gòu)以及加在陶瓷薄層上的導電跡線的尺寸和形狀得到觸點參數(shù)。
文檔編號G01R1/04GK101122612SQ20071012660
公開日2008年2月13日 申請日期2007年5月11日 優(yōu)先權(quán)日2006年5月11日
發(fā)明者杰弗里·C·謝里 申請人:約翰國際有限公司