專利名稱：一種現(xiàn)場(chǎng)可編程門陣列測(cè)試的方法、裝置和系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到集成電路領(lǐng)域技術(shù)，特別涉及到一種現(xiàn)場(chǎng)可編程門陣列測(cè) 試的方法、裝置和系統(tǒng)。
背景技術(shù)：
隨著電子技術(shù)的發(fā)展，人們?cè)絹?lái)越頻繁的使用電子信息設(shè)備處理各種信
息流和數(shù)據(jù)流，來(lái)滿足日益增長(zhǎng)的各種需求。FPGA( Field Programmable Gate Array,現(xiàn)場(chǎng)可編程門陣列)在通信、數(shù)據(jù)處理、網(wǎng)絡(luò)、儀器、工業(yè)控制、 軍事和航空航天等眾多領(lǐng)域的電子信息設(shè)備中得到了廣泛應(yīng)用。FPGA是在 PAL ( Programmable Array Logic, 可編禾呈陣列邏4專)、GAL ( Generic Array Logic,通用陣列邏輯)、CPLD ( Complex Programable Logic Device,復(fù)雜 可編程邏輯器件)等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用 ASIC(Application Specific Integrated Circuit,集成電路)領(lǐng)域中的一種半定制電 路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù) 有限的缺點(diǎn)。FPGA的使用非常靈活，同一片F(xiàn)PGA通過(guò)不同的編程數(shù)據(jù)可以 產(chǎn)生不同的電路功能。
FPGA實(shí)現(xiàn)的功能越來(lái)越多，其復(fù)雜程度也在不斷的上升。這就需要在 FPGA內(nèi)部實(shí)現(xiàn)測(cè)試電路，來(lái)測(cè)試FPGA工作是否正常以及在發(fā)生問(wèn)題時(shí)借助 測(cè)試電路進(jìn)行測(cè)試，進(jìn)而收集數(shù)據(jù)幫助分析問(wèn)題和解決問(wèn)題。
目前，現(xiàn)有技術(shù)的FPGA測(cè)試的系統(tǒng)結(jié)構(gòu)示意圖如圖l所示。FPGA內(nèi) 部有測(cè)試電路101,通過(guò)JTAG( Joint Test Action Group,聯(lián)合測(cè)試行動(dòng)小組) 接口電纜102與測(cè)試計(jì)算才幾連接，測(cè)試計(jì)算^/L上安裝有用于FPGA測(cè)試的測(cè) 試軟件模塊103。測(cè)試人員通過(guò)測(cè)試軟件模塊103控制FPGA內(nèi)部的測(cè)試電
路，完成各種測(cè)試。
在進(jìn)行本發(fā)明過(guò)程中，發(fā)明人發(fā)現(xiàn)現(xiàn)有技術(shù)中至少存在如下問(wèn)題在線
測(cè)試?yán)щy，F(xiàn)PGA測(cè)試需要FPGA和測(cè)試計(jì)算機(jī)需要通過(guò)JTAG接口電纜連 接，而當(dāng)FPGA已經(jīng)在設(shè)備中部署好了 ，由于設(shè)備已經(jīng)封裝好或者空間布局 原因，F(xiàn)PGA接口電纜不容易連接到測(cè)試計(jì)算機(jī)上；不支持遠(yuǎn)程測(cè)試，F(xiàn)PGA 測(cè)試需要FPGA和測(cè)試計(jì)算機(jī)需要通過(guò)JTAG接口電纜連接，而JTAG接口 電纜的連接長(zhǎng)度有限，測(cè)試計(jì)算機(jī)和待測(cè)FPGA設(shè)備空間上需要比較靠近， 不支持遠(yuǎn)程測(cè)試。

發(fā)明內(nèi)容
本發(fā)明實(shí)施例所要解決的技術(shù)問(wèn)題是提供 一 種現(xiàn)場(chǎng)可編程門陣列測(cè)試 的方法、裝置和系統(tǒng)以解決現(xiàn)有技術(shù)中FPGA測(cè)試的在線測(cè)試?yán)щy和以及不 支持遠(yuǎn)程測(cè)試的問(wèn)題。
本發(fā)明實(shí)施例提供了 一種現(xiàn)場(chǎng)可編程門陣列測(cè)試的方法，包括 控制芯片接收現(xiàn)場(chǎng)可編程門陣列FPGA將測(cè)試相關(guān)信息轉(zhuǎn)化格式后輸出的 所述控制芯片能夠識(shí)別的接口格式數(shù)據(jù)；
控制芯片發(fā)送能夠識(shí)別的接口格式數(shù)據(jù)給測(cè)試計(jì)算機(jī)； 控制芯片接收測(cè)試計(jì)算機(jī)發(fā)送的控制信息； 控制芯片發(fā)送控制信息給FPGA。 本發(fā)明實(shí)施例提供了 一種FPGA芯片，包括測(cè)試電路和接口轉(zhuǎn)換模塊； 測(cè)試電路用于輸出JTAG格式測(cè)試相關(guān)信息；
接口轉(zhuǎn)換模塊用于接收J(rèn)TAG格式測(cè)試相關(guān)信息并轉(zhuǎn)換為控制芯片能夠識(shí)
別的接口格式的數(shù)據(jù)。
本發(fā)明實(shí)施例提供了一種單板，包括包括FPGA芯片和控制芯片；
該FPGA芯片用于轉(zhuǎn)換測(cè)試相關(guān)信息為控制芯片能夠識(shí)別的接口格式數(shù)
據(jù)，并接收控制芯片轉(zhuǎn)發(fā)的控制信息； 該控制芯片用于接收FPGA芯片發(fā)送的控制芯片能夠識(shí)別的接口格式數(shù) 據(jù)，并轉(zhuǎn)發(fā)控制信息給FPGA芯片。
本發(fā)明實(shí)施例提供了一種FPGA測(cè)試的系統(tǒng)，包括FPGA芯片、控制芯片 和測(cè)試計(jì)算機(jī)；
FPGA芯片用于轉(zhuǎn)換測(cè)試相關(guān)信息為控制芯片能夠識(shí)別的接口格式數(shù)據(jù)， 并接收控制芯片轉(zhuǎn)發(fā)的控制信息；
控制芯片用于轉(zhuǎn)發(fā)控制芯片能夠識(shí)別的接口格式數(shù)據(jù)給測(cè)試計(jì)算機(jī)，并轉(zhuǎn) 發(fā)測(cè)試計(jì)算機(jī)發(fā)送的控制信息給FPGA芯片；
測(cè)試計(jì)算機(jī)用于接收所述控制芯片能夠識(shí)別的接口格式數(shù)據(jù)，并發(fā)送控制 信息。
由此可以看出，本發(fā)明實(shí)施例借助控制芯片，并通過(guò)控制芯片接收現(xiàn)場(chǎng) 可編程門陣列FPGA輸出的所述控制芯片能夠識(shí)別的接口格式數(shù)據(jù)，然后通 過(guò)外部通信接口發(fā)送給測(cè)試計(jì)算機(jī)，同時(shí)轉(zhuǎn)發(fā)測(cè)試計(jì)算機(jī)發(fā)送的控制信息給 FPGA內(nèi)部的測(cè)試電路，使得當(dāng)設(shè)備單板上的FPGA無(wú)法連接JTAG電纜時(shí) 不做任何改變也能完成遠(yuǎn)程測(cè)試；同時(shí)，控制芯片通過(guò)外部通信接口同測(cè)試 計(jì)算機(jī)連接，避免了 JTAG電纜長(zhǎng)度限制，實(shí)現(xiàn)遠(yuǎn)程測(cè)試。


圖1為現(xiàn)有技術(shù)FPGA測(cè)試的系統(tǒng)結(jié)構(gòu)示意圖2為本發(fā)明實(shí)施例提供的實(shí)現(xiàn)FPGA測(cè)試的系統(tǒng)結(jié)構(gòu)示意圖。
具體實(shí)施例方式
本發(fā)明實(shí)施例^〉開(kāi)了 一種現(xiàn)場(chǎng)可編程門陣列測(cè)試的方法、裝置和系統(tǒng)。 本發(fā)明實(shí)施例通過(guò)在現(xiàn)有的FPGA內(nèi)部增加一接口轉(zhuǎn)換功能模塊，將測(cè) 試電路的JTAG接口的輸出轉(zhuǎn)換為另外一種接口格式和單板上的控制芯片連 接，然后單板上的控制芯片通過(guò)外部通信接口同測(cè)試計(jì)算機(jī)通信，這樣可以 很好的解決在線測(cè)試和遠(yuǎn)程測(cè)試的問(wèn)題。
下面結(jié)合附圖對(duì)本發(fā)明實(shí)施例的具體實(shí)施方式
做進(jìn)一步的詳細(xì)闡述。
圖2為本發(fā)明實(shí)施例4是供的實(shí)現(xiàn)FPGA測(cè)試的系統(tǒng)結(jié)構(gòu)示意圖。
以下本發(fā)明實(shí)施例以單板上的CPU為控制芯片說(shuō)明本發(fā)明。
本發(fā)明實(shí)施例一以單板上的CPU為例，說(shuō)明FPGA測(cè)試的方法。如圖 2所示，F(xiàn)PGA內(nèi)部有測(cè)試電^各101和4妄口轉(zhuǎn)換才莫塊201,并且和單板上的 CPU通過(guò)內(nèi)部通信4妄口 202連接進(jìn)行通信，同時(shí)在該CPU內(nèi)部有測(cè)試軟件 模塊203，通過(guò)單板上的外部通信接口 204和測(cè)試計(jì)算機(jī)上的測(cè)試軟件模塊 103通信，配合完成FPGA的測(cè)試。
完成FPGA測(cè)試的方法主要包括接口轉(zhuǎn)換模塊201將測(cè)試電路101 輸出的的JTAG數(shù)據(jù)格式的測(cè)試相關(guān)信息轉(zhuǎn)換為單板上的CPU能夠識(shí)別的 接口格式的數(shù)據(jù)，使得單板上的CPU能夠通過(guò)內(nèi)部通信接口 202接收經(jīng)過(guò) 格式轉(zhuǎn)化后輸出的CPU能夠識(shí)別的接口格式數(shù)據(jù)，識(shí)別測(cè)試電路101發(fā)送 的相關(guān)信息并且可以控制FPGA測(cè)試電路101。單板上的CPU接收現(xiàn)場(chǎng)可 編程門陣列FPGA輸出的單板上的CPU能夠識(shí)別的接口格式數(shù)據(jù)(即測(cè)試 相關(guān)信息)后，CPU內(nèi)的測(cè)試軟件才莫塊203將FPGA測(cè)試電路輸出的測(cè)試 相關(guān)信息通過(guò)外部通信接口 204發(fā)送給測(cè)試計(jì)算機(jī)，測(cè)試計(jì)算機(jī)通過(guò)測(cè)試軟 件模塊103進(jìn)行相關(guān)測(cè)試。
同時(shí)，CPU內(nèi)的測(cè)試軟件才莫塊203通過(guò)外部通信接口 204接收測(cè)試計(jì) 算機(jī)發(fā)送的控制信息，并且CPU內(nèi)的測(cè)試軟件模塊203將該控制信息通過(guò) 內(nèi)部通信接口 202以及接口轉(zhuǎn)換模塊201傳遞給FPGA內(nèi)部的測(cè)試電路101 。 在上述的接口轉(zhuǎn)換模塊201將JTAG格式的數(shù)據(jù)轉(zhuǎn)換為單板上的CPU 能夠識(shí)別的接口格式的數(shù)據(jù)可以為多種接口格式的數(shù)據(jù)，例如USB接口格 式數(shù)據(jù)、串口接口格式數(shù)據(jù)等，只要是單板上的CPU能夠識(shí)別的接口格式 的數(shù)據(jù)均可。
在上述單板上的CPU的外部通信接口 204可以是以太網(wǎng)口，串口等通 信接口 ，只要能完成單板上的CPU和測(cè)試計(jì)算機(jī)通信的通信接口都可以。
由上述方法可以看出，本實(shí)施例通過(guò)借助單板上的CPU實(shí)現(xiàn)在線遠(yuǎn)程
測(cè)試。因?yàn)樵谝话銌?反上都有CPU控制整個(gè)單板，而FPGA或者和CPU位 于同一個(gè)單板上，或者在距離很近的兩個(gè)單板上，所以單板上的CPU能夠 控制和管理FPGA。同時(shí)在FPGA的接口轉(zhuǎn)換模塊將測(cè)試電路的測(cè)試相關(guān)信 息的JTAG格式的數(shù)據(jù)轉(zhuǎn)換為單板上的CPU能夠識(shí)別的接口格式的數(shù)據(jù)， 使得單板上的CPU能夠接收識(shí)別測(cè)試電路發(fā)送的相關(guān)信息。使得當(dāng)設(shè)備單 板上的FPGA無(wú)法連接JTAG電纜(沒(méi)有焊接或者外包裝封閉)時(shí)或者在空 間受限的場(chǎng)合下不需要做其他改變(重新焊接或者打開(kāi)包裝)也能夠?qū)崿F(xiàn)測(cè) 試，即在線測(cè)試。在CPU內(nèi)部的測(cè)試軟件，作為測(cè)試計(jì)算機(jī)測(cè)試軟件的代 理，使得測(cè)試計(jì)算機(jī)的測(cè)試軟件能夠間接控制FPGA內(nèi)部的測(cè)試電路。單板 上的CPU通過(guò)外部通信接口同測(cè)試計(jì)算機(jī)連接，避免使用JTAG電纜和測(cè) 試計(jì)算機(jī)連接時(shí)JTAG電纜長(zhǎng)度限制、空間限制，從而實(shí)現(xiàn)了遠(yuǎn)程測(cè)試。
本發(fā)明的測(cè)試方法不4又可以在FPGA內(nèi)實(shí)現(xiàn)，也可以在其他DSP( Digital Signal Processor,數(shù)字信號(hào)處理器)或者ASIC( Application Specific Integrated Circuit,專用集成電路)芯片內(nèi)部實(shí)現(xiàn)。單板上的控制芯片不僅僅可以是 CPU也可以是DSP、 MCU( Micro programmed Control Unit,微程序控制器)、 ASIC或者其他的控制芯片。
本發(fā)明實(shí)施例二還提供了一種FPGA芯片，如圖2所示，包括測(cè)試電路 和接口轉(zhuǎn)換模塊；
測(cè)試電^各用于輸出JTAG才各式測(cè)試相關(guān)信息；
接口轉(zhuǎn)換模塊用于接收J(rèn)TAG格式測(cè)試相關(guān)信息并轉(zhuǎn)換為控制芯片能夠識(shí) 別的接口格式的數(shù)據(jù)。
本發(fā)明實(shí)施例三還提供了一種單板，包括FPGA芯片和控制芯片，其中 FPGA芯片用于用于轉(zhuǎn)換測(cè)試相關(guān)信息為控制芯片能夠識(shí)別的接口格式數(shù)據(jù)并 接收控制芯片發(fā)送的信息；控制芯片用于接收FPGA芯片發(fā)送的控制芯片能夠 識(shí)別的接口格式數(shù)據(jù)并轉(zhuǎn)發(fā)控制信息給FPGA芯片。
本發(fā)明實(shí)施例四還提供了一種FPGA測(cè)試的系統(tǒng)，如圖2所示，包括FPGA 芯片、控制芯片和測(cè)試計(jì)算機(jī)；
FPGA芯片用于轉(zhuǎn)換測(cè)試相關(guān)信息為控制芯片能夠識(shí)別的接口格式數(shù)據(jù)并 接收控制芯片發(fā)送的控制信息；
控制芯片用于通過(guò)外部通信接口轉(zhuǎn)發(fā)其能夠識(shí)別的接口格式數(shù)據(jù)給測(cè)試計(jì) 算機(jī)并轉(zhuǎn)發(fā)測(cè)試計(jì)算機(jī)發(fā)送的控制信息給FPGA芯片；
測(cè)試計(jì)算機(jī)用于接收控制芯片能夠識(shí)別的接口格式數(shù)據(jù)并發(fā)送控制信息。
其中控制芯片還用于控制FPGA內(nèi)部的測(cè)試電路；
上述控制芯片為單板上的CPU、 DSP、 MCU或者ASIC。
上述外部通信^妻口為以太網(wǎng)口、串口或者并行接口。
以上舉優(yōu)選的實(shí)施例，對(duì)本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)進(jìn)行了進(jìn)一步的 詳細(xì)說(shuō)明，所應(yīng)理解的是，以上為本發(fā)明的優(yōu)選實(shí)施例而已，并不用以限定 本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn) 等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1、一種現(xiàn)場(chǎng)可編程門陣列測(cè)試的方法，其特征在于，控制芯片接收現(xiàn)場(chǎng)可編程門陣列FPGA將測(cè)試相關(guān)信息轉(zhuǎn)化格式后輸出的所述控制芯片能夠識(shí)別的接口格式數(shù)據(jù)；所述控制芯片發(fā)送所述能夠識(shí)別的接口格式數(shù)據(jù)給測(cè)試計(jì)算機(jī)；所述控制芯片接收所述測(cè)試計(jì)算機(jī)發(fā)送的控制信息；所述控制芯片發(fā)送所述的控制信息給所述FPGA。
2、 如權(quán)利要求1所述的方法，其特征在于，所述控制芯片能夠識(shí)別的接口 格式數(shù)據(jù)為FPGA內(nèi)部的測(cè)試電路輸出的JTAG格式的測(cè)試相關(guān)信息通過(guò)FPGA內(nèi)部 的接口轉(zhuǎn)換模塊轉(zhuǎn)換的所述控制芯片能夠識(shí)別的接口格式數(shù)據(jù)。
3、 如權(quán)利要求2所述的方法，其特征在于，所述控制芯片能夠識(shí)別的接口 格式數(shù)據(jù)為USB接口格式數(shù)據(jù)、串口接口格式數(shù)據(jù)或者并行接口數(shù)據(jù)格式。
4、 如權(quán)利要求2所述的方法，其特征在于，所述控制芯片發(fā)送所述的控制 信息給所述FPGA具體為所述控制芯片將所述的控制信息通過(guò)所迷接口轉(zhuǎn)換模塊發(fā)送給所述FPGA 內(nèi)部的測(cè)試電5各。
5、 如權(quán)利要求1至4任意一項(xiàng)所述的方法，其特征在于，所述控制芯片為 單板上的CPU、數(shù)字信號(hào)處理器DSP、微程序控制器MCU或者專用集成電路 ASIC。
6、 一種FPGA芯片，其特征在于，包括測(cè)試電路和接口轉(zhuǎn)換模塊； 所述測(cè)試電路用于輸出JTAG格式測(cè)試相關(guān)信息；所述接口轉(zhuǎn)換模塊用于接收J(rèn)TAG格式測(cè)試相關(guān)信息，并轉(zhuǎn)換為控制芯片 能夠識(shí)別的接口格式的數(shù)據(jù)。
7、 一種單板，其特征在于，包括FPGA芯片和控制芯片；所述FPGA芯片用于轉(zhuǎn)換測(cè)試相關(guān)信息為所述控制芯片能夠識(shí)別的接口格式數(shù)據(jù)，并接收控制芯片轉(zhuǎn)發(fā)的控制信息；所述控制芯片用于接收FPGA芯片發(fā)送的控制芯片能夠識(shí)別的接口格式數(shù) 據(jù)，并轉(zhuǎn)發(fā)控制信息給FPGA芯片。
8、 一種FPGA測(cè)試的系統(tǒng)，包括FPGA芯片、控制芯片和測(cè)試計(jì)算機(jī)； 所述FPGA芯片用于轉(zhuǎn)換測(cè)試相關(guān)信息為所述控制芯片能夠識(shí)別的接口格式數(shù)據(jù)，并接收控制芯片轉(zhuǎn)發(fā)的控制信息；所述控制芯片用于轉(zhuǎn)發(fā)所述控制芯片能夠識(shí)別的接口格式數(shù)據(jù)給測(cè)試計(jì)算 機(jī)，并轉(zhuǎn)發(fā)測(cè)試計(jì)算機(jī)發(fā)送的控制信息給FPGA芯片；所述的測(cè)試計(jì)算機(jī)用于接收所述控制芯片能夠識(shí)別的接口格式數(shù)據(jù)，并發(fā) 送控制信息。
9、 如權(quán)利要求8所述的系統(tǒng)，其特征在于，控制芯片通過(guò)外部通信接口轉(zhuǎn) 發(fā)所述控制芯片能夠識(shí)別的接口格式數(shù)據(jù)給測(cè)試計(jì)算機(jī)，所述外部通信接口為 以太網(wǎng)口、串口或者并行4姿口。
10、 如權(quán)利要求8所述的系統(tǒng)，其特征在于，所述控制芯片為單板上的 CPU、 DSP、 MCU或者ASIC。
全文摘要
本發(fā)明實(shí)施例提供了一種現(xiàn)場(chǎng)可編程門陣列測(cè)試的方法、裝置和系統(tǒng)。其中方法包括控制芯片接收現(xiàn)場(chǎng)可編程門陣列FPGA將測(cè)試相關(guān)信息轉(zhuǎn)化格式后輸出的所述控制芯片能夠識(shí)別的接口格式數(shù)據(jù)；控制芯片發(fā)送能夠識(shí)別的接口格式數(shù)據(jù)給測(cè)試計(jì)算機(jī)；控制芯片接收測(cè)試計(jì)算機(jī)發(fā)送的控制信息；控制芯片發(fā)送控制信息給FPGA。本發(fā)明實(shí)施例借助單板上的控制芯片以及外部通信接口，解決了現(xiàn)有技術(shù)中由于JTAG接口以及JTAG電纜長(zhǎng)度的限制而不能完成在線測(cè)試以及遠(yuǎn)程測(cè)試的問(wèn)題。
文檔編號(hào)G01R31/28GK101196557SQ20071017258
公開(kāi)日2008年6月11日 申請(qǐng)日期2007年12月18日 優(yōu)先權(quán)日2007年12月18日
發(fā)明者郭曉川 申請(qǐng)人:上海華為技術(shù)有限公司