專利名稱：燒錄機(jī)控制電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種燒錄機(jī)控制電路。
背景技術(shù)：
現(xiàn)有的燒錄機(jī)一般均為手動(dòng)操作，即在對(duì)BIOS等IC進(jìn)行燒錄時(shí)，需要按下啟動(dòng)開(kāi)關(guān)發(fā)出 一啟動(dòng)信號(hào)以開(kāi)始燒錄，燒錄機(jī)在燒錄過(guò)程中其工作狀態(tài)指示燈會(huì)發(fā)光，提示燒錄正在進(jìn)行 ，并在燒錄完成后產(chǎn)生一燒錄完成信號(hào)使燒錄機(jī)的工作燈熄滅，提示燒錄完成，并在燒錄成 功時(shí)產(chǎn)生一燒錄成功信號(hào)，使所述燒錄機(jī)的另一指示燈發(fā)光以提示燒錄成功。
在實(shí)驗(yàn)室及芯片制造廠中，通常要對(duì)一個(gè)芯片進(jìn)行可靠性測(cè)試，即進(jìn)行多次燒錄(一般 要燒錄1000次左右)，以測(cè)試芯片燒錄成功率及芯片性能，此時(shí)，重復(fù)的人工啟動(dòng)操作就使 得測(cè)試過(guò)程繁瑣，浪費(fèi)不少人力，影響測(cè)試效率和進(jìn)度。

發(fā)明內(nèi)容
鑒于以上內(nèi)容，有必要提供一種燒錄機(jī)控制電路，能夠控制燒錄機(jī)自動(dòng)完成一預(yù)設(shè)數(shù)量 的循環(huán)燒錄，并在燒錄完成后顯示燒錄成功次數(shù)。
一種燒錄機(jī)控制電路，包括一處理器及一顯示裝置，所述處理器包括兩輸入端、 一輸出 端及一數(shù)據(jù)傳輸端，所述處理器的兩輸入端均與一燒錄機(jī)連接，分別接收所述燒錄機(jī)發(fā)出的 一燒錄完成信號(hào)及一燒錄成功信號(hào)，所述處理器的輸出端與所述燒錄機(jī)的一啟動(dòng)端連接以發(fā) 送一啟動(dòng)信號(hào)，所述處理器的數(shù)據(jù)傳輸端與所述顯示裝置連接，所述處理器每接收一次燒錄 完成信號(hào)即對(duì)其儲(chǔ)存的一預(yù)設(shè)數(shù)進(jìn)行減一運(yùn)算，并將運(yùn)算結(jié)果傳輸?shù)剿鲲@示裝置進(jìn)行顯示 ，同時(shí)發(fā)送所述啟動(dòng)信號(hào)以啟動(dòng)所述燒錄機(jī)再次進(jìn)行燒錄，所述處理器還將所述燒錄成功信 號(hào)的接收次數(shù)進(jìn)行累加，在其預(yù)設(shè)數(shù)被減至零時(shí)通過(guò)所述顯示設(shè)備顯示所述成功信號(hào)接收次 數(shù)的累加結(jié)果。
上述燒錄機(jī)控制電路接收所述燒錄機(jī)發(fā)出的燒錄完成信號(hào)及燒錄成功信號(hào)，在燒錄機(jī)完 成燒錄后發(fā)出一啟動(dòng)信號(hào)使燒錄機(jī)再次進(jìn)行燒錄，并對(duì)接收的燒錄成功信號(hào)次數(shù)進(jìn)行累加， 當(dāng)燒錄次數(shù)達(dá)到一預(yù)設(shè)數(shù)后輸出測(cè)試成功信號(hào)的累加結(jié)果。


下面結(jié)合附圖及較佳實(shí)施方式對(duì)本發(fā)明作進(jìn)一步詳細(xì)描述 圖l是本發(fā)明燒錄機(jī)控制電路較佳實(shí)施方式的電路圖。參考圖l，本發(fā)明燒錄機(jī)控制電路的較佳實(shí)施方式包括一處理器12及一顯示裝置，所述 處理器12為一MCS-51型單片機(jī)，包括兩置數(shù)端Pl.O和Pl. 1、兩輸入端P1.2和P1.3、 一輸出端 P1.4、 一數(shù)據(jù)傳輸端P3.0、 一時(shí)鐘端P3. 1、 一控制端P3.2、 一電源端VCC、 一接地端GND及兩 時(shí)鐘設(shè)定端TAL1和TAL2，所述顯示裝置包括一控制器14及一七段式發(fā)光二極管(LED)顯示 器16，所述控制器14為一MAX7219控制芯片，包括一電源端VCC、 一接地端GND、 一控制端CS 、 一時(shí)鐘端CLK、 一數(shù)據(jù)端DIN，八個(gè)數(shù)據(jù)輸出端DIGrDIG8、 一串行輸出端DOUT及四個(gè)選擇 端SA SD，所述七段式發(fā)光二極管(LED)顯示器16包括四個(gè)七段式LED，共有八個(gè)數(shù)據(jù)輸入 端A H及五個(gè)控制端DIG廣DIG5，其中控制端DIG廣DIG4分別對(duì)應(yīng)選定上述四個(gè)七段式LED。
所述處理器12的電源端VCC連接一5V電源，接地端GND接地；所述處理器12的兩時(shí)鐘設(shè)定 端TAL1和TAL2之間連接一晶振為所述處理器12提供一工作時(shí)鐘；所述處理器12的置數(shù)端 Pl. O和Pl. 2分別通過(guò)一對(duì)應(yīng)開(kāi)關(guān)S1和S2接地，通過(guò)操作所述開(kāi)關(guān)S1和S2即可為所述處理器12 設(shè)置一預(yù)設(shè)數(shù)或改變其預(yù)設(shè)數(shù)，其中操作開(kāi)關(guān)S1可設(shè)置數(shù)值而操作開(kāi)關(guān)S2可設(shè)置位數(shù)；所述 處理器12的輸入端P1. 2與一燒錄機(jī)連接以接收所述燒錄機(jī)發(fā)出的一燒錄完成信號(hào)IN1，并在 接收到所述燒錄完成信號(hào)IN1后將預(yù)設(shè)數(shù)減一，所述處理器12的輸入端P1. 3通過(guò)一非門U1與 所述燒錄機(jī)連接以接收一燒錄成功信號(hào)IN2，在此串聯(lián)非門U1是由于所述燒錄成功信號(hào)IN2為 低電平信號(hào)而所述輸入端Pl. 3為高電平有效；所述處理器12的輸出端P1. 4通過(guò)一濾波電路與 所述燒錄機(jī)的一啟動(dòng)端連接，并在接收到所述燒錄完成信號(hào)IN1后發(fā)送一啟動(dòng)信號(hào)0UT;所述 處理器12的數(shù)據(jù)傳輸端P3. 0與所述控制器14的數(shù)據(jù)端DIN連接，所述處理器12的時(shí)鐘端P3. 1 與所述控制器14的時(shí)鐘端CLK連接，為所述控制器14提供工作時(shí)鐘，所述處理器12的控制端 P3. 2與所述控制器14的控制端CS連接以選定所述控制器14。
所述濾波電路包括兩串聯(lián)的放大器U2和U3及一電容C，所述放大器U2的正相輸入端與所 述處理器12的輸出端P1.4連接，反相輸入端與其輸出端連接，而輸出端與所述放大器U3的正 相輸入端連接，所述放大器U3的反相輸入端與其輸出端連接，而輸出端與所述燒錄機(jī)的啟動(dòng) 端連接以發(fā)送所述啟動(dòng)信號(hào)OUT，所述電容C一端連接于所述放大器U2的輸出端與放大器U3的 正相輸入端之間，另一端接地，通過(guò)改變所述電容C的電容值大小，即可調(diào)節(jié)所述啟動(dòng)信號(hào) OUT的電位。
所述控制器14的電源端VCC與所述5V電源連接，接地端GND接地，所述電源端VCC還通過(guò) 一電容接地以濾除雜訊，提高所述控制器14的抗干擾能力；所述數(shù)據(jù)輸出端DIGrDIG8分別 與所述七段式LED顯示器16的數(shù)據(jù)輸入端A H對(duì)應(yīng)連接；所述串行輸出端DOUT及選擇端SA SD分別與所述七段式LED顯示器16的控制端DIG5 DIG1對(duì)應(yīng)連接。所述控制器14與七段式LED顯 示器16的工作原理即MAX7219控制芯片與七段式LED工作原理，以及利用所述串行輸出端 DOUT進(jìn)行顯示擴(kuò)展，皆為本領(lǐng)域現(xiàn)有技術(shù)，在此不再贅述。
所述處理器12每接收一次所述燒錄完成信號(hào)IN1即對(duì)所述預(yù)設(shè)數(shù)進(jìn)行減一運(yùn)算，將所得 結(jié)果通過(guò)所述數(shù)據(jù)傳輸端P3. 0傳輸?shù)剿隹刂破?4，再由所述控制器14傳輸?shù)剿銎叨问?LED顯示器16進(jìn)行顯示，并發(fā)送所述啟動(dòng)信號(hào)OUT至燒錄機(jī)使其再次進(jìn)行燒錄；同時(shí)所述處理 器12將接收到的燒錄成功信號(hào)IN2的次數(shù)進(jìn)行累加并儲(chǔ)存，并在其預(yù)設(shè)數(shù)被減至零時(shí)通過(guò)所 述數(shù)據(jù)傳輸端P3.0向所述控制器14傳輸所述燒錄成功信號(hào)IN2的接收次數(shù)累加結(jié)果。
在本較佳實(shí)施方式中，所述預(yù)設(shè)數(shù)為IOOO，為四位數(shù)，因此所述七段式LED顯示器16包 括四個(gè)七段式LED，所述預(yù)設(shè)數(shù)的位數(shù)不限于四位，在低于四位時(shí)上述燒錄機(jī)控制電路仍可 使用，在高于四位時(shí)，只需通過(guò)所述串行輸出端D0UT對(duì)控制器14進(jìn)行擴(kuò)展，并加入對(duì)應(yīng)數(shù)量 的七段式LED即可滿足需要。
因此，運(yùn)用上述燒錄機(jī)控制電路在對(duì)芯片進(jìn)行可靠性測(cè)試時(shí)，只需在第一次燒錄時(shí)手動(dòng) 啟動(dòng)燒錄機(jī)，上述燒錄機(jī)控制電路即可控制燒錄機(jī)進(jìn)行反復(fù)燒錄，并隨時(shí)在所述七段式LED 顯示器16上顯示待燒錄次數(shù)，直至燒錄次數(shù)等于所述預(yù)設(shè)數(shù)即待燒錄次數(shù)減至零時(shí)，所述處 理器12將所述成功信號(hào)的接收次數(shù)累加結(jié)果發(fā)送至所述七段式LED顯示器16上顯示，使測(cè)試 人員可直觀的獲知燒錄成功率。
權(quán)利要求
權(quán)利要求1一種燒錄機(jī)控制電路，包括一處理器及一顯示裝置，所述處理器包括兩輸入端、一輸出端及一數(shù)據(jù)傳輸端，所述處理器的兩輸入端均與一燒錄機(jī)連接，分別接收所述燒錄機(jī)發(fā)出的一燒錄完成信號(hào)及一燒錄成功信號(hào)，所述處理器的輸出端與所述燒錄機(jī)的一啟動(dòng)端連接以發(fā)送一啟動(dòng)信號(hào)，所述處理器的數(shù)據(jù)傳輸端與所述顯示裝置連接，所述處理器每接收一次燒錄完成信號(hào)即對(duì)其儲(chǔ)存的一預(yù)設(shè)數(shù)進(jìn)行減一運(yùn)算，并將運(yùn)算結(jié)果傳輸?shù)剿鲲@示裝置進(jìn)行顯示，同時(shí)發(fā)送所述啟動(dòng)信號(hào)以啟動(dòng)所述燒錄機(jī)再次進(jìn)行燒錄，所述處理器還將所述燒錄成功信號(hào)的接收次數(shù)進(jìn)行累加，在其預(yù)設(shè)數(shù)被減至零時(shí)通過(guò)所述顯示設(shè)備顯示所述成功信號(hào)接收次數(shù)的累加結(jié)果。
2 如權(quán)利要求l所述的燒錄機(jī)控制電路，其特征在于所述處理器 還包括兩置數(shù)端，所述兩置數(shù)端分別通過(guò)一開(kāi)關(guān)接地，通過(guò)操作所述兩開(kāi)關(guān)為所述處理器設(shè) 置所述的預(yù)設(shè)數(shù)。
3 如權(quán)利要求l所述的燒錄機(jī)控制電路，其特征在于所述處理器 的輸出端與所述燒錄機(jī)的啟動(dòng)端之間還設(shè)有一濾波電路，所述濾波電路包括兩串聯(lián)的放大器 及一電容，所述電容一端連接于所述兩放大器之間，另一端接地。
4 如權(quán)利要求l所述的燒錄機(jī)控制電路，其特征在于所述顯示裝 置包括一控制器及一七段式LED顯示器，所述控制器連接于所述處理器與所述七段式LED顯示 器之間，控制所述七段式LED顯示器顯示所述處理器輸出的數(shù)據(jù)。
5 如權(quán)利要求4所述的燒錄機(jī)控制電路，其特征在于所述控制器 包括八個(gè)數(shù)據(jù)輸出端及四個(gè)選擇端，所述七段式LED顯示器包括八個(gè)數(shù)據(jù)輸入端及四個(gè)控制 端，所述八個(gè)數(shù)據(jù)輸入端及四個(gè)控制端分別與所述控制器的數(shù)據(jù)輸出端和選擇端對(duì)應(yīng)連接。
6 如權(quán)利要求5所述的燒錄機(jī)控制電路，其特征在于所述處理器 還包括兩時(shí)鐘設(shè)定端，所述兩時(shí)鐘設(shè)定端之間連接一晶振為所述處理器提供一工作時(shí)鐘。
7 如權(quán)利要求6所述的燒錄機(jī)控制電路，其特征在于所述處理器 及所述控制器還分別包括一時(shí)鐘端，所述處理器通過(guò)其時(shí)鐘端向所述控制器的時(shí)鐘端發(fā)送所述工作時(shí)鐘。
全文摘要
一種燒錄機(jī)控制電路，包括一處理器及一顯示裝置，所述處理器包括兩輸入端、一輸出端及一數(shù)據(jù)傳輸端，所述處理器的兩輸入端均與一燒錄機(jī)連接，分別接收所述燒錄機(jī)發(fā)出的一燒錄完成信號(hào)及一燒錄成功信號(hào)，所述處理器的輸出端與所述燒錄機(jī)的一啟動(dòng)端連接以發(fā)送一啟動(dòng)信號(hào)，所述處理器的數(shù)據(jù)傳輸端與所述顯示裝置連接，所述處理器每接收一次燒錄完成信號(hào)即對(duì)其儲(chǔ)存的一預(yù)設(shè)數(shù)進(jìn)行減一運(yùn)算，并將運(yùn)算結(jié)果傳輸?shù)剿鲲@示裝置進(jìn)行顯示，同時(shí)發(fā)送所述啟動(dòng)信號(hào)以啟動(dòng)所述燒錄機(jī)再次進(jìn)行燒錄，所述處理器還將所述燒錄成功信號(hào)的接收次數(shù)進(jìn)行累加，在其預(yù)設(shè)數(shù)被減至零時(shí)通過(guò)所述顯示設(shè)備顯示所述成功信號(hào)接收次數(shù)的累加結(jié)果。
文檔編號(hào)G01R31/26GK101470160SQ20071020337
公開(kāi)日2009年7月1日 申請(qǐng)日期2007年12月24日 優(yōu)先權(quán)日2007年12月24日
發(fā)明者毛海蓉 申請(qǐng)人:鴻富錦精密工業(yè)(深圳)有限公司;鴻海精密工業(yè)股份有限公司