專(zhuān)利名稱(chēng)：一種電路板測(cè)試裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種測(cè)試裝置，特別涉及一種電路板測(cè)試裝置。
背景技術(shù)：
現(xiàn)有技術(shù)像WF系列的主控板、PB系列的主控板和其它的比較復(fù)雜的 電路板的測(cè)試， 一般都在整機(jī)上檢測(cè)。這樣測(cè)試，電路板需裝在主機(jī)上使 安裝極其方便，如果被測(cè)試的電路板有像短路、斷路、連焊、假焊、缺焊、 焊錯(cuò)等現(xiàn)象或問(wèn)題出現(xiàn)，可能會(huì)產(chǎn)生不安全的后果，并且出現(xiàn)問(wèn)題也不容 易查找，因此在板的測(cè)試過(guò)程中比較費(fèi)時(shí)費(fèi)力。
實(shí)用新型內(nèi)容
為了克服上述現(xiàn)有技術(shù)的不足，本實(shí)用新型提供一種能夠大大地簡(jiǎn)化 安裝，提高測(cè)試安全性，易于查找問(wèn)題出處的電路板測(cè)試裝置。
本實(shí)用新型解決其技術(shù)問(wèn)題所采用的技術(shù)方案是 一種電路板測(cè)試裝 置，包括提供信號(hào)的信號(hào)輸入與指示板、單片機(jī)板，待測(cè)試的電路板需測(cè) 試的信號(hào)接口分別與信號(hào)輸入與指示板及單片機(jī)板相連通，單片機(jī)板包括 控制處理器和可編程邏輯器件，控制處理器對(duì)可編程邏輯器件進(jìn)行控制， 可編程邏輯器件與一電腦相連通。
本實(shí)用新型進(jìn)一步解決技術(shù)問(wèn)題的方案是所述可編程邏輯器件與電 腦的串口相連通。
本實(shí)用新型進(jìn)一步解決技術(shù)問(wèn)題的方案是所述信號(hào)輸入與指示板包 括一電源輸入接口，在該電源輸入接口接入電源。
本實(shí)用新型進(jìn)一步解決技術(shù)問(wèn)題的方案是信號(hào)輸入與指示板包括多 個(gè)輸入及輸出信號(hào)。
本實(shí)用新型進(jìn)一步解決技術(shù)問(wèn)題的方案是所述電腦包括一可顯示待 測(cè)電路板上要模擬測(cè)試的信號(hào)和提供的模擬信號(hào)輸入的顯示裝置。
相較于現(xiàn)有技術(shù)，采用上述技術(shù)方案，本實(shí)用新型的有益效果是待 測(cè)試的電路板無(wú)需再安裝在機(jī)器上進(jìn)行測(cè)試，大大地簡(jiǎn)化了安裝，提高測(cè) 試安全性，易于查找問(wèn)題，在操作流程上也容易搡作多了。

圖1是根據(jù)本實(shí)用新型的電路板測(cè)試裝置的電路連接示意圖。圖2是根據(jù)本實(shí)用新型的電路板測(cè)試裝置的待測(cè)電路板的接口示意圖。 圖3是根據(jù)本實(shí)用新型的電路板測(cè)試裝置的單片機(jī)的FPGA模塊的信號(hào)
接口示意圖。
具體實(shí)施方式
結(jié)合上述的附圖說(shuō)明本實(shí)用新型的各種實(shí)施例。
本實(shí)用新型電路板測(cè)試裝置，如圖1所示，主要目的是為了測(cè)試PB 系列、WF系列的主控板及其他相類(lèi)似的主控板。如圖2所示，該類(lèi)待測(cè)電 ^各板30為被4企測(cè)的電路板，主要纟企測(cè)待測(cè)電3各板30的以下信號(hào)CN205 接口的電壓電流值輸入；CN201接口的外部檢測(cè)信號(hào)、輸出控制、燈狀態(tài)； IGBT的控制輸出等；CN203接口的四路溫度數(shù)據(jù)線；還有接口 Pl、 P2和 P3的信號(hào)。
如圖1所示，將待測(cè)電路板30接入本實(shí)用新型電路板測(cè)試裝置，分 別與信號(hào)輸入與指示板20及單片機(jī)板40連接,信號(hào)輸入與指示板20又與 電源10相連，單片機(jī)板40又與電腦50相連。
本實(shí)用新型電路板測(cè)試裝置的電源10為本測(cè)試工裝提供+5V及+12V 的電源電壓。
信號(hào)輸入與指示板20為本測(cè)試系統(tǒng)提供模擬的信號(hào)輸入，及4全測(cè)信 號(hào)輸出。板上面有10個(gè)信號(hào)指示燈，分別為PWLG、 PWSM、 LightSW、 LightFlash、 IGBTSW 、 MPWR、 OutPutO、 OutPutl、 OutPut2、 OutPut3。 7 個(gè)按鍵分別為Kl、 k2、 k3、 IB、 VB、 IA、 VA;還有一個(gè)電源輸入接口。
待測(cè)電路板30的信號(hào)接口 Pl、 P2和P3與單片機(jī)板40相連通，單片 機(jī)板40包括主要控制處理器ATMEGA128和可編程邏輯器件FPGA。單片機(jī) 板40為本實(shí)用新型測(cè)試裝置的核心，其要實(shí)現(xiàn)與電腦50的USART通訊， 控制FPGA,處理各種輸入與輸出信號(hào)。單片機(jī)板40上的控制處理器 ATMEGA128能運(yùn)行AVR單片機(jī)軟件程序；FPGA的信號(hào)，如圖3所示包括 時(shí)鐘信號(hào)CLK,片選開(kāi)啟信號(hào)ALE，讀寫(xiě)信號(hào)WR和RD，模數(shù)轉(zhuǎn)換信號(hào)，顯 示界面的輸入與輸出信號(hào)，還有maxl14信號(hào)即片選、讀寫(xiě)、ad數(shù)據(jù)與控 制信號(hào)。
電腦50啟動(dòng)，使用并運(yùn)行測(cè)試應(yīng)用程序，建立通訊之后，就可以對(duì) 4寺測(cè)電路4反30進(jìn)4亍測(cè)試。
本實(shí)用新型電路板測(cè)試裝置主要是利用單片機(jī)板40的控制處理器ATMEGAU8控制可編程邏輯器件FPGA，再通過(guò)FPGA與電腦50建立串口通 訊，電腦50啟動(dòng)之后，通過(guò)應(yīng)用軟件把需測(cè)試的信號(hào)顯示在測(cè)試界面上， 根據(jù)顯示的待測(cè)電路板上要模擬測(cè)試的信號(hào)和提供模擬信號(hào)的輸入，從而 很容易地就判斷待測(cè)電路板出問(wèn)題的地方。
以上內(nèi)容是結(jié)合具體的優(yōu)選實(shí)施方式對(duì)本實(shí)用新型所作的進(jìn)一 步詳細(xì) 說(shuō)明，不能認(rèn)定本實(shí)用新型的具體實(shí)施只局限于這些說(shuō)明。對(duì)于本實(shí)用新 型所屬技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō),在不脫離本實(shí)用新型構(gòu)思的前提下， 還可以做出若干筒單推演或替換，都應(yīng)當(dāng)視為屬于本實(shí)用新型的保護(hù)范圍。
權(quán)利要求1.一種電路板測(cè)試裝置，其特征在于包括提供信號(hào)的信號(hào)輸入與指示板、單片機(jī)板，待測(cè)試的電路板需測(cè)試的信號(hào)接口分別與信號(hào)輸入與指示板及單片機(jī)板相連通，單片機(jī)板包括控制處理器和可編程邏輯器件，控制處理器對(duì)可編程邏輯器件進(jìn)行控制，可編程邏輯器件與一電腦相連通。
2. 根據(jù)權(quán)利要求1所述的電路板測(cè)試裝置，其特征在于所述可編 程邏輯器件與電腦的串口相連通。
3. 根據(jù)權(quán)利要求1所述的電路板測(cè)試裝置，其特征在于所述信號(hào) 輸入與指示板包括一電源輸入接口 ，在該電源輸入接口接入電源。
4. 根據(jù)權(quán)利要求1所述的電路板測(cè)試裝置，其特征在于信號(hào)輸入 與指示板包括多個(gè)輸入及輸出信號(hào)。
5. 根據(jù)權(quán)利要求1所述的電路板測(cè)試裝置，其特征在于所述電腦 包括一可顯示待測(cè)電路板上要模擬測(cè)試的信號(hào)和提供的模擬信號(hào)輸入的顯 示裝置。
專(zhuān)利摘要本實(shí)用新型涉及一種電路板測(cè)試裝置，包括提供信號(hào)的信號(hào)輸入與指示板、單片機(jī)板，待測(cè)試的電路板需測(cè)試的信號(hào)接口分別與信號(hào)輸入與指示板及單片機(jī)板相連通，單片機(jī)板包括控制處理器和可編程邏輯器件，控制處理器對(duì)可編程邏輯器件進(jìn)行控制，可編程邏輯器件與一電腦相連通。采用本實(shí)用新型電路板測(cè)試裝置，待測(cè)試的電路板無(wú)需再安裝在機(jī)器上進(jìn)行測(cè)試，大大地簡(jiǎn)化了安裝，提高測(cè)試安全性，易于查找問(wèn)題，在操作流程上也容易操作多了。
文檔編號(hào)G01R31/28GK201145729SQ20072017128
公開(kāi)日2008年11月5日 申請(qǐng)日期2007年11月30日 優(yōu)先權(quán)日2007年11月30日
發(fā)明者趙呂燦, 高云峰 申請(qǐng)人:深圳市大族激光科技股份有限公司