專利名稱：晶片外觀檢查設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于對晶片和半導(dǎo)體襯底執(zhí)行外觀檢查的外觀檢查設(shè)備， 更具體而言，涉及用于檢測在半導(dǎo)體集成電路的制造過程中產(chǎn)生的晶片上 的缺陷的外觀檢查設(shè)備。
背景技術(shù)：
標(biāo)閨像數(shù)據(jù)與參考圖像數(shù)據(jù)進行比較以基于二者之間的任何 隨機差異來檢驗檢查目標(biāo)的完整性的方法，是一種常規(guī)上已知的用于檢測 形成于檢查目標(biāo)(半導(dǎo)體晶片)上的圖案的符合度以及所述圖案上諸如外 來物質(zhì)和劃痕的缺陷的外觀檢查方法。例如，通過用于以灰度級表示檢查目標(biāo)外觀的灰度級圖像數(shù)據(jù)的圖像 數(shù)據(jù)輸入裝置和用于基于以灰度級表示多個檢查目標(biāo)外觀的多個灰度級圖像數(shù)據(jù)來計算作為統(tǒng)計數(shù)據(jù)的參考圖像數(shù)據(jù)和離差(dispersion)數(shù)據(jù)的統(tǒng) 計處理裝置，采用通過所述統(tǒng)計處理裝置計算的統(tǒng)計數(shù)據(jù)、預(yù)先設(shè)置的用 于確定檢查目標(biāo)的可接受性的鑒別數(shù)據(jù)和自圖像數(shù)據(jù)輸入裝置輸入的檢查 目標(biāo)的灰度級圖像數(shù)據(jù)，來檢驗每一像素的檢查目標(biāo)的完整性，由此確定 檢查目標(biāo)的可接受性。作為確定可接受性的方法，存在有這樣一種方法，該方法基于統(tǒng)計處 理裝置中的多個可接受檢查目標(biāo)的灰度級圖像數(shù)據(jù)計算參考圖像數(shù)據(jù)的平 均值和離差數(shù)據(jù)，并基于所述參考圖像數(shù)據(jù)的平均值和離差數(shù)據(jù)計算可接 受性的范圍，由此確定檢查目標(biāo)的可接受性。此外，針對具有不同的灰度 級圖像數(shù)據(jù)位置坐標(biāo)的多個區(qū)域中的每個區(qū)域，將可接受性的范圍設(shè)置為 不同的值，由此針對具有不同的灰度級圖像數(shù)據(jù)位置坐標(biāo)的多個區(qū)域中的 每個區(qū)域，按照不同的檢查準(zhǔn)確度確定檢查目標(biāo)的可接受性(例如，參考 JP 2004-93338A )。在上述常規(guī)技術(shù)中，可以針對具有不同位置坐標(biāo)的多個區(qū)域中的每個 區(qū)域，按照不同的準(zhǔn)確度預(yù)先設(shè)置可接受性的標(biāo)準(zhǔn)。但是，半導(dǎo)體器件一 般是通過在半導(dǎo)體晶片上形成諸如氧化硅膜、氮化硅膜和多晶硅膜的各個薄膜而制造的，因此根據(jù)生產(chǎn)設(shè)備的能力，在批次之間、批次中乃至晶片 內(nèi)都可能在所述各個薄膜中的每個薄膜內(nèi)產(chǎn)生厚度偏差，其將導(dǎo)致半導(dǎo)體 晶片上的每一芯片的灰度級圖像發(fā)生變化的問題，在各個薄膜的膜厚度偏 離了預(yù)先估算的膜厚度變化范圍的情況下，將所述芯片檢測為缺陷芯片， 而不管是否存在外來物質(zhì)和缺陷圖案。發(fā)明內(nèi)容預(yù)先作為表格形式獲得晶片特定位置處的薄膜的膜厚度與晶片的芯片 內(nèi)每一采樣區(qū)域的灰度值之間的關(guān)系，在檢查所述芯片之前，例如在進行 晶片對準(zhǔn)時，領(lǐng)，J量有待檢備韻晶發(fā)的特定位置處的薄膜的膜厚度，將測得 的膜厚度與表格中的灰度值進行比較，由此確定優(yōu)化的檢查閾值，并基于 所述閾值執(zhí)行每一芯片的外觀檢查。通過這種方式，能夠在考慮采樣區(qū)域的灰度值偏差的同時執(zhí)行外觀檢 查，從而減少了因釆樣區(qū)域的灰度值偏差而導(dǎo)致的檢測差錯，其中，所述 灰度值偏差源自于批次之間、批次內(nèi)以及晶片表面內(nèi)的薄膜的膜厚度偏差。此外，在晶片對準(zhǔn)時測量膜厚度，由此使外觀檢查與膜厚度測量分離， 從而抑制了檢查時間的增加。


在附圖中圖1A到1D示出了采用根據(jù)本發(fā)明自動外觀檢查設(shè)備的測量的實施例的示意圖，其中圖1A是根據(jù)本發(fā)明的測量芯片的平面圖的例子；圖1B是沿圖1A的測量芯片中的X-X'線得到的截面圖的例子；圖1C是根據(jù)本發(fā)明的測量晶片的平面圖的例子；以及圖1D示出了根據(jù)本發(fā)明的膜厚度和檢查閾值之間的關(guān)系的曲線圖的例子；以及圖2示出了根據(jù)本發(fā)明的外觀檢查設(shè)備和膜厚度測量裝置的構(gòu)造的例子。
具體實施方式
在下文中，將參考圖1A、 1B、 1C、 1D和圖2描述本發(fā)明的實施例。在由劃片線11所包圍的芯片10的區(qū)域內(nèi)，設(shè)置有第一氧化物膜區(qū)域 12的膜厚度測量點121和第二氧化物膜區(qū)域13的膜厚度測量點131，第二 氧化物膜區(qū)域13與第一氧化物膜區(qū)域12—起構(gòu)成芯片10。注意，圖1B示 出了沿圖1A的芯片的X-X'線得到的示意性截面圖。將晶片劃分為任意區(qū)域，每一區(qū)域均包括芯片。例如，在圖1C中，將 晶片劃分為區(qū)域"A"、 "B"、 "C"和"D"。接下來，對于每一區(qū)域選擇至少一個芯片以測量其膜厚度。例如，在 圖1C中，針對區(qū)域"A"選擇了芯片"a"，針對區(qū)域"B"選擇了芯片"b"，針 對區(qū)域"G"絲了 M "e"， ##^域" "逸擇了芯^ "d，，，為了定義用于比較芯片圖案的參考樣本，采用統(tǒng)計技術(shù)(例如，最小 二乘法)獲得樣本區(qū)域的灰度值(gradationvalue)與膜厚度測量點121和 膜厚度測量點131中的每個測量點之間的靈敏度曲線。之后，憑借計算中 所采取的偏差，為每一點的膜厚度的檢查閾值設(shè)置上限線和下限線。特別 地，分別針對有待檢查晶片的芯片"a"、 "b"、 "c"和"d"測量氧化物膜的膜 厚度測量點121和膜厚度測量點131處的膜厚度al2、 a13、 b12、 b13、 c12、 c13、 dl2和dl3。如圖1D所示，計算檢查閾值A(chǔ)12、 A13、 B12、 B13、 C12、 C13、 D12和D13,所述閾值對應(yīng)于它們的相應(yīng)膜厚度。采用檢查閾值A(chǔ)12和A13執(zhí)行對屬于區(qū)域"A"的所有芯片的檢查，采 用檢查閾值B12和B13執(zhí)行對屬于區(qū)域"B"的所有芯片的檢查，采用檢查閾 值C12和C13執(zhí)行對屬于區(qū)域"C"的所有芯片的檢查，以及采用檢查閾值 D12和D13執(zhí)行對屬于區(qū)域"D"的所有芯片的檢查。在上述實施例中，描述了位于硅襯底上的氧化硅膜(Si02)的例子，但 是有可能針對各種薄膜執(zhí)行檢查，例如位于硅襯底和氧化硅膜之一上的氮 化硅膜(Si3N4)和處于氧化硅膜上的多晶硅膜。接下來，參考圖2，將說明外觀檢查設(shè)備和膜厚度測量裝置之間的位置 關(guān)系及其操作。由于外觀檢查設(shè)備的圖像俘獲單元20設(shè)置在與測量晶片60 相對的位置處，因而希望諸如偏振光橢圓率測量儀的膜厚度測量裝置能夠 從相對于晶片的傾斜方向來執(zhí)行測量。例如，因為測量光發(fā)射器31和反射光接收器32沿相對于測量晶片60 的傾斜方向設(shè)置，所以偏振光橢圓率測量儀是適于實現(xiàn)本發(fā)明的膜厚度測量裝置，其對圖像俘獲單元20和照明單元21的位置沒有影響。此外，偏振光橢圓率測量儀適于測量芯片的特定部分和設(shè)置在劃片線 上的膜厚度測量圖案，這是因為測量點(束點)尺寸能夠降低到直徑約為 35微米。
權(quán)利要求
1.一種用于半導(dǎo)體晶片的外觀檢查設(shè)備，其用于采用參考圖像數(shù)據(jù)來檢驗檢查目標(biāo)的可接受性，所述外觀檢查設(shè)備包括用于測量設(shè)置在所述半導(dǎo)體晶片上的膜的厚度的裝置；用于存儲所述膜的厚度的存儲器；以及用于計算供圖案比較的檢查閾值和膜厚度之間的關(guān)系的計算器，測量所述半導(dǎo)體晶片的多個預(yù)定位置中的每一位置處的膜厚度，以針對所述半導(dǎo)體晶片的每一芯片自動計算并確定供圖案比較的檢查閾值。
2. 根據(jù)權(quán)利要求1所述的用于半導(dǎo)體晶片的外觀檢查設(shè)備， 其中，所述膜是形成于硅襯底上的氧化硅膜。
3. 根據(jù)權(quán)利要求1所述的用于半導(dǎo)體晶片的外觀檢查設(shè)備， 其中，所述膜是形成于硅襯底或氧化硅膜上的氮化硅膜。
4. 根據(jù)權(quán)利要求1所述的用于半導(dǎo)體晶片的外觀檢查設(shè)備， 其中，所述膜是形成于氧化硅膜上的多晶硅膜。
全文摘要
提供了一種用于半導(dǎo)體晶片的外觀檢查設(shè)備，通過所述設(shè)備能夠確定最佳檢查閾值，并且能夠基于所述閾值通過下述步驟執(zhí)行對每一芯片的外觀檢查預(yù)先獲得指示晶片特定位置處薄膜的膜厚度與芯片內(nèi)的每一樣本區(qū)域的灰度值之間的關(guān)系的表格，在檢查芯片之前測量有待檢查的晶片的特定位置處的薄膜的膜厚度，并將所測得的膜厚度與所述表格中的灰度值比較。
文檔編號G01N21/956GK101236914SQ20081000879
公開日2008年8月6日 申請日期2008年1月29日 優(yōu)先權(quán)日2007年1月29日
發(fā)明者津留清宏 申請人:精工電子有限公司