專利名稱：高動態(tài)擴頻精密測距接收機的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種高動態(tài)擴頻精密測距接收機，屬于航天測控通信技術(shù)領(lǐng)域。
背景技術(shù)：
基于擴頻技術(shù)的航天測控通信系統(tǒng)的核心是將偽碼擴頻、偽碼測距、碼分多址等數(shù)字通信技術(shù)引入到測控系統(tǒng)中，實現(xiàn)對衛(wèi)星的遙測、遙控、測距、測速、跟蹤、測角、數(shù)傳等功能，完成測控任務(wù)，靠碼分多址實現(xiàn)多目標測控通信。
無線電測距原理是測量無線電波的傳輸時延。首先發(fā)射無線電波，然后測量返回信號相對于發(fā)射信號的時延τ，從而計算出目標距離R。R與τ的關(guān)系為R＝τc/2，其中，c為無線電傳播速度(光速)。因此，測距就是測傳播時延τ。
偽碼測距是根據(jù)偽碼可復制且其自相關(guān)函數(shù)為沖擊函數(shù)這一特點，來測定電波傳播時延τ的。接收機在本機產(chǎn)生與發(fā)射信號相同的測距偽碼，不斷改變其相位，與帶有噪聲的接收信號進行相關(guān)計算，當相關(guān)函數(shù)出現(xiàn)尖銳的相關(guān)峰時，本地偽碼就可完全替代接收信號，此時測量收發(fā)測距偽碼之間的時延，就是電波傳播時延τ。
相關(guān)的關(guān)鍵技術(shù)如下 測距模式(方法)收發(fā)端的時鐘存在時間和頻率差，必須首先獲得和(或)消除這一誤差，才能得到正確的電波傳播時延τ。通過采取選擇不同的時差/頻差處理方法，可以得到基于擴頻技術(shù)的不同測距模式(方法)，并顯示出各自的優(yōu)缺點。
擴頻信號的同步和電波傳播時延的測定接收機需要在本機產(chǎn)生與發(fā)射信號相同的本地載波和本地偽碼，并進一步從本地復現(xiàn)偽碼的相位值中提取時延信息?？梢岳面i頻環(huán)、科斯塔斯環(huán)、延遲鎖定環(huán)等方法實現(xiàn)擴頻信號的同步。接收機在本地歷元時刻采樣本地復現(xiàn)偽碼的碼相位值，可以得到本機接收信號時刻相對于對方信號發(fā)射時刻的偽時延值，進一步處理后得到真正的傳播時延。
測距精度誤差及其測試測量設(shè)備鐘差及其變化、測量設(shè)備距離變化、測量設(shè)備固有的電波傳播和信號處理時延、天線相位中心誤差、以及接收機熱噪聲和動態(tài)應力等因素都會給最終的距離測量精度帶來誤差，在這些誤差因素中，前4項屬于系統(tǒng)誤差，后一項屬于隨機誤差。由于誤差因素較多，很難一一分析，對于各種誤差因素給距離測量帶來的總誤差的評估，可以利用相應的方法和檢定設(shè)備進行測試，以確定該測量設(shè)備的測距精度等指標。
而在航天測控通信領(lǐng)域中，航天器的動態(tài)程度大，要求通信中抗干擾能力高，測控要求精確，因此研制一款高動態(tài)擴頻精密測距接收裝置亟待解決。
發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種高動態(tài)擴頻精密測距接收機，以解決現(xiàn)有技術(shù)中的不足滿足，以滿足航天測控通信領(lǐng)域中，航天器的動態(tài)程度大，要求通信中抗干擾能力高，測控要求精確的要求。
本發(fā)明一種高動態(tài)擴頻精密測距接收機，采用靈活的現(xiàn)場可編程門陣列+數(shù)字信號處理(即FPGA+DSP)的結(jié)構(gòu)，實現(xiàn)全數(shù)字化操作。其主要包括FPGA及DSP兩大模塊。
1.FPGA硬件模塊設(shè)計 FPGA模塊采用自頂向下的設(shè)計方法，按照外部接口——內(nèi)部功能模塊的信息流設(shè)計，主要由FPGA外部接口、FPGA接收模塊構(gòu)成。
(1)FPGA外部接口模塊設(shè)計，包括 FPGA與DSP接口完成與DSP-EMIF之間數(shù)據(jù)總線、地址總線、控制總線連接，其中控制總線中含有片選、讀寫控制、輸出使能、系統(tǒng)復位等信號線；DSP可以通過數(shù)據(jù)總線對FPGA內(nèi)部寄存器、存儲空間進行讀寫操作；DSP通過地址總線進行地址譯碼對FPGA內(nèi)部進行尋址操作。
FPGA與射頻前端接口射頻前端信號通過ADC采樣后，得到數(shù)字信號，在FPGA內(nèi)部進行數(shù)字信號鎖存后，進行數(shù)字信號處理。
FPGA載波、偽碼模擬信號接口輸出含有載波多譜勒的數(shù)字信號，通過DAC與帶通濾波器BPF后，進行電平調(diào)節(jié)，送給射頻前端； 系統(tǒng)工作時鐘接口接收射頻前端輸出的系統(tǒng)工作時鐘； 1PPS時鐘基準輸出接口輸出本地1PPS秒脈沖時間基準； 1PPS可調(diào)時間輸出接口輸出本地調(diào)整1PPS秒脈沖時間； 1PPM可調(diào)時間輸出接口輸出本地調(diào)整1PPM分秒沖時間； (2)FPGA接收模塊設(shè)計 FPGA接收模塊主要構(gòu)成單元包括
偽碼快捕單元
載波偽碼跟蹤環(huán)路
數(shù)據(jù)恢復與幀同步
再生數(shù)據(jù)組幀與數(shù)據(jù)CRC糾錯
載波相位與偽碼相位提取寄存器 其中，偽碼快捕單元接收AD轉(zhuǎn)換電路輸出的數(shù)字中頻信號，產(chǎn)生再生載波對數(shù)字中頻信號進行下變頻，完成載波剝離；采用FFT方法實現(xiàn)相關(guān)運算；對相關(guān)結(jié)果進行檢測判決，并計算信噪比；在捕獲完成時獲得擴頻信號的偽碼相位和載波多普勒頻移的粗略估計，將其與捕獲狀態(tài)(是否檢測到信號)一起輸出給載波和碼跟蹤電路。由于采用基2-FFT運算要求數(shù)據(jù)點數(shù)為2的次冪，故在相關(guān)運算前需要對下變頻結(jié)果進行內(nèi)差和抽取操作。
偽碼快捕單元的性能要求 動態(tài)范圍載波頻率變化范圍≤±6kHz(C/N0≥48dB/Hz)；頻率變化速率≤±450Hz/s(C/N0≤48dB/Hz)；碼速率偏差≤±5Hz 捕獲時間≤±5s(C/N0≥48dB/Hz) 電平變化范圍30dB 抗干擾能力單頻干擾，干信比10dB，性能不惡化 偽碼快捕單元的接口要求 接口信號列表如下面表1所示
表1 偽碼快捕單元接口信號的統(tǒng)一約定 (a)偽碼快捕單元與外部模塊的接口信號，以及內(nèi)部的FFT相關(guān)器和信號檢測模塊之間的接口信號，見下面的圖“偽碼快捕單元的劃分及其接口信號”所示，圖中同時標明了各信號的方向及位寬。
(b)在上述信號中，復位信號為低有效，并采用同步復位。
(c)下面的信號均為高有效，且僅持續(xù)一個62MHz時鐘周期
偽碼預置完畢信號
啟動捕獲信號
捕獲計算完成信號
捕獲完成時輸出的0.2ms同步信號
FFT相關(guān)器模塊和信號檢測模塊之間的0.2ms基準
啟動FFT相關(guān)器計算信號
IFFT計算完成信號 (d)捕獲狀態(tài)(是否檢測到信號)指示信號為高時，指示檢測到信號，輸出結(jié)果有效，并一直持續(xù)到下一次復位偽碼快捕單元。
(e)預置偽碼的寫使能為高有效。
整個偽碼快捕單元可劃分為FFT相關(guān)器模塊和信號檢測模塊兩個模塊 其中，F(xiàn)FT相關(guān)器模塊的設(shè)計如下 FFT相關(guān)器模塊包括下變頻和抽取模塊，以及FFT/IFFT計算模塊兩部分組成。
(a)下變頻和抽取模塊，包括 ●偽碼預置完畢信號 ●啟動捕獲信號 ●捕獲計算完成信號 ●捕獲完成時輸出的0.2ms同步信號 ●FFT相關(guān)器模塊和信號檢測模塊之間的0.2ms基準 ●啟動FFT相關(guān)器計算信號 ●IFFT計算完畢信號 (b)FFT/IFFT計算模塊 本模塊在偽碼預置完畢，收到啟動捕獲的信號后，啟動碼NCO，尋址偽碼RAM產(chǎn)生本地偽碼，對本地偽碼進行FFT，將FFT結(jié)果緩存到RAM。
然后，模塊在收到來自抽取模塊的開始緩存的信號后，根據(jù)抽取模塊送來的數(shù)據(jù)(抽取后的信號的實部和虛部)、地址和寫使能，存儲抽取后的信號。在緩存完畢后，讀取這些緩存的信號，然后計算FFT，并把FFT結(jié)果寫回同一塊RAM。
最后，模塊讀取信號FFT和偽碼FFT的緩存結(jié)果，共軛相乘，并計算IFFT，最后輸出IFFT結(jié)果和索引值。
其中，信號檢測模塊的設(shè)計如下 信號檢測模塊包括非相干積累模塊，以及捕獲控制(檢測判決)模塊兩部分組成。
(a)非相干積累模塊 非相干積累模塊收到啟動信號后，繼續(xù)等待首次收到IFFT結(jié)果準備好信號后，此時，鎖存IFFT結(jié)果的指數(shù)項到register a，同時，分別對IFFT結(jié)果的實部和虛部求絕對值，計算其平方和，并根據(jù)IFFT結(jié)果的索引值產(chǎn)生寫地址，將平方和值存入RAM中。
然后，該模塊在第N(N≥2)次收到IFFT結(jié)果準備好信號后，計算鎖存的IFFT結(jié)果的指數(shù)項register a與本次IFFT結(jié)果的指數(shù)項之差，將IFFT結(jié)果的實部和虛部取絕對值，按照這一指數(shù)項之差進行移位后，計算移位后的實部和虛部的平方和。同時，根據(jù)IFFT結(jié)果的索引值產(chǎn)生讀地址，讀取RAM中存儲的數(shù)據(jù)，與計算的平方和對應累加后，再根據(jù)IFFT結(jié)果的索引值產(chǎn)生寫地址，將累加值存入RAM中。
在進行最后一次累加時，同時要對寫入RAM的累加值進行峰值檢測，找到峰值及其對應的地址，并且把峰值對應的地址加上16作為起始地址，對RAM進行尋址，計算出峰值附近2048個點的累加值之和，將其除以2048后，作為噪聲功率的估計。最后將峰值、峰值對應的地址以及噪聲功率的估計值鎖存到register b和register c。
(b)捕獲控制(檢測判決)模塊 檢測判決的步驟如下 ●設(shè)定計數(shù)器K，初始化為K0 ●若非相干累加后的峰值大于門限，計數(shù)器K加1；反之，計數(shù)器K減1 ●K＝K1，判決檢測到信號；K＝0，判決未檢測到信號；否則，開始新的非相干累加頻率細搜的流程見上面的圖“頻率細搜的流程”。
2.FPGA模塊軟件設(shè)計 FPGA專用數(shù)字信號處理器的設(shè)計將分為頂層設(shè)計和模塊級設(shè)計。頂層設(shè)計用于描述各模塊間的關(guān)系，模塊級設(shè)計用于實現(xiàn)各模塊的功能。頂層設(shè)計成DSP數(shù)據(jù)控制接口模塊、前向測距通道處理模塊和前向遙測通道處理模塊三個部分。
前向測距通道處理模塊和前向遙測通道處理模塊包括積分清除計算單元、載波鎖頻環(huán)處理單元、載波鎖相環(huán)處理單元、再生偽碼發(fā)生器單元、位同步處理單元、幀同步處理單元。
下面的表2給出了整個FPGA專用數(shù)字信號處理器包含的各個模塊和功能單元以及它們的標識符。
表2 1積分清除計算單元 由數(shù)字混頻器、數(shù)字相關(guān)器等組成；數(shù)字混頻器的作用是將GPS射頻前端輸出的數(shù)字中頻信號變換成I、Q兩路數(shù)字零中頻信號，便于后面進行基帶信號解擴。
其中，數(shù)字混頻器用乘法器實現(xiàn)。載波NCO的I、Q輸出與輸入信號在乘法器中進行數(shù)字下變頻，于是去除輸入信號載頻而保留了用于基帶相關(guān)的碼。
其中，數(shù)字相關(guān)器由數(shù)字乘法器和積分-清除器構(gòu)成；積分-清除器用一個雙向(加法和減法)累加器實現(xiàn)，利用它對數(shù)字混頻后輸入信號與本地碼相乘的每一個結(jié)果進行累加，經(jīng)過0.2ms的積分累加后，輸出一次相關(guān)累加值。積分-清除器的輸入信號是數(shù)字下變頻后的數(shù)據(jù)。再生偽碼來自再生偽碼發(fā)生器，當再生偽碼為高電平時，則做加法運算；當再生偽碼為低電平時，則做減法運算。在62MHz的上升沿進行累加運算，并在再生5K為高電平時，利用62MHz下降沿鎖存輸出一次0.2ms的累加結(jié)果，同時利用62MHz的上升沿進行同步置數(shù)。
下面對數(shù)字相關(guān)器的功能敘述如下 1)將鎖頻環(huán)載波NCO查找表輸出的本地復制I，Q兩路載波信號與數(shù)字中頻信號幅度轉(zhuǎn)換后的結(jié)果相乘，實現(xiàn)中頻數(shù)字信號的下變頻。
2)下變頻的結(jié)果利用碼環(huán)的再生偽碼發(fā)生器產(chǎn)生的各路再生偽碼進行解擴，每0.2ms得到的積分清除結(jié)果輸出(注意即時再生碼積分清除20K結(jié)果的輸出時間為每0.05ms輸出一次)，作為之后的鎖頻環(huán)鑒別器以及相位旋轉(zhuǎn)模塊的輸入。
數(shù)字相關(guān)器的算法描述如下 1)將鎖頻環(huán)載波NCO的輸出Nco和幅度轉(zhuǎn)換后的結(jié)果Adc下變頻，就是將二者進行乘法運算，得到二進制表示的補碼結(jié)果。硬件實現(xiàn)中調(diào)用了FPGA芯片中集成的硬件乘法器。
2)積分清除的原理就是用一個累加器對數(shù)字下變頻后輸入信號與再生偽碼相乘的每一位結(jié)果在系統(tǒng)時鐘Clk62的上升沿進行累加，(偽碼為‘1’乘以1，偽碼為‘0’乘以-1，)經(jīng)過0.2ms的積分累積后，在再生5KHz為高電平時，利用Clk62時鐘的下降沿鎖存積分清除結(jié)果并輸出，同時利用62MHz的上升沿進行同步置數(shù)。
數(shù)字相關(guān)器的接口描述如下 模塊內(nèi)部接口 以下是積分清除模塊的內(nèi)部接口信號，包括復位信號，62MHz系統(tǒng)時鐘以及數(shù)字中頻幅度信號，另外還有鎖頻環(huán)NCO產(chǎn)生的載波正余弦幅度信號和再生偽碼發(fā)生器產(chǎn)生的各路偽碼。
接口名稱方向功能 Reset IN 復位信號 Clk62IN62MHz系統(tǒng)時鐘 Adc_In IN數(shù)字中頻幅度信號 Sin_Nco_In IN載波NCO正交相輸入 Cos_Nco_In IN載波NCO同相輸入 Pm_Code IN再生即時同相偽碼 We_Code IN再生超前1/2同相偽碼 Wl_Code IN再生滯后1/2同相偽碼 Qe_Code IN再生超前1/4同相偽碼 Ql_Code IN再生滯后1/4同相偽碼 模塊外部接口 以下是積分清除模塊的外部接口信號，包括再生偽碼發(fā)生器產(chǎn)生的再生5KHz時鐘以及各路積分清除的結(jié)果。
接口名稱方向 功能 ReClk5K IN再生5KHz時鐘 ReClk5K_delay1 IN再生5KHz時鐘延遲一個時鐘周期 I_Pm_Accum OUT 即時同相通道積分清除結(jié)果 Q_Pm_Accum OUT 即時正交相通道積分清除結(jié)果 I_We_Accum OUT 超前1/2同相通道積分清除結(jié)果 Q_We_Accum OUT 超前1/2正交相通道積分清除結(jié)果 I_Wl_Accum OUT 滯后1/2同相通道積分清除結(jié)果 Q_Wl_Accum OUT 滯后1/2正交相通道積分清除結(jié)果 I_Qe_Accum OUT 超前1/4同相通道積分清除結(jié)果 Q_Qe_Accum OUT 超前1/4正交相通道積分清除結(jié)果 I_Ql_Accum OUT 滯后1/4同相通道積分清除結(jié)果 Q_Ql_Accum OUT 滯后1/4正交相通道積分清除結(jié)果 2載波鎖頻環(huán)處理單元 該單元包括載波相位累積器(carrier_phase_acc)和載波鎖頻環(huán)NCO查找表(fll_looker_nco)子單元。
A.載波相位累積器(fll_phase_accum)模塊設(shè)計 載波相位累積器硬件包括預置寄存器、更新寄存器、累加器、累加結(jié)果寄存器、整周計數(shù)器組成。
載波相位累積器功能描述 1)累加鎖頻環(huán)環(huán)路頻率字與中頻頻率字，累加的結(jié)果作為鎖頻環(huán)載波NCO正余弦查找表的輸入。
2)累加鎖頻環(huán)環(huán)路頻率字，輸出鎖頻環(huán)多普勒載波累加器計數(shù)值。
載波相位累積器功能描述算法描述 1)在偽碼再生5KHz同步時鐘超前四個時鐘周期的ReClk5K_E_4prd的高電平更新頻率字。
2)用系統(tǒng)時鐘Clk62的上升沿對新的頻率字和中頻頻率字進行累加，并取NCO累加結(jié)果的高12位作為查找表的輸入； 3)用系統(tǒng)時鐘Clk62的上升沿對新的頻率字進行單獨累加，取49位累加結(jié)果作為鎖頻環(huán)多普勒載波累加器計數(shù)值。
載波相位累積器接口描述
模塊內(nèi)部接口 接口名稱方向功能 Reset IN 復位信號 Clk62 IN 62MHz系統(tǒng)時鐘 Fll_Nco_WordIN 鎖頻環(huán)路濾波器輸出頻率字
模塊外部接口 接口名稱方向功能 ReClk5K_E_4prd IN 再生5K同步時鐘超前4個時鐘的置數(shù)時鐘 Fll_Nco_Pha OUT 鎖頻環(huán)載波NCO 0.2ms相位累加值 Fll_Pha_Int_dec OUT 鎖頻環(huán)多普勒載波累加器計數(shù)值 B.載波鎖頻環(huán)NCO查找表(FLL_look_nco)模塊設(shè)計 載波鎖頻環(huán)NCO查找表設(shè)置有頻率控制字輸入接口，載波環(huán)路通過不斷調(diào)整載波鎖頻環(huán)NCO查找表的頻率字來保持對接收信號載波頻率和相位的跟蹤。
載波鎖頻環(huán)NCO查找表要有足夠的頻率分辨率，保證能夠高精度測量載波多普勒頻率，這就要求載波鎖頻環(huán)NCO查找表要有足夠的相位累加器字長，來滿足頻率分辨率的要求。載波鎖頻環(huán)NCO查找表的基準頻率fs＝62MHz。當載波鎖頻環(huán)NCO查找表的相位累加器字長為32位時，頻率分辨率為δf＝fclk/232＝0.014Hz，可滿足上面載波頻率調(diào)整的需要。設(shè)頻率控制字為W，則輸出頻率為 由于前面的相位累加的功能已經(jīng)在載波相位累積器模塊里面實現(xiàn)了，因此本部分只實現(xiàn)查找表的功能。
載波鎖頻環(huán)NCO查找表功能描述 根據(jù)載波相位累積器的輸出，產(chǎn)生本地復制載波信號。
載波鎖頻環(huán)NCO查找表算法描述 將載波相位累積器累加結(jié)果的高12位送入正余弦查找表(由ISE7.1生成的IP核)當中，輸出的8位查表值在62MHz系統(tǒng)時鐘的上升沿進行鎖存。
載波鎖頻環(huán)NCO查找表的接口描述
模塊內(nèi)部接口 接口名稱 方向 功能 Clk62 IN62MHz系統(tǒng)時鐘 Fll_Nco_Pha(31 downto IN載波NCO 0.2ms相位累加值高12位 20)
模塊處部接口 接口名稱方向 功能 Fll_Nco_Cos OUT鎖頻環(huán)路NCO余弦輸出 Fll_Nco_Sin OUT鎖頻環(huán)路NCO正弦輸出 3載波鎖相環(huán)(pll_loop_unit)處理單元 載波鎖相環(huán)處理單元主要完成以下功能 1)接收外部復位控制信號(Reset)，對自身進行復位，即返回至起始狀態(tài)； 2)對輸入的數(shù)字中頻信號進行下變頻、解擴以及積分清除，并提取0.2ms時刻的即時通道，超前滯后1/2、1/4通道的積分清除器結(jié)果給主信號處理器； 3)提取0.2ms時刻的載波整數(shù)、小數(shù)周相位，NCO累加結(jié)果寄存器的值給主信號處理器。
4)進行接收數(shù)據(jù)的解調(diào)，輸出串行解調(diào)數(shù)據(jù)和幀同步信號。
該單元包括載波相位累積器(pll_phase_accum)與載波NCO查找表(pll_looker_nco)單元。
A載波相位累積器 載波相位累積器的功能描述 累加鎖相環(huán)環(huán)路頻率字，輸出鎖相環(huán)多普勒載波累加器計數(shù)值，累加的結(jié)果的(31 downto20)共12位作為鎖相環(huán)載波NCO正余弦查找表的輸入。
載波相位累積器的算法描述 1)在偽碼再生5KHz同步時鐘超前四個時鐘周期的ReClk5K_E_4prd的高電平更新頻率字。
2)用系統(tǒng)時鐘Clk62的上升沿對新的頻率字進行累加，取49位累加結(jié)果作為鎖相環(huán)多普勒載波累加器計數(shù)值，并取NCO累加結(jié)果的(31 downto 20)共12位作為查找表的輸入。
載波相位累積器的接口描述
模塊內(nèi)部接口 接口名稱方向 功能 Reset IN復位信號 Clk62 IN62MHz系統(tǒng)時鐘 Pll_Nco_WordIN鎖相環(huán)路濾波器輸出頻率字
模塊外部接口 接口名稱方向 功能 ReClk5K_E_4prd IN再生5K同步時鐘超前4個時鐘的置數(shù)時鐘 Pll_Pha_Int_dec OUT 鎖相環(huán)整周、小數(shù)周計數(shù)值 B.載波鎖相環(huán)NCO查找表(PLL_look_nco)模塊設(shè)計 由于前面的相位累加的功能已經(jīng)在載波相位累積器模塊里面實現(xiàn)了，因此本部分只實現(xiàn)查找表的功能。
載波鎖相環(huán)NCO查找表功能描述 根據(jù)載波PLL相位累積器的輸出，產(chǎn)生本地復制載波信號。
載波鎖相環(huán)NCO查找表算法描述 將載波相位累積器累加結(jié)果的(31 downto 20)共12位送入正余弦查找表(生成的IP核)當中，輸出的8位查表值在62MHz系統(tǒng)時鐘的上升沿進行鎖存。
載波鎖相環(huán)NCO查找表接口描述
模塊內(nèi)部接口 接口名稱方向 功能 Clk62 IN62MHz系統(tǒng)時鐘 Pll_Pha_Int_dec(31 IN鎖相環(huán)整周、小數(shù)周計數(shù)值(31 downto 20)downto 20)共12位 Pll_Nco_Cos OUT 鎖相環(huán)路NCO余弦輸出 Pll_Nco_Sin OUT 鎖相環(huán)路NCO正弦輸出 4再生偽碼發(fā)生器單元模塊設(shè)計 (1)功能 再生偽碼發(fā)生器單元是為偽碼跟蹤環(huán)路提供多路偽碼的單元，它接收捕獲電路部分給出的FFT快捕碼片數(shù)，在時鐘的推動下產(chǎn)生即時及超前、滯后分別為
碼相位的各路偽碼，用于對輸入數(shù)據(jù)碼相位的鑒別。
再生偽碼發(fā)生器的功能是 1)接收外部復位控制信號(Reset)，對自身進行復位，即返回至起始狀態(tài)； 2)接收由碼速率頻率字、碼環(huán)濾波器輸出的頻率字及載波輔助量頻率字三部分組成的碼頻率控制字，用累加器計數(shù)，推動再生偽碼的產(chǎn)生，通過查表得到偽碼序列。
3)用移位寄存器對再生偽碼進行移位，得到所需的即時、超前、滯后偽碼。
4)輸出即時碼片計數(shù)及即時碼相位。
(2)算法描述 偽碼的選擇輸出通過一個42位累加器模1023×1023來實現(xiàn)，高10位順序?qū)?023個偽碼碼片，事先按相應順序存儲偽碼組成碼表，用高十位作為地址去查找碼表，輸出相應的偽碼。
(3)接口關(guān)系 接口名稱方向 功能 Reset IN復位信號 Clk62 IN62MHz時鐘 Clk5k IN系統(tǒng)5KHz時鐘 FFT_Acqui_Flag INFFT快捕電路捕獲標志 FFT_Acqui_code_Num INFFT快捕電路捕獲碼相位 Code_Nco_Word IN 碼頻率控制字 accu(41 downto 30) OUT累加器高12位-碼表地址 accu(29 downto 0) OUT累加器低30位-碼片相位 ReClk5K_E_4prd OUT積分清除再生5KHz(超前4個時鐘 周期) ReClk5k OUT積分清除再生5KHz脈沖 E_1_2_sig IN超前
偽碼 E_1_2_code OUT超前
偽碼 E_1_4_code OUT超前
偽碼 Pm_code OUT即時偽碼 L_1_4_code OUT滯后
偽碼 L_1_4code OUT滯后
偽碼 5位同步處理單元(Bit_sync_unit) (1)功能描述 測距信號的信息位和偽碼周期是同步的。信息位速率是1kbps，每一位數(shù)據(jù)中包含1個偽碼周期。數(shù)據(jù)位時鐘對應偽碼周期的起始位置。
(2)算法描述 測距通道在跟蹤環(huán)路鎖定時，用作環(huán)路積分清除的再生5kHz時鐘的上升沿對應偽碼周期的起始位置。
位同步模塊由數(shù)字鎖相環(huán)組成。數(shù)字鎖相環(huán)根據(jù)本地估算的位同步時鐘的相位誤差，對本地估算出的位同步時鐘相位進行連續(xù)不斷的反饋調(diào)節(jié)，從而達到使本地估算的位同步時鐘相位跟蹤測距信號位同步時鐘相位的目的。
I_Circum_sign為輸入的數(shù)據(jù)流，對其進行符號判決，得到+1或者-1作為位同步數(shù)字鎖相環(huán)的輸入信號。
(3)接口描述 接口名稱方向 功能 Reset IN復位信號 Clk62 IN62MHz系統(tǒng)時鐘 ReClk5K IN再生5K時鐘 I_Circum_sign INI路相位旋轉(zhuǎn)之后的符號位 loop_state IN環(huán)路的狀態(tài) bitclk out 位時鐘 bitdata out 位數(shù)據(jù) bitlock out 位鎖定指示 6幀同步處理單元(Frame_sync_unit) (1)功能描述 位同步結(jié)束后，需要進行數(shù)據(jù)解調(diào)。對位時鐘內(nèi)的10點數(shù)據(jù)累加，判斷累加結(jié)果的符號，大于0此位判定為‘1’，小于0此位判定為‘0’。
數(shù)據(jù)解調(diào)之后，同步數(shù)據(jù)幀的傳輸還需要實現(xiàn)幀同步，即要確定一幀數(shù)據(jù)傳輸開始的時刻。通過連續(xù)不斷的檢測幀同步字“EDE20”來確定數(shù)據(jù)幀的開始時刻。
(2)算法描述 串行數(shù)據(jù)在位同步邏輯恢復出的位時鐘的作用下，依次移入移位寄存器。將移位寄存器的內(nèi)容與預知的固定幀同步字進行比較，如果兩者相同，則輸出高電平，否則保持低電平，這樣，比較邏輯輸出的高電平脈沖即為檢測出來的幀同步脈沖。但是這樣的結(jié)果不能直接輸出，因為在數(shù)據(jù)幀的數(shù)據(jù)段中有可能出現(xiàn)偽幀同步字，從而導致輸出虛假的幀同步脈沖，影響數(shù)據(jù)的正確接收。比較邏輯輸出的高電平脈沖需要輸入幀保護模塊，消除虛假脈沖。
幀保護模塊在內(nèi)部設(shè)立有一個幀同步狀態(tài)標志，在初始時刻，該標志指示尚未得到真正的幀同步脈沖，即尚未實現(xiàn)幀同步。在接收到來自比較邏輯的第一個高脈沖(可能為幀同步脈沖)后，由于沒有先驗知識判定該脈沖是否為真正的幀同步脈沖，為了防止該幀數(shù)據(jù)丟失，假定它為真正的幀同步脈沖，將它輸出。根據(jù)數(shù)據(jù)幀出現(xiàn)的規(guī)律，經(jīng)過一段確知的時間后(1000個數(shù)據(jù)位)，應該在確定的時刻能夠檢測到幀同步脈沖的出現(xiàn)。如果沒能檢測到高脈沖，則說明比較邏輯前次輸出的高脈沖不是真正的幀同步脈沖，上述過程繼續(xù)。如果連續(xù)3次都能在指定位置檢測到幀同步脈沖，則認為已經(jīng)完成幀同步任務(wù)，使幀同步狀態(tài)標志指示已經(jīng)實現(xiàn)幀同步。以后就只在預測的位置讓比較邏輯產(chǎn)生的幀同步脈沖通過。
在實現(xiàn)幀同步以后，仍舊在預測的時刻檢測比較邏輯輸出的高脈沖，如果連續(xù)3沒能檢測到預期的幀同步高脈沖，則認為失去幀同步，需要重啟幀同步過程。
(3)接口描述 接口名稱方向 功能 Reset IN復位信號 Clk62 IN62MHz系統(tǒng)時鐘 ReClk5K IN再生5K時鐘 loop_state IN環(huán)路的狀態(tài) bitclk IN位時鐘 bitdata IN位數(shù)據(jù) frameclkOUT 幀時鐘 framedata OUT 幀數(shù)據(jù) framelock OUT 幀鎖定 3.DSP模塊詳細設(shè)計 其中，DSP模塊的功能描述 (1)DSP程序加載完成后控制FPGA復位； (2)完成一路下行遙測和一路測距信號的環(huán)路處理
響應通道的5KHz同步時鐘中斷 從通道FPGA讀取積分-清除器的0.2ms積分累加結(jié)果、相位旋轉(zhuǎn)結(jié)果；
完成通道環(huán)路的跟蹤處理 實現(xiàn)通道的載波鎖頻環(huán)、載波鎖相環(huán)和碼跟蹤算法，控制載波鎖頻環(huán)、載波鎖相環(huán)和碼環(huán)跟蹤鎖定； 輸出通道的鎖頻環(huán)NCO頻率字、鎖相環(huán)NCO頻率字和碼NCO頻率字至前端通道FPGA； (3)讀取FFT快捕及測距通道前向處理FPGA內(nèi)部存儲器中的遙測數(shù)據(jù)、下獲取下行測量信號的載波多普勒頻率、數(shù)據(jù)位計數(shù)、偽碼周期數(shù)、偽碼相位、偽碼CHIP相位、載波的整數(shù)周、載波相位、下行測量信號的信噪比以及下行測量幀數(shù)據(jù)； (4)處理控制命令
接收遙控命令、測量信號的功率比例因子、偽碼碼型、載波多普勒頻率、碼多普勒頻率、載波加速度/加加速度和射頻參考信號頻率；
將控制數(shù)據(jù)轉(zhuǎn)發(fā)給FFT快捕及測距通道前向處理FPGA。
其中，DSP信號處理器接口定義，如下表3所示
表3 DSP信號處理器程序流程包括主程序、中斷服務(wù)程序和環(huán)路處理程序三個組成部分，其中主程序包括初始化，中斷控制，仲裁等。將載波和偽碼的跟蹤鎖定過程放在10kHz中斷程序內(nèi)，只要有新數(shù)據(jù)來就立即進行環(huán)路跟蹤。
下面對DSP模塊的三部分組成詳細說明如下 DSP主程序流程說明(main) ①程序描述 主程序是DSP后向通道處理軟件程序中的主要部分，對DSP的外部存儲器和中斷的設(shè)置，完成對整個DSP軟件程序的控制處理。
②功能 主程序的主要功能是完成初始化工作和環(huán)路處理程序的循環(huán)控制，初始化工作包括CSL庫的初始化，全局變量初始化。另外，主程序中還完成了中斷的映射與設(shè)置。
③輸入項 FFT_Acqui_Flag捕獲狀態(tài)標志 名稱類型 描述 FFT_Acqui_Flag int(整型)0未捕獲1捕獲 INTR_0_2ms_Flag軟件中斷標志 名稱 類型描述 INTR_0_2ms_Flag char(字符型) TRUE中斷發(fā)生FALSE中斷清除 ④流程邏輯 首先進行開機初始化，包括CSL庫函數(shù)的初始化，以及程序中所需要的全局變量的初始化；之后對環(huán)境變量進行設(shè)置，配置EMIF外部空間寄存器；再者，對外部中斷進行設(shè)置，包括中斷映射，復位，清除和使能。以上所有過程處理完之后，等待中斷標志到來，然后判斷中斷所屬的通道，再進行所屬通道的環(huán)路處理，處理完后清除中斷標志，再繼續(xù)等待下一次中斷的到來。
DSP 0.2ms中斷服務(wù)程序說明(FFT_0_2ms_Intr_ISR) ①程序描述 0.2ms中斷服務(wù)程序是DSP對外部硬件中斷的響應之后，讀取所需外部接口數(shù)據(jù)而設(shè)計的。
②功能 中斷服務(wù)程序的主要功能是通過開關(guān)中斷的過程中完成外部數(shù)據(jù)的讀入，另外，每開一次中斷讀取完數(shù)據(jù)后，將該通道軟件中斷標志置高，以備主程序進行環(huán)路處理的程序控制。
③性能 a)精度要求
積分清除結(jié)果寄存器取32位數(shù)據(jù)
相位旋轉(zhuǎn)結(jié)果寄存器取32位數(shù)據(jù) 其中，F(xiàn)PGA前向通道處理器輸出的相位旋轉(zhuǎn)結(jié)果位寬為36bit，DSP外部數(shù)據(jù)讀取位寬只有32bit，一個數(shù)據(jù)要進行兩次外部數(shù)據(jù)線讀取再進行整合，在程序中相位旋轉(zhuǎn)數(shù)據(jù)仍要保持36bit位寬。
④輸入項
前向通道處理FPGA輸出(DSP輸入)數(shù)據(jù)寄存器 前向通道處理FPGA 0.2ms積分清除結(jié)果寄存器 I_PM_5K_ACCUM_ADDR(r) Q_PM_5K_ACCUM_ADDR(r) 格式 前向通道處理FPGA相位旋轉(zhuǎn)結(jié)果寄存器 I_PM_5K_ROTATE_ADDR(r) Q_PM_5K_ROTATE_ADDR(r) I_WE_5K_ROTATE_ADDR(r) Q_WE_5K_ROTATE_ADDR(r) I_WL_5K_ROTATE_ADDR(r) Q_WL_5K_ROTATE_ADDR(r) 格式 前向通道處理FPGA FFT快捕結(jié)果寄存器 FFT_ACQUI_STATE_ADDR(r) 格式 FFT_ACQUI_DOPP_ADDR(r) 格式 其中，r＝1代表測距通道，r＝0代表遙測通道 ⑤輸出項
積分清除結(jié)果 I_pm_5k_Accum_past[r] Q_pm_5k_Accum_past[r] I_pm_5k_Accum_curr[r] Q_pm_5k_Accum_curr[r]
相位旋轉(zhuǎn)結(jié)果 I_pm_5k_Rotate[r] Q_pm_5k_Rotate[r] I_we_5k_Rotate[r] Q_we_5k_Rotate[r] I_wl_5k_Rotate[r] Q_wl_5k_Rotate[r]
FFT捕獲寄存器 FFT_Acqui_State[r] FFT_Acqui_Dopp_Word[r]
0.2ms中斷發(fā)生標志 Irq_01ms_Flag[r] 其中，r＝1代表測距通道，r＝0代表遙測通道 ⑥流程邏輯 進入中斷服務(wù)程序后，首先將外部中斷關(guān)閉后清除即保護現(xiàn)場，然后保存前一次通道積分清除結(jié)果，讀取當前通道積分清除結(jié)果、相位旋轉(zhuǎn)結(jié)果，并將中斷標志變量置為有效，最后打開中斷，恢復現(xiàn)場后退出中斷。DSP后向通道處理的軟件程序設(shè)計中，對于0.2ms的中斷服務(wù)程序的設(shè)計分為測距通道0.2ms中斷服務(wù)程序和遙測通道0.2ms中斷服務(wù)程序。
⑦接口 中斷服務(wù)程序與主程序之間的接口軟件中斷標志、捕獲狀態(tài)標志； 中斷服務(wù)程序與環(huán)路處理程序的接口積分清除數(shù)據(jù)、相位旋轉(zhuǎn)數(shù)據(jù)、捕獲多普勒頻率字。
DSP通道環(huán)路處理流程說明(LOOP_TRACK_FUNC) 環(huán)路處理開始后，首先對環(huán)路狀態(tài)進行確定，如果處于鎖定或跟蹤狀態(tài)，則進行下一步的處理； 環(huán)路計數(shù)器控制整個環(huán)路的處理進程，為單向計數(shù)，每進入一次環(huán)路處理，也即每來一次中斷讀取新數(shù)據(jù)后對環(huán)路計數(shù)器加1。
FLL處理中，由FLL門限切換標志控制FLL鑒頻器采用10K積分清除數(shù)據(jù)還是20K積分清除數(shù)據(jù)，接著對鑒頻結(jié)果進行環(huán)路濾波，輸出FLL NCO控制字； PLL處理中，鑒相器采用二象限鑒相，鑒相結(jié)果通過環(huán)路濾波器輸出PLL NCO控制字； DDLL處理中，對于碼相位的鑒別中要有一步歸整的處理，即鑒別結(jié)果超前2個碼片則歸為+2，滯后2個碼片則歸為-2；鑒別結(jié)果通過環(huán)路濾波再由載波輔助的處理后輸出DDLLNCO控制字； ①程序描述 環(huán)路處理程序為DSP后向處理的核心部分，實現(xiàn)數(shù)據(jù)鑒別算法，環(huán)路濾波算法，處理完后得到的數(shù)據(jù)要向FPGA前向通道處理器輸出，以完成整個跟蹤過程。
②功能 環(huán)路處理程序在捕獲模塊的偽碼相位預測值和多普勒頻率預測值的基礎(chǔ)之上，進行偽碼相位的跟蹤和載波相位的鎖定跟蹤，主要完成FLL鑒別算法，F(xiàn)LL環(huán)路濾波算法，PLL鑒別算法，PLL環(huán)路濾波算法，DDLL鑒別算法，DDLL環(huán)路濾波算法，F(xiàn)LL鎖定判決，PLL鎖定判決，DDLL鎖定判決。
③性能
各環(huán)路NCO頻率字寄存器取32位數(shù)據(jù)
FLL，PLL，DDLL鎖定狀態(tài)與環(huán)路狀態(tài)寄存器整合后取32位數(shù)據(jù)，格式如下 BitBit Name描述 31-0 State_Register(r) 狀態(tài)寄存器 0 PLL_Lock_Flag(r)鎖相環(huán)鎖定狀態(tài)；1鎖定，0失鎖 1 FLL_Lock_Flag(r)鎖頻環(huán)鎖定狀態(tài)；1鎖定，0失鎖 2 DDLL_Lock_Flag(r) 碼環(huán)鎖定狀態(tài)； 1鎖定，0失鎖 3-4Loop_State_Flag(r) 環(huán)路狀態(tài)；0復位或未捕獲狀態(tài)1跟蹤狀態(tài)2鎖定狀態(tài) 5-31 Unused 其中，r＝1代表測距通道，r＝0代表遙測通道 ④輸入項
積分清除結(jié)果 I_pm_5k_Accum_past[r] Q_pm_5k_Accum_past[r] I_pm_5k_Accum_curr[r] Q_pm_5k_Accum_curr[r] 格式
相位旋轉(zhuǎn)結(jié)果 I_pm_5k_Rotate[r] Q_pm_5k_Rotate[r] I_we_5k_Rotate[r] Q_we_5k_Rotate[r] I_wl_5k_Rotate[r] Q_wl_5k_Rotate[r] 格式
FFT捕獲寄存器 FFT_Acqui_Dopp_Word[r] 格式 其中，r＝1代表測距通道，r＝0代表遙測通道 ⑤輸出項
鎖頻環(huán)NCO頻率字 FLL_NCO_WORD_ADDR(r) 格式
鎖相環(huán)NCO頻率字 PLL_NCO_WORD_ADDR(r) 格式
碼環(huán)NCO頻率字 DDLL_NCO_WORD_ADDR(r) 格式
狀態(tài)寄存器 STATE_REGISTER_ADDR(r) 格式 其中，r＝1代表測距通道，r＝0代表遙測通道 ⑥鎖頻環(huán)跟蹤模塊(FLL_TRACK_FUNC) 該模塊中實現(xiàn)的功能FLL鑒別算法，F(xiàn)LL環(huán)路濾波算法。
⑦輸入項
積分清除結(jié)果 I_pm_5k_Accum_past[r] Q_pm_5k_Accum_past[r] I_pm_5k_Accum_curr[r] Q_pm_5k_Accum_curr[r] 格式
FFT捕獲寄存器 FFT_Acqui_Dopp_Word[r] 格式 其中，r＝1代表測距通道，r＝0代表遙測通道 ⑧輸出項
鎖頻環(huán)NCO頻率字 FLL_NCO_WORD(r) 格式 其中，r＝1代表測距通道，r＝0代表遙測通道 另外，鎖頻環(huán)算法鎖頻環(huán)鑒別器采用點交叉鑒頻算法，公式如下 為了獲得更大的鑒頻范圍，鎖頻環(huán)先采用20K鑒頻，而后采用10K鑒頻。對于20K鑒頻，反正切采用四象限算法；對于10K鑒頻，反正切采用二象限算法。根據(jù)式(24)(25)，忽略噪聲后，代入(2)式，得
根據(jù)三角和差公式，得 再由θ(k)-θ(k-1)＝2πTΔfd，T為積分清除時間，采用20K時，T＝0.05ms；采用10K時，T＝0.2ms。所以鎖頻環(huán)鑒別算法的結(jié)果為efk＝Δfd，其中，即信號實際多普勒頻率與本地估計多普勒頻率的差值。
鎖頻環(huán)路濾波算法 對于相同階數(shù)的跟蹤環(huán)路，相對鎖相環(huán)和碼環(huán)中采用的濾波器，鎖頻環(huán)的濾波器需要增加一個積分器。
鎖頻環(huán)相對于鎖相環(huán)，對動態(tài)的應力較好。為應對同樣的動態(tài)，鎖頻環(huán)的階數(shù)可以比鎖相環(huán)的階數(shù)低一階。所以載波跟蹤鎖頻環(huán)采用二階環(huán)路，一階濾波器實現(xiàn)。
一階最優(yōu)環(huán)路濾波器為 其中，Kd＝1，為頻率鑒別器的增益，為NCO的增益，K＝KdKv為環(huán)路濾波器的增益，wn為環(huán)路的自然頻率。
相應的載波環(huán)的濾波器為 采用數(shù)字矩形積分映像方式，其映射關(guān)系為其中T為環(huán)路濾波器的輸入采樣頻率(這里的T是前級的鑒頻算法的輸出鑒頻結(jié)果的時間間隔)。
二階載波環(huán)路濾波器的離散傳遞函數(shù)為 其實域?qū)磉_式為 其中，T-為濾波器輸入采樣時間間隔，T＝0.1ms； ωn-為環(huán)路的自然頻率，ωn＝1.89BLF，BLF為環(huán)路的帶寬。
①輸入項
相位旋轉(zhuǎn)結(jié)果 I_pm_10k_Rotate[r] Q_pm_10k_Rotate[r] 格式 其中，r＝1代表測距通道，r＝0代表遙測通道 ②輸出項
鎖相環(huán)NCO頻率字 PLL_NCO_WORD(r) 格式 其中，r＝1代表測距通道，r＝0代表遙測通道 鎖相環(huán)算法 對經(jīng)過解調(diào)、解擴后的信號進行積分清除，經(jīng)過相位旋轉(zhuǎn)，采用鎖相環(huán)進一步消除頻差和相位差，相位旋轉(zhuǎn)如下實現(xiàn) 選擇
作為鎖相環(huán)的鑒別算法，即二象限鑒相。
鎖相環(huán)環(huán)路濾波算法采用二階環(huán)路濾波器，即三階跟蹤環(huán)路，其最優(yōu)環(huán)路濾波器為 其中，ωnp為環(huán)路的自然頻率；Kd為鑒相器增益(Kd＝1)；Kv為NCO增益 其中 采用數(shù)字矩形積分映像方式，其映射關(guān)系為其中T為環(huán)路濾波器的輸入采樣頻率(在本系統(tǒng)中，T＝0.2ms，由載波跟蹤環(huán)路的更新時間T＝0.2ms決定)。
環(huán)路濾波器的離散傳遞函數(shù)為 其時域?qū)磉_式為 (4.16) 其中，ωnP＝1.2BLF，BLF為跟蹤環(huán)路帶寬，T是環(huán)路濾波器采樣時間間隔(等于環(huán)路更新時間)。
碼環(huán)跟蹤模塊(DDLL_TRACK_FUNC) 該模塊完成的功能有DDLL鑒別算法，DDLL環(huán)路濾波算法。
①輸入項
相位旋轉(zhuǎn)結(jié)果 I_pm_5k_Rotate[r] Q_pm_5k_Rotate[r] I_we_5k_Rotate[r] Q_we_5k_Rotate[r] I_wl_5k_Rotate[r] Q_wl_5k_Rotate[r] 格式
鎖頻環(huán)NCO頻率字 FLL_NCO_WORD(r) 格式
鎖相環(huán)NCO頻率字 PLL_NCO_WORD(r) 格式 其中，r＝1代表測距通道，r＝0代表遙測通道 ②輸出項
碼環(huán)NCO頻率字 DDLL_NCO_WORD(r) 格式 其中，r＝1代表測距通道，r＝0代表遙測通道 偽碼跟蹤環(huán)算法 該碼跟蹤環(huán)鑒別算法采用點積鑒別算法，采用“歸一化”操作，這樣做的好處是能有效減少幅度敏感性，同時在適當信噪比條件下提供不變的鑒別器增益，有助于確定跟蹤環(huán)路的增益。
歸一化的點積鑒別器算法如下 式中，Ies(k)、Ips(k)、Ils(k)分別為輸入同相數(shù)字信號與超前碼、實時碼及滯后碼在數(shù)字相關(guān)積累后的輸出，Qes(k)、Qps(k)、Qls(k)分別為輸入正交數(shù)字信號與超前碼、實時碼、滯后碼在數(shù)字相關(guān)積累后的輸出。
碼環(huán)路濾波器 偽碼跟蹤環(huán)路采用二階環(huán)路，參考GPS系統(tǒng)的設(shè)計，其最優(yōu)環(huán)路傳遞函數(shù)為 二階環(huán)路對應的一階濾波器為 采用數(shù)字矩形積分映像方式，其映射關(guān)系為其中T為環(huán)路濾波器的輸入采樣頻率，也就是積分清除器的時間間隔。
二階DDLL環(huán)路的一階數(shù)字濾波器的離散傳遞函數(shù)為 時域?qū)磉_式為 其中，ωn-為環(huán)路濾波器的自然角頻率，ωn＝1.89BLF，BLF＝2為環(huán)路帶寬；T-為環(huán)路濾波器輸入采樣時間間隔(等于環(huán)路更新時間)； K＝KdKv為環(huán)路濾波器增益。Kd＝2為鑒相器增益，為NCO增益，其中fs＝62MHz。y(k)是濾波器輸出的頻率字增量，在頻率字更新時，該頻率字增量與碼率頻率字偏置Pbias。(等于
)及載波輔助量頻率字相加后一起作為碼率控制字。碼率控制字在積分清除時鐘再生10kHz時鐘的控制下進入偽碼生成器。
本發(fā)明一種高動態(tài)擴頻精密測距接收機，其優(yōu)點及功效在于本發(fā)明測距精度高，誤差小，通信中抗干擾能力高，測控精確。
圖1所示為送出IFFT結(jié)果的時序 圖2所示為頻率細搜的流程 圖3所示為偽碼快捕單元的劃分及其接口信號 圖4所示為載波相位累積器的硬件實現(xiàn) 圖5所示為再生偽碼發(fā)生器硬件實現(xiàn) 圖6所示為幀同步實現(xiàn)結(jié)構(gòu) 圖7所示為DSP信號處理器主程序流程 圖8所示為0.2ms中斷服務(wù)程序 圖9所示為中斷服務(wù)程序接口示意圖 圖10所示為通道跟蹤處理流程 圖11所示為二階載波環(huán)路的濾波器模擬實現(xiàn) 圖12所示為二階FLL的環(huán)路濾波器數(shù)字實現(xiàn) 圖13所示為三階PLL跟蹤環(huán)路中的濾波器模擬實現(xiàn) 圖14所示為一階濾波器模擬實現(xiàn) 圖15所示為一階濾波器數(shù)字實現(xiàn) 圖16所示為環(huán)路處理流程圖 圖17所示為環(huán)路處理程序接口示意圖 具體實施例方式 本發(fā)明一種高動態(tài)擴頻精密測距接收機，采用靈活的現(xiàn)場可編程門陣列+數(shù)字信號處理(即FPGA+DSP)的結(jié)構(gòu)，實現(xiàn)全數(shù)字化操作。其主要包括FPGA及DSP兩大模塊。
1.FPGA硬件模塊設(shè)計 FPGA模塊采用自頂向下的設(shè)計方法，按照外部接口——內(nèi)部功能模塊的信息流設(shè)計，主要由FPGA外部接口、FPGA接收模塊構(gòu)成。
(1)FPGA外部接口模塊設(shè)計，包括 FPGA與DSP接口完成與DSP-EMIF之間數(shù)據(jù)總線、地址總線、控制總線連接，其中控制總線中含有片選、讀寫控制、輸出使能、系統(tǒng)復位等信號線；DSP可以通過數(shù)據(jù)總線對FPGA內(nèi)部寄存器、存儲空間進行讀寫操作；DSP通過地址總線進行地址譯碼對FPGA內(nèi)部進行尋址操作。
FPGA與射頻前端接口射頻前端信號通過ADC采樣后，得到數(shù)字信號，在FPGA內(nèi)部進行數(shù)字信號鎖存后，進行數(shù)字信號處理。
FPGA載波、偽碼模擬信號接口輸出含有載波多譜勒的數(shù)字信號，通過DAC與帶通濾波器BPF后，進行電平調(diào)節(jié)，送給射頻前端； 系統(tǒng)工作時鐘接口接收射頻前端輸出的系統(tǒng)工作時鐘； 1PPS時鐘基準輸出接口輸出本地1PPS秒脈沖時間基準； 1PPS可調(diào)時間輸出接口輸出本地調(diào)整1PPS秒脈沖時間； 1PPM可調(diào)時間輸出接口輸出本地調(diào)整1PPM分秒沖時間； (2)FPGA接收模塊設(shè)計 ①模塊功能該模塊主要完成擴頻信號的捕獲、跟蹤與解擴解調(diào)，進行偽距提取、通信數(shù)據(jù)再生恢復、與糾錯重組。
②模塊輸入信號數(shù)字中頻信號、系統(tǒng)工作時鐘、積分清零信號、系統(tǒng)復位信號等； ③模塊輸出信號系統(tǒng)載波與偽碼捕獲跟蹤狀態(tài)、再生通信數(shù)據(jù)、偽距測量結(jié)果與再生幀同步脈沖等。
④FPGA接收模塊主要構(gòu)成單元包括
偽碼快捕單元
載波偽碼跟蹤環(huán)路
數(shù)據(jù)恢復與幀同步
再生數(shù)據(jù)組幀與數(shù)據(jù)CRC糾錯
載波相位與偽碼相位提取寄存器 其中，偽碼快捕單元接收AD轉(zhuǎn)換電路輸出的數(shù)字中頻信號，產(chǎn)生再生載波對數(shù)字中頻信號進行下變頻，完成載波剝離；采用FFT方法實現(xiàn)相關(guān)運算；對相關(guān)結(jié)果進行檢測判決，并計算信噪比；在捕獲完成時獲得擴頻信號的偽碼相位和載波多普勒頻移的粗略估計，將其與捕獲狀態(tài)(是否檢測到信號)一起輸出給載波和碼跟蹤電路。由于采用基2-FFT運算要求數(shù)據(jù)點數(shù)為2的次冪，故在相關(guān)運算前需要對下變頻結(jié)果進行內(nèi)差和抽取操作。
偽碼快捕單元的性能要求 動態(tài)范圍載波頻率變化范圍≤±6kHz(C/N0≥48dB/Hz)；頻率變化速率≤±450Hz/s(C/N0≥48dB/Hz)；碼速率偏差≤±5Hz 捕獲時間≤±5s(C/N0≥48dB/Hz) 電平變化范圍30dB 抗干擾能力單頻干擾，干信比10dB，性能不惡化 偽碼快捕單元的接口要求 接口信號列表如下面表1所示
表1 偽碼快捕單元接口信號的統(tǒng)一約定 (a)偽碼快捕單元與外部模塊的接口信號，以及內(nèi)部的FFT相關(guān)器和信號檢測模塊之間的接口信號，見下面的圖“偽碼快捕單元的劃分及其接口信號”所示，圖中同時標明了各信號的方向及位寬。
(b)在上述信號中，復位信號為低有效，并采用同步復位。
(c)下面的信號均為高有效，且僅持續(xù)一個62MHz時鐘周期
偽碼預置完畢信號
啟動捕獲信號
捕獲計算完成信號
捕獲完成時輸出的0.2ms同步信號
FFT相關(guān)器模塊和信號檢測模塊之間的0.2ms基準
啟動FFT相關(guān)器計算信號
IFFT計算完成信號 (d)捕獲狀態(tài)(是否檢測到信號)指示信號為高時，指示檢測到信號，輸出結(jié)果有效，并一直持續(xù)到下一次復位偽碼快捕單元。
(e)預置偽碼的寫使能為高有效。
其中，整個偽碼快捕單元的工作流程如下 (a)復位整個FFT捕獲模塊，然后信號檢測模塊始終送出要搜索載頻值上的本地載波給FFT相關(guān)器模塊。
(b)將預置偽碼的寫使能置高，并根據(jù)預置偽碼的寫地址將預置偽碼逐一寫入，然后給出偽碼預置完畢信號；FFT相關(guān)器模塊在碼NCO的推動下，將偽碼讀出，并進行FFT運算，將FFT結(jié)果緩存。
(c)信號檢測模塊在收到啟動捕獲的命令后，每隔0.2ms產(chǎn)生一個時間基準信號給FFT相關(guān)器模塊，并送出啟動FFT相關(guān)器計算的信號。FFT相關(guān)器模塊在收到啟動信號后，等待下一個0.2ms基準信號到來時，開始對AD采樣信號進行下變頻、內(nèi)插和緩存，然后計算其FFT，并將本地偽碼FFT結(jié)果和接收信號FFT結(jié)果共軛相乘，再進行IFFT。IFFT計算完畢后，送出IFFT計算完成信號和IFFT結(jié)果的指數(shù)項，在接下來的時鐘周期內(nèi)逐一送出4096點IFFT結(jié)果的尾數(shù)項(包括實部和虛部)和對應的索引值(取值為0～4095)。送出IFFT結(jié)果的時序如圖1所示。之后，F(xiàn)FT相關(guān)器模塊就可以接收下一次啟動FFT相關(guān)器計算的信號了。
(d)從上到下各波形依次為IFFT計算完成信號、IFFT結(jié)果的實部尾數(shù)項、IFFT結(jié)果的虛部尾數(shù)項、IFFT結(jié)果對應的索引值。信號檢測模塊在收到IFFT結(jié)果后，進行求模和積累。在進行最后一次積累時，還要進行峰值檢測；在積累完畢后，再進行噪聲功率估計，最后將峰值、峰值對應的位置和噪聲功率估計值送給唐檢測器。如果唐檢測器在預定相位區(qū)間內(nèi)未檢測到信號，則改變載頻值重復步驟③和④；如果當搜索完所有頻點時，仍未檢測到信號，則將0.2ms基準信號滯后0.02ms，再重復步驟③和④來搜索所有頻點；如果在各個延遲值的0.2ms基準信號和所有載頻值上都搜索完畢后，仍未捕獲到信號，則宣告未捕獲到信號，退出捕獲過程，同時給出狀態(tài)指示(捕獲計算完畢但未檢測到信號)。如果唐檢測器檢測到信號，則轉(zhuǎn)入(e)進行頻率細搜 (e)頻率細搜，流程如圖2所示 整個偽碼快捕單元可劃分為FFT相關(guān)器模塊和信號檢測模塊兩個模塊，如圖3所示 其中，F(xiàn)FT相關(guān)器完成對接收信號的內(nèi)插和緩存；對內(nèi)插后的接收信號進行FFT計算；產(chǎn)生本地偽碼并對C碼進行FFT計算；將信號FFT的結(jié)果和偽碼FFT的結(jié)果共軛相乘；對共軛相乘的結(jié)果做IFFT并輸出。信號檢測模塊對接收到的IFFT結(jié)果進行求模、積累、選大，并估計噪聲功率；進行唐檢測判決；在檢測到信號后完成頻率細搜。
其中，F(xiàn)FT相關(guān)器模塊的設(shè)計如下 FFT相關(guān)器模塊包括下變頻和抽取模塊，以及FFT/IFFT計算模塊兩部分組成。
(a)下變頻和抽取模塊，包括 ●偽碼預置完畢信號 ●啟動捕獲信號 ●捕獲計算完成信號 ●捕獲完成時輸出的0.2ms同步信號 ●FFT相關(guān)器模塊和信號檢測模塊之間的0.2ms基準 ●啟動FFT相關(guān)器計算信號 ●IFFT計算完畢信號 ADC對中心頻率為15MHz的擴頻信號以62MSPS采樣，經(jīng)過數(shù)字下變頻后，同相和正交支路的信號分別送入一個系數(shù)時變的8階FIR濾波器，完成濾波和抽取，得到等效采樣率為20.48MSPS的信號，最后送入下一級的RAM中緩存。
濾波器的理想傳遞函數(shù)為
因此輸入x(nTs)，在抽取后的輸出為 具體實現(xiàn)時，事先計算出值，計算時從系數(shù)ROM中直接讀出。
(b)FFT/IFFT計算模塊 本模塊在偽碼預置完畢，收到啟動捕獲的信號后，啟動碼NCO，尋址偽碼RAM產(chǎn)生本地偽碼，對本地偽碼進行FFT，將FFT結(jié)果緩存到RAM。
然后，模塊在收到來自抽取模塊的開始緩存的信號后，根據(jù)抽取模塊送來的數(shù)據(jù)(抽取后的信號的實部和虛部)、地址和寫使能，存儲抽取后的信號。在緩存完畢后，讀取這些緩存的信號，然后計算FFT，并把FFT結(jié)果寫回同一塊RAM。
最后，模塊讀取信號FFT和偽碼FFT的緩存結(jié)果，共軛相乘，并計算IFFT，最后輸出IFFT結(jié)果和索引值。
其中，信號檢測模塊的設(shè)計如下 信號檢測模塊包括非相干積累模塊，以及捕獲控制(檢測判決)模塊兩部分組成。
(c)非相干積累模塊 非相干積累模塊收到啟動信號后，繼續(xù)等待首次收到IFFT結(jié)果準備好信號后，此時，鎖存IFFT結(jié)果的指數(shù)項到register a，同時，分別對IFFT結(jié)果的實部和虛部求絕對值，計算其平方和，并根據(jù)IFFT結(jié)果的索引值產(chǎn)生寫地址，將平方和值存入RAM中。
然后，該模塊在第N(N≥2)次收到IFFT結(jié)果準備好信號后，計算鎖存的IFFT結(jié)果的指數(shù)項register a與本次IFFT結(jié)果的指數(shù)項之差，將IFFT結(jié)果的實部和虛部取絕對值，按照這一指數(shù)項之差進行移位后，計算移位后的實部和虛部的平方和。同時，根據(jù)IFFT結(jié)果的索引值產(chǎn)生讀地址，讀取RAM中存儲的數(shù)據(jù)，與計算的平方和對應累加后，再根據(jù)IFFT結(jié)果的索引值產(chǎn)生寫地址，將累加值存入RAM中。
在進行最后一次累加時，同時要對寫入RAM的累加值進行峰值檢測，找到峰值及其對應的地址，并且把峰值對應的地址加上16作為起始地址，對RAM進行尋址，計算出峰值附近2048個點的累加值之和，將其除以2048后，作為噪聲功率的估計。最后將峰值、峰值對應的地址以及噪聲功率的估計值鎖存到register b和register c。
(d)捕獲控制(檢測判決)模塊 檢測判決的步驟如下 ●設(shè)定計數(shù)器K，初始化為K0 ●若非相干累加后的峰值大于門限，計數(shù)器K加1；反之，計數(shù)器K減1 ●K＝K1，判決檢測到信號；K＝0，判決未檢測到信號；否則，開始新的非相干累加頻率細搜的流程見上面的圖“頻率細搜的流程”。
其中，捕獲時間估計如下 單次處理所需的時鐘周期如下表4所示 處理過程內(nèi)插 FFT(IP)復乘和IFFT(IP) 求模選大門限計算合計 時鐘周期12400約15000約150004096204848544 表4 考慮到處理中其他的等待時間，設(shè)余量為100個時鐘周期，當處理使用62MHz的時鐘并且非相干累加次數(shù)為2時，單次處理所需時間為Td≈1.6ms。因為多普勒頻率范圍為±6kHz，考慮到晶振的頻漂約為±1kHz，因此共需N＝(7kHz*2)/2kHz＝7個頻點，故快捕模塊搜索完所有通道所用時間約為
因此，本方法滿足單通道5s的捕獲時間的要求。
2.FPGA模塊軟件設(shè)計 按照自頂向下的設(shè)計思路，對前向通道FPGA專用數(shù)字信號處理器進行詳細設(shè)計，F(xiàn)PGA專用數(shù)字信號處理器的設(shè)計將分為頂層設(shè)計和模塊級設(shè)計。頂層設(shè)計用于描述各模塊間的關(guān)系，模塊級設(shè)計用于實現(xiàn)各模塊的功能。頂層設(shè)計成DSP數(shù)據(jù)控制接口模塊、前向測距通道處理模塊和前向遙測通道處理模塊三個部分。
前向測距通道處理模塊和前向遙測通道處理模塊包括積分清除計算單元、載波鎖頻環(huán)處理單元、載波鎖相環(huán)處理單元、再生偽碼發(fā)生器單元、位同步處理單元、幀同步處理單元。
下面的表2給出了整個FPGA專用數(shù)字信號處理器包含的各個模塊和功能單元以及它們的標識符。
表2 1積分清除計算單元 由數(shù)字混頻器、數(shù)字相關(guān)器等組成；數(shù)字混頻器的作用是將GPS射頻前端輸出的數(shù)字中頻信號變換成I、Q兩路數(shù)字零中頻信號，便于后面進行基帶信號解擴。
其中，數(shù)字混頻器用乘法器實現(xiàn)。載波NCO的I、Q輸出與輸入信號在乘法器中進行數(shù)字下變頻，于是去除輸入信號載頻而保留了用于基帶相關(guān)的碼。
其中，數(shù)字相關(guān)器由數(shù)字乘法器和積分-清除器構(gòu)成；積分-清除器有兩個作用(1)低通濾波器積分-清除器相當于一個低通濾波器，濾除混頻后的和頻成分。(2)降采樣率地面站的輸入中頻信號的采樣率為62MHz，積分清除器每累加5808點輸出一次結(jié)果，即數(shù)據(jù)采樣率降為5KHz，一個偽碼周期的長度。因為在位同步之前，如果積分時間超過一個偽碼周期的長度，那么積分時間段內(nèi)可能跨越數(shù)據(jù)位的跳變，這種情況下得到的I、Q兩路積分清除結(jié)果就是錯誤的。所以選擇積分清除時間為0.2ms。積分-清除器用一個雙向(加法和減法)累加器實現(xiàn)，利用它對數(shù)字混頻后輸入信號與本地碼相乘的每一個結(jié)果進行累加，經(jīng)過0.2ms的積分累加后，輸出一次相關(guān)累加值。積分-清除器的輸入信號是數(shù)字下變頻后的數(shù)據(jù)。再生偽碼來自再生偽碼發(fā)生器，當再生偽碼為高電平時，則做加法運算；當再生偽碼為低電平時，則做減法運算。在62MHz的上升沿進行累加運算，并在再生5K為高電平時，利用62MHz下降沿鎖存輸出一次0.2ms的累加結(jié)果，同時利用62MHz的上升沿進行同步置數(shù)。
下面對數(shù)字相關(guān)器的功能敘述如下 1)將鎖頻環(huán)載波NCO查找表輸出的本地復制I，Q兩路載波信號與數(shù)字中頻信號幅度轉(zhuǎn)換后的結(jié)果相乘，實現(xiàn)中頻數(shù)字信號的下變頻。
2)下變頻的結(jié)果利用碼環(huán)的再生偽碼發(fā)生器產(chǎn)生的各路再生偽碼進行解擴，每0.2ms得到的積分清除結(jié)果輸出(注意即時再生碼積分清除20K結(jié)果的輸出時間為每0.05ms輸出一次)，作為之后的鎖頻環(huán)鑒別器以及相位旋轉(zhuǎn)模塊的輸入。
數(shù)字相關(guān)器的算法描述如下 2)將鎖頻環(huán)載波NCO的輸出Nco和幅度轉(zhuǎn)換后的結(jié)果Adc下變頻，就是將二者進行乘法運算，得到二進制表示的補碼結(jié)果。硬件實現(xiàn)中調(diào)用了FPGA芯片中集成的硬件乘法器。
2)積分清除的原理就是用一個累加器對數(shù)字下變頻后輸入信號與再生偽碼相乘的每一位結(jié)果在系統(tǒng)時鐘Clk62的上升沿進行累加，(偽碼為‘1’乘以1，偽碼為‘0’乘以-1，)經(jīng)過0.2ms的積分累積后，在再生5KHz為高電平時，利用Clk62時鐘的下降沿鎖存積分清除結(jié)果并輸出，同時利用62MHz的上升沿進行同步置數(shù)。
接口描述 數(shù)字相關(guān)器的接口描述如下 模塊內(nèi)部接口 以下是積分清除模塊的內(nèi)部接口信號，包括復位信號，62MHz系統(tǒng)時鐘以及數(shù)字中頻幅度信號，另外還有鎖頻環(huán)NCO產(chǎn)生的載波正余弦幅度信號和再生偽碼發(fā)生器產(chǎn)生的各路偽碼。
接口名稱方向 功能 Reset IN復位信號 Clk62 IN62MHz系統(tǒng)時鐘 Adc_In IN數(shù)字中頻幅度信號 Sin_Nco_In IN載波NCO正交相輸入 Cos_Nco_In IN載波NCO同相輸入 Pm_CodeIN再生即時同相偽碼 We_CodeIN再生超前1/2同相偽碼 Wl_CodeIN再生滯后1/2同相偽碼 Qe_CodeIN再生超前1/4同相偽碼 Ql_CodeIN再生滯后1/4同相偽碼 模塊外部接口 以下是積分清除模塊的外部接口信號，包括再生偽碼發(fā)生器產(chǎn)生的再生5KHz時鐘以及各路積分清除的結(jié)果。
接口名稱方向 功能 ReClk5K IN再生5KHz時鐘 ReClk5K_delay1 IN再生5KHz時鐘延遲一個時鐘周期 I_Pm_Accum OUT 即時同相通道積分清除結(jié)果 Q_Pm_Accum OUT 即時正交相通道積分清除結(jié)果 I_We_Accum OUT 超前1/2同相通道積分清除結(jié)果 Q_We_Accum OUT 超前1/2正交相通道積分清除結(jié)果 I_Wl_Accum OUT 滯后1/2同相通道積分清除結(jié)果 Q_Wl_Accum OUT 滯后1/2正交相通道積分清除結(jié)果 I_Qe_Accum OUT 超前1/4同相通道積分清除結(jié)果 Q_Qe_Accum OUT 超前1/4正交相通道積分清除結(jié)果 I_Ql_Accum OUT 滯后1/4同相通道積分清除結(jié)果 Q_Ql_Accum OUT 滯后1/4正交相通道積分清除結(jié)果 2載波鎖頻環(huán)處理單元 本單元是為載波跟蹤算法提供數(shù)據(jù)的單元，在每一個偽碼周期，它都向后向通道DSP信號處理器提供一次積分清除的結(jié)果，作為載波跟蹤算法的依據(jù)，完成對中頻輸入數(shù)據(jù)的載波頻率的跟蹤。
該單元包括載波相位累積器(carrier_phase_acc)和載波鎖頻環(huán)NCO查找表(fll_looker_nco)子單元。
A.載波相位累積器(fll_phase_accum)模塊設(shè)計 載波相位累積器的作用是從載波跟蹤環(huán)路第一次閉合開始記錄載波相位的整周數(shù)和小數(shù)周數(shù)，該計數(shù)用于計算差分距離值。
載波相位累積器可以用硬件實現(xiàn)，需要注意以下兩種情況(1)整周計數(shù)器計數(shù)值超過計數(shù)容量(整周上溢出)；(2)在多普勒頻率出現(xiàn)負頻率時，整周計數(shù)器將有可能一直作減計數(shù)到零值以下造成下溢出，以致計數(shù)器翻轉(zhuǎn)。上述情況將使載波相位累積器提取的差分測量值是錯誤的。
載波相位累積器硬件包括預置寄存器、更新寄存器、累加器、累加結(jié)果寄存器、整周計數(shù)器組成，實現(xiàn)方法如圖4所示。
其中，差分測量組之間時間間隔為0.5s(每秒兩個下行測量幀)，載波相位累積器的累加器字長為32位。多普勒頻率在±6kHz的情況下，累加器在0.5s內(nèi)將最多有45000次(0.5s×6kHz＝3000)溢出。取整周計數(shù)器為20位，最大計數(shù)值(計數(shù)容量)1,048,576，至少在23秒內(nèi)不會有整周計數(shù)器的上溢出。所以選擇20位的整周計數(shù)器，可以保證從載波累積器提取的任何兩組差分測量值之間發(fā)生計數(shù)器翻轉(zhuǎn)的次數(shù)不超過一次，那么差分測量便是準確的。
載波相位累積器功能描述 1)累加鎖頻環(huán)環(huán)路頻率字與中頻頻率字，累加的結(jié)果作為鎖頻環(huán)載波NCO正余弦查找表的輸入。
2)累加鎖頻環(huán)環(huán)路頻率字，輸出鎖頻環(huán)多普勒載波累加器計數(shù)值。
載波相位累積器功能描述算法描述 4)在偽碼再生5KHz同步時鐘超前四個時鐘周期的ReClk5K_E_4prd的高電平更新頻率字。
5)用系統(tǒng)時鐘Clk62的上升沿對新的頻率字和中頻頻率字進行累加，并取NCO累加結(jié)果的高12位作為查找表的輸入； 6)用系統(tǒng)時鐘Clk62的上升沿對新的頻率字進行單獨累加，取49位累加結(jié)果作為鎖頻環(huán)多普勒載波累加器計數(shù)值。
載波相位累積器接口描述
模塊內(nèi)部接口 接口名稱方向 功能 Reset IN復位信號 Clk62 IN62MHz系統(tǒng)時鐘 Fll_Nco_WordIN鎖頻環(huán)路濾波器輸出頻率字
模塊外部接口 接口名稱方向 功能 ReClk5K_E_4prd IN再生5K同步時鐘超前4個時鐘的置數(shù)時鐘 Fll_Nco_Pha OUT 鎖頻環(huán)載波NCO 0.2ms相位累加值 Fll_Pha_Int_dec OUT 鎖頻環(huán)多普勒載波累加器計數(shù)值 B.載波鎖頻環(huán)NCO查找表(FLL_look_nco)模塊設(shè)計 載波鎖頻環(huán)NCO查找表是載波跟蹤環(huán)的重要組成部分，它的主要功能是產(chǎn)生本地復制載波信號。載波鎖頻環(huán)NCO查找表的另一個重要任務(wù)是要測量出接收信號多普勒頻移和接收信號的載波相位。
載波鎖頻環(huán)NCO查找表設(shè)置有頻率控制字輸入接口，載波環(huán)路通過不斷調(diào)整載波鎖頻環(huán)NCO查找表的頻率字來保持對接收信號載波頻率和相位的跟蹤。
載波鎖頻環(huán)NCO查找表要有足夠的頻率分辨率，保證能夠高精度測量載波多普勒頻率，這就要求載波鎖頻環(huán)NCO查找表要有足夠的相位累加器字長，來滿足頻率分辨率的要求。載波鎖頻環(huán)NCO查找表的基準頻率fs＝62MHz。當載波鎖頻環(huán)NCO查找表的相位累加器字長為32位時，頻率分辨率為δf＝fclk/232＝0.014Hz，可滿足上面載波頻率調(diào)整的需要。設(shè)頻率控制字為W，則輸出頻率為 由于前面的相位累加的功能已經(jīng)在載波相位累積器模塊里面實現(xiàn)了，因此本部分只實現(xiàn)查找表的功能。
載波鎖頻環(huán)NCO查找表功能描述 根據(jù)載波相位累積器的輸出，產(chǎn)生本地復制載波信號。
載波鎖頻環(huán)NCO查找表算法描述 將載波相位累積器累加結(jié)果的高12位送入正余弦查找表(由ISE7.1生成的IP核)當中，輸出的8位查表值在62MHz系統(tǒng)時鐘的上升沿進行鎖存。
載波鎖頻環(huán)NCO查找表的接口描述
模塊內(nèi)部接口
模塊內(nèi)部接口 接口名稱方向 功能 Clk62 IN62MHz系統(tǒng)時鐘 Fll_Nco_Pha(31 downtoIN 載波NCO 0.2ms相位累加值高12位 20)
模塊處部接口 接口名稱方向 功能 Fll_Nco_Cos OUT鎖頻環(huán)路NCO余弦輸出 Fll_Nco_Sin OUT鎖頻環(huán)路NCO正弦輸出 3載波鎖相環(huán)(pll_loop_unit)處理單元 載波鎖相環(huán)處理單元主要完成以下功能 3)接收外部復位控制信號(Reset)，對自身進行復位，即返回至起始狀態(tài)； 4)對輸入的數(shù)字中頻信號進行下變頻、解擴以及積分清除，并提取0.2ms時刻的即時通道，超前滯后1/2、1/4通道的積分清除器結(jié)果給主信號處理器； 3)提取0.2ms時刻的載波整數(shù)、小數(shù)周相位，NCO累加結(jié)果寄存器的值給主信號處理器。
4)進行接收數(shù)據(jù)的解調(diào)，輸出串行解調(diào)數(shù)據(jù)和幀同步信號。
該單元包括載波相位累積器(pll_phase_accum)與載波NCO查找表(pll_looker_nco)單元。
A載波相位累積器 載波相位累積器的功能描述 累加鎖相環(huán)環(huán)路頻率字，輸出鎖相環(huán)多普勒載波累加器計數(shù)值，累加的結(jié)果的(31 downto 20)共12位作為鎖相環(huán)載波NCO正余弦查找表的輸入。
載波相位累積器的算法描述 1)在偽碼再生5KHz同步時鐘超前四個時鐘周期的ReClk5K_E_4prd的高電平更新頻率字。
2)用系統(tǒng)時鐘Clk62的上升沿對新的頻率字進行累加，取49位累加結(jié)果作為鎖相環(huán)多普勒載波累加器計數(shù)值，并取NCO累加結(jié)果的(31 downto 20)共12位作為查找表的輸入。
載波相位累積器的接口描述
模塊內(nèi)部接口 接口名稱方向 功能 Reset IN復位信號 Clk62 IN62MHz系統(tǒng)時鐘 Pll_Nco_WordIN鎖相環(huán)路濾波器輸出頻率字
模塊外部接口 接口名稱方向 功能 ReClk5K_E_4prd IN再生5K同步時鐘超前4個時鐘的置數(shù)時鐘 Pll_Pha_Int_dec OUT 鎖相環(huán)整周、小數(shù)周計數(shù)值 B.載波鎖相環(huán)NCO查找表(PLL_look_nco)模塊設(shè)計 由于前面的相位累加的功能已經(jīng)在載波相位累積器模塊里面實現(xiàn)了，因此本部分只實現(xiàn)查找表的功能。
載波鎖相環(huán)NCO查找表功能描述 根據(jù)載波PLL相位累積器的輸出，產(chǎn)生本地復制載波信號。
載波鎖相環(huán)NCO查找表算法描述 將載波相位累積器累加結(jié)果的(31 downto 20)共12位送入正余弦查找表(生成的IP核)當中，輸出的8位查表值在62MHz系統(tǒng)時鐘的上升沿進行鎖存。
載波鎖相環(huán)NCO查找表接口描述
模塊內(nèi)部接口 接口名稱方向 功能 Clk62 IN62MHz系統(tǒng)時鐘 Pll_Pha_Int_dec(31 IN鎖相環(huán)整周、小數(shù)周計數(shù)值(31 downto 20)downto 20)共12位 Pll_Nco_Cos OUT 鎖相環(huán)路NCO余弦輸出 Pll_Nco_Sin OUT 鎖相環(huán)路NCO正弦輸出 4再生偽碼發(fā)生器單元模塊設(shè)計 (1)功能 再生偽碼發(fā)生器單元是為偽碼跟蹤環(huán)路提供多路偽碼的單元，它接收捕獲電路部分給出的FFT快捕碼片數(shù)，在時鐘的推動下產(chǎn)生即時及超前、滯后分別為
碼相位的各路偽碼，用于對輸入數(shù)據(jù)碼相位的鑒別。
再生偽碼發(fā)生器的功能是 5)接收外部復位控制信號(Reset)，對自身進行復位，即返回至起始狀態(tài)； 6)接收由碼速率頻率字、碼環(huán)濾波器輸出的頻率字及載波輔助量頻率字三部分組成的碼頻率控制字，用累加器計數(shù)，推動再生偽碼的產(chǎn)生，通過查表得到偽碼序列。
7)用移位寄存器對再生偽碼進行移位，得到所需的即時、超前、滯后偽碼。
8)輸出即時碼片計數(shù)及即時碼相位。
(2)算法描述 再生偽碼發(fā)生器的結(jié)構(gòu)如圖5所示，偽碼的選擇輸出通過一個42位累加器模1023×1023來實現(xiàn)，高10位順序?qū)?023個偽碼碼片，事先按相應順序存儲偽碼組成碼表，用高十位作為地址去查找碼表，輸出相應的偽碼。
(3)接口關(guān)系 接口名稱方向 功能 Reset IN復位信號 Clk62 IN62MHz時鐘 Clk5k IN系統(tǒng)5KHz時鐘 FFT_Acqui_Flag INFFT快捕電路捕獲標志 FFT_Acqui_code_Num INFFT快捕電路捕獲碼相位 Code_Nco_Word IN碼頻率控制字 accu(41 downto 30) OUT 累加器高12位-碼表地址 accu(29 downto 0) OUT 累加器低30位-碼片相位 ReClk5K_E_4prd OUT 積分清除再生5KHz(超前4個時鐘 周期) ReClk5k OUT 積分清除再生5KHz脈沖 E_1_2_sig IN超前
偽碼 E_1_2_code OUT 超前
偽碼 E_1_4code OUT 超前
偽碼 Pm_code OUT即時偽碼 L_1_4_code OUT滯后
偽碼 L_1_4code OUT滯后
偽碼 5位同步處理單元(Bit_sync_unit) (1)功能描述 測距信號的信息位和偽碼周期是同步的。信息位速率是1kbps，每一位數(shù)據(jù)中包含1個偽碼周期。數(shù)據(jù)位時鐘對應偽碼周期的起始位置。
(2)算法描述 測距通道在跟蹤環(huán)路鎖定時，用作環(huán)路積分清除的再生5kHz時鐘的上升沿對應偽碼周期的起始位置。
位同步模塊由數(shù)字鎖相環(huán)組成。數(shù)字鎖相環(huán)根據(jù)本地估算的位同步時鐘的相位誤差，對本地估算出的位同步時鐘相位進行連續(xù)不斷的反饋調(diào)節(jié)，從而達到使本地估算的位同步時鐘相位跟蹤測距信號位同步時鐘相位的目的。
I_Circum_sign為輸入的數(shù)據(jù)流，對其進行符號判決，得到+1或者-1作為位同步數(shù)字鎖相環(huán)的輸入信號。
(3)接口描述 接口名稱方向 功能 Reset IN復位信號 Clk62 IN62MHz系統(tǒng)時鐘 ReClk5K IN再生5K時鐘 I_Circum_sign INI路相位旋轉(zhuǎn)之后的符號位 loop_state IN環(huán)路的狀態(tài) bitclk out 位時鐘 bitdata out 位數(shù)據(jù) bitlock out 位鎖定指示 6幀同步處理單元(Frame_sync_unit) (1)功能描述 位同步結(jié)束后，需要進行數(shù)據(jù)解調(diào)。對位時鐘內(nèi)的10點數(shù)據(jù)累加，判斷累加結(jié)果的符號，大于0此位判定為‘1’，小于0此位判定為‘0’。
數(shù)據(jù)解調(diào)之后，同步數(shù)據(jù)幀的傳輸還需要實現(xiàn)幀同步，即要確定一幀數(shù)據(jù)傳輸開始的時刻。通過連續(xù)不斷的檢測幀同步字“EDE20”來確定數(shù)據(jù)幀的開始時刻。
(2)算法描述 實現(xiàn)幀同步邏輯的原理如圖6所示。串行數(shù)據(jù)在位同步邏輯恢復出的位時鐘的作用下，依次移入移位寄存器。將移位寄存器的內(nèi)容與預知的固定幀同步字進行比較，如果兩者相同，則輸出高電平，否則保持低電平，這樣，比較邏輯輸出的高電平脈沖即為檢測出來的幀同步脈沖。但是這樣的結(jié)果不能直接輸出，因為在數(shù)據(jù)幀的數(shù)據(jù)段中有可能出現(xiàn)偽幀同步字，從而導致輸出虛假的幀同步脈沖，影響數(shù)據(jù)的正確接收。比較邏輯輸出的高電平脈沖需要輸入幀保護模塊，消除虛假脈沖。
幀保護模塊在內(nèi)部設(shè)立有一個幀同步狀態(tài)標志，在初始時刻，該標志指示尚未得到真正的幀同步脈沖，即尚未實現(xiàn)幀同步。在接收到來自比較邏輯的第一個高脈沖(可能為幀同步脈沖)后，由于沒有先驗知識判定該脈沖是否為真正的幀同步脈沖，為了防止該幀數(shù)據(jù)丟失，假定它為真正的幀同步脈沖，將它輸出。根據(jù)數(shù)據(jù)幀出現(xiàn)的規(guī)律，經(jīng)過一段確知的時間后(1000個數(shù)據(jù)位)，應該在確定的時刻能夠檢測到幀同步脈沖的出現(xiàn)。如果沒能檢測到高脈沖，則說明比較邏輯前次輸出的高脈沖不是真正的幀同步脈沖，上述過程繼續(xù)。如果連續(xù)3次都能在指定位置檢測到幀同步脈沖，則認為已經(jīng)完成幀同步任務(wù)，使幀同步狀態(tài)標志指示已經(jīng)實現(xiàn)幀同步。以后就只在預測的位置讓比較邏輯產(chǎn)生的幀同步脈沖通過。
在實現(xiàn)幀同步以后，仍舊在預測的時刻檢測比較邏輯輸出的高脈沖，如果連續(xù)3沒能檢測到預期的幀同步高脈沖，則認為失去幀同步，需要重啟幀同步過程。
(3)接口描述 接口名稱方向 功能 Reset IN復位信號 Clk62 IN62MHz系統(tǒng)時鐘 ReClk5K IN再生5K時鐘 loop_state IN環(huán)路的狀態(tài) bitclk IN位時鐘 bitdata IN位數(shù)據(jù) frameclk OUT 幀時鐘 framedataOUT 幀數(shù)據(jù) framelockOUT 幀鎖定 3.DSP模塊詳細設(shè)計 其中，DSP模塊的功能描述 (1)DSP程序加載完成后控制FPGA復位； (2)完成一路下行遙測和一路測距信號的環(huán)路處理
響應通道的5KHz同步時鐘中斷 從通道FPGA讀取積分-清除器的0.2ms積分累加結(jié)果、相位旋轉(zhuǎn)結(jié)果；
完成通道環(huán)路的跟蹤處理 實現(xiàn)通道的載波鎖頻環(huán)、載波鎖相環(huán)和碼跟蹤算法，控制載波鎖頻環(huán)、載波鎖相環(huán)和碼環(huán)跟蹤鎖定； 輸出通道的鎖頻環(huán)NCO頻率字、鎖相環(huán)NCO頻率字和碼NCO頻率字至前端通道FPGA； (3)讀取FFT快捕及測距通道前向處理FPGA內(nèi)部存儲器中的遙測數(shù)據(jù)、下獲取下行測量信號的載波多普勒頻率、數(shù)據(jù)位計數(shù)、偽碼周期數(shù)、偽碼相位、偽碼CHIP相位、載波的整數(shù)周、載波相位、下行測量信號的信噪比以及下行測量幀數(shù)據(jù)； (4)處理控制命令
接收遙控命令、測量信號的功率比例因子、偽碼碼型、載波多普勒頻率、碼多普勒頻率、載波加速度/加加速度和射頻參考信號頻率；
將控制數(shù)據(jù)轉(zhuǎn)發(fā)給FFT快捕及測距通道前向處理FPGA。
其中，DSP信號處理器接口定義，如下表3所示
表3 其中，DSP信號處理器程序流程包括主程序、中斷服務(wù)程序和環(huán)路處理程序三個組成部分，其中主程序包括初始化，中斷控制，仲裁等。將載波和偽碼的跟蹤鎖定過程放在10kHz中斷程序內(nèi)，只要有新數(shù)據(jù)來就立即進行環(huán)路跟蹤。
流程中所用到的標志變量含義說明如下
DSP輸出控制寄存器 主信號處理DSP的輸出結(jié)果，用于FFT快捕及前向通道處理FPGA的功能進行控制與編程，完成載波周期計數(shù)，偽碼周期計數(shù)，以及載波剝離，調(diào)整再生偽碼發(fā)生器等功能。
(1)FLL_NCO_WORD_ADDR(r) 格式 (2)PLL_NCO_WORD_ADDR(r) 格式 (3)DDLL_NCO_WORD_ADDR(r) 格式 其中，r＝1代表測距通道，r＝0代表遙測通道。
前向通道處理FPGA輸出數(shù)據(jù)寄存器 (4)前向通道處理FPGA0.1ms積分清除結(jié)果寄存器 I_PM_20K_ACCUM_FRONT_ADDR(r) Q_PM_20K_ACCUM_FRONT_ADDR(r) I_PM_20K_ACCUM_BACK_ADDR(r) Q_PM_20K_ACCUM_BACK_ADDR(r) I_PM_10K_ACCUM_ADDR(r) Q_PM_10K_ACCUM_ADDR(r) 格式 (5)前向通道處理FPGA相位旋轉(zhuǎn)結(jié)果寄存器 I_PM_10K_ROTATE_ADDR(r) Q_PM_10K_ROTATE_ADDR(r) I_WE_10K_ROTATE_ADDR(r) Q_WE_10K_ROTATE_ADDR(r) I_WL_10K_ROTATE_ADDR(r) Q_WL_10K_ROTATE_ADDR(r) 格式 (6)前向通道處理FPGAFFT快捕結(jié)果寄存器 FFT_ACQUI_STATE_ADDR(r) FFT_ACQUI_DOPP_ADDR(r) 其中，r＝1代表測距通道，r＝0代表遙測通道 下面對DSP模塊的三部分組成詳細說明如下 DSP主程序流程說明(main) ①程序描述 主程序是DSP后向通道處理軟件程序中的主要部分，對DSP的外部存儲器和中斷的設(shè)置，完成對整個DSP軟件程序的控制處理。
②功能 主程序的主要功能是完成初始化工作和環(huán)路處理程序的循環(huán)控制，初始化工作包括CSL庫的初始化，全局變量初始化。另外，主程序中還完成了中斷的映射與設(shè)置。
③輸入項 FFT_Acqui_Flag捕獲狀態(tài)標志 名稱類型描述 FFT_Acqui_Flag int(整型) 0未捕獲 1捕獲 INTR_0_2ms_Flag軟件中斷標志 名稱類型描述 INTR_0_2ms_Flag char(字符型)TRUE中斷發(fā)生 FALSE中斷清除 ④流程邏輯 如圖7所示，首先進行開機初始化，包括CSL庫函數(shù)的初始化，以及程序中所需要的全局變量的初始化；之后對環(huán)境變量進行設(shè)置，配置EMIF外部空間寄存器；再者，對外部中斷進行設(shè)置，包括中斷映射，復位，清除和使能。以上所有過程處理完之后，等待中斷標志到來，然后判斷中斷所屬的通道，再進行所屬通道的環(huán)路處理，處理完后清除中斷標志，再繼續(xù)等待下一次中斷的到來。
DSP 0.2ms中斷服務(wù)程序說明(FFT_0_2ms_Intr_ISR) ①程序描述 0.2ms中斷服務(wù)程序是DSP對外部硬件中斷的響應之后，讀取所需外部接口數(shù)據(jù)而設(shè)計的。
②功能 中斷服務(wù)程序的主要功能是通過開關(guān)中斷的過程中完成外部數(shù)據(jù)的讀入，另外，每開一次中斷讀取完數(shù)據(jù)后，將該通道軟件中斷標志置高，以備主程序進行環(huán)路處理的程序控制。
③性能 a)精度要求
積分清除結(jié)果寄存器取32位數(shù)據(jù)
相位旋轉(zhuǎn)結(jié)果寄存器取32位數(shù)據(jù) 其中，F(xiàn)PGA前向通道處理器輸出的相位旋轉(zhuǎn)結(jié)果位寬為36bit，DSP外部數(shù)據(jù)讀取位寬只有32bit，一個數(shù)據(jù)要進行兩次外部數(shù)據(jù)線讀取再進行整合，在程序中相位旋轉(zhuǎn)數(shù)據(jù)仍要保持36bit位寬。
④輸入項
前向通道處理FPGA輸出(DSP輸入)數(shù)據(jù)寄存器 前向通道處理FPGA 0.2ms積分清除結(jié)果寄存器 I_PM_5K_ACCUM_ADDR(r) Q_PM_5K_ACCUM_ADDR(r) 格式 前向通道處理FPGA相位旋轉(zhuǎn)結(jié)果寄存器 I_PM_5K_ROTATE_ADDR(r) Q_PM_5K_ROTATE_ADDR(r) I_WE_5K_ROTATE_ADDR(r) Q_WE_5K_ROTATE_ADDR(r) I_WL_5K_ROTATE_ADDR(r) Q_WL_5K_ROTATE_ADDR(r) 格式 前向通道處理FPGA FFT快捕結(jié)果寄存器 FFT_ACQUI_STATE_ADDR(r) 格式 FFT_ACQUI_DOPP_ADDR(r) 格式 其中，r＝1代表測距通道，r＝0代表遙測通道 ⑤輸出項
積分清除結(jié)果 I_pm_5k_Accum_past[r] Q_pm_5k_Accum_past[r] I_pm_5k_Accum_curr[r] Q_pm_5k_Accum_curr[r]
相位旋轉(zhuǎn)結(jié)果 I_pm_5k_Rotate[r] Q_pm_5k_Rotate[r] I_we_5k_Rotate[r] Q_we_5k_Rotate[r] I_wl_5k_Rotate[r] Q_wl_5k_Rotate[r]
FFT捕獲寄存器 FFT_Acqui_State[r] FFT_Acqui_Dopp_Word[r]
0.2ms中斷發(fā)生標志 Irq_01ms_Flag[r] 其中，r＝1代表測距通道，r＝0代表遙測通道 ⑥流程邏輯 如圖8所示，進入中斷服務(wù)程序后，首先將外部中斷關(guān)閉后清除即保護現(xiàn)場，然后保存前一次通道積分清除結(jié)果，讀取當前通道積分清除結(jié)果、相位旋轉(zhuǎn)結(jié)果，并將中斷標志變量置為有效，最后打開中斷，恢復現(xiàn)場后退出中斷。DSP后向通道處理的軟件程序設(shè)計中，對于0.2ms的中斷服務(wù)程序的設(shè)計分為測距通道0.2ms中斷服務(wù)程序和遙測通道0.2ms中斷服務(wù)程序。
⑦接口如圖9所示 中斷服務(wù)程序與主程序之間的接口軟件中斷標志、捕獲狀態(tài)標志； 中斷服務(wù)程序與環(huán)路處理程序的接口積分清除數(shù)據(jù)、相位旋轉(zhuǎn)數(shù)據(jù)、捕獲多普勒頻率字。
DSP通道環(huán)路處理流程說明(LOOP_TRACK_FUNC) 如圖10所示，環(huán)路處理開始后，首先對環(huán)路狀態(tài)進行確定，如果處于鎖定或跟蹤狀態(tài)，則進行下一步的處理； 環(huán)路計數(shù)器控制整個環(huán)路的處理進程，為單向計數(shù)，每進入一次環(huán)路處理，也即每來一次中斷讀取新數(shù)據(jù)后對環(huán)路計數(shù)器加1。
FLL處理中，由FLL門限切換標志控制FLL鑒頻器采用10K積分清除數(shù)據(jù)還是20K積分清除數(shù)據(jù)，接著對鑒頻結(jié)果進行環(huán)路濾波，輸出FLL NCO控制字； PLL處理中，鑒相器采用二象限鑒相，鑒相結(jié)果通過環(huán)路濾波器輸出PLL NCO控制字； DDLL處理中，對于碼相位的鑒別中要有一步歸整的處理，即鑒別結(jié)果超前2個碼片則歸為+2，滯后2個碼片則歸為-2；鑒別結(jié)果通過環(huán)路濾波再由載波輔助的處理后輸出DDLLNCO控制字； ①程序描述 環(huán)路處理程序為DSP后向處理的核心部分，實現(xiàn)數(shù)據(jù)鑒別算法，環(huán)路濾波算法，處理完后得到的數(shù)據(jù)要向FPGA前向通道處理器輸出，以完成整個跟蹤過程。
②功能 環(huán)路處理程序在捕獲模塊的偽碼相位預測值和多普勒頻率預測值的基礎(chǔ)之上，進行偽碼相位的跟蹤和載波相位的鎖定跟蹤，主要完成FLL鑒別算法，F(xiàn)LL環(huán)路濾波算法，PLL鑒別算法，PLL環(huán)路濾波算法，DDLL鑒別算法，DDLL環(huán)路濾波算法，F(xiàn)LL鎖定判決，PLL鎖定判決，DDLL鎖定判決。
③性能
各環(huán)路NCO頻率字寄存器取32位數(shù)據(jù)
FLL，PLL，DDLL鎖定狀態(tài)與環(huán)路狀態(tài)寄存器整合后取32位數(shù)據(jù)，格式如下 BitBit Name描述 31-0 State_Register(r) 狀態(tài)寄存器 0 PLL_Lock_Flag(r)鎖相環(huán)鎖定狀態(tài)；1鎖定，0失鎖 1 FLL_Lock_Flag(r)鎖頻環(huán)鎖定狀態(tài)；1鎖定，0失鎖 2 DDLL_Lock_Flag(r) 碼環(huán)鎖定狀態(tài)； 1鎖定，0失鎖 3-4Loop_State_Flag(r) 環(huán)路狀態(tài)；0復位或未捕獲狀態(tài)1跟蹤狀態(tài)2鎖定狀態(tài) 5-31 Unused 其中，r＝1代表測距通道，r＝0代表遙測通道 ④輸入項
積分清除結(jié)果 I_pm_5k_Accum_past[r] Q_pm_5k_Accum_past[r] I_pm_5k_Accum_curr[r] Q_pm_5k_Accum_curr[r] 格式
相位旋轉(zhuǎn)結(jié)果 I_pm_5k_Rotate[r] Q_pm_5k_Rotate[r] I_we_5k_Rotate[r] Q_we_5k_Rotate[r] I_wl_5k_Rotate[r] Q_wl_5k_Rotate[r] 格式
FFT捕獲寄存器 FFT_Acqui_Dopp_Word[r] 格式 其中，r＝1代表測距通道，r＝0代表遙測通道 ⑤輸出項
鎖頻環(huán)NCO頻率字 FLL_NCO_WORD_ADDR(r) 格式
鎖相環(huán)NCO頻率字 PLL_NCO_WORD_ADDR(r) 格式
碼環(huán)NCO頻率字 DDLL_NCO_WORD_ADDR(r) 格式
狀態(tài)寄存器 STATE_REGISTER_ADDR(r) 格式 其中，r＝1代表測距通道，r＝0代表遙測通道 ⑥鎖頻環(huán)跟蹤模塊(FLL_TRACK_FUNC) 該模塊中實現(xiàn)的功能FLL鑒別算法，F(xiàn)LL環(huán)路濾波算法。
⑦輸入項
積分清除結(jié)果 I_pm_5k_Accum_past[r] Q_pm_5k_Accum_past[r] I_pm_5k_Accum_curr[r] Q_pm_5k_Accum_curr[r] 格式
FFT捕獲寄存器 FFT_Acqui_Dopp_Wbrd[r] 格式 其中，r＝1代表測距通道，r＝0代表遙測通道 ⑧輸出項
鎖頻環(huán)NCO頻率字 FLL_NCO_WORD(r) 格式 其中，r＝1代表測距通道，r＝0代表遙測通道 另外，鎖頻環(huán)算法鎖頻環(huán)鑒別器采用點交叉鑒頻算法，公式如下 為了獲得更大的鑒頻范圍，鎖頻環(huán)先采用20K鑒頻，而后采用10K鑒頻。對于20K鑒頻，反正切采用四象限算法；對于10K鑒頻，反正切采用二象限算法。根據(jù)式(24)(25)，忽略噪聲后，代入(2)式，得 根據(jù)三角和差公式，得 再由θ(k)-θ(k-1)＝2πTΔfd，T為積分清除時間，采用20K時，T＝0.05ms；采用10K時，T＝0.2ms。所以鎖頻環(huán)鑒別算法的結(jié)果為efk＝Δfd，其中，即信號實際多普勒頻率與本地估計多普勒頻率的差值。
鎖頻環(huán)路濾波算法 對于相同階數(shù)的跟蹤環(huán)路，相對鎖相環(huán)和碼環(huán)中采用的濾波器，鎖頻環(huán)的濾波器需要增加一個積分器。
鎖頻環(huán)相對于鎖相環(huán)，對動態(tài)的應力較好。為應對同樣的動態(tài)，鎖頻環(huán)的階數(shù)可以比鎖相環(huán)的階數(shù)低一階。所以載波跟蹤鎖頻環(huán)采用二階環(huán)路，一階濾波器實現(xiàn)。
一階最優(yōu)環(huán)路濾波器為 其中，Kd＝1，為頻率鑒別器的增益，為NCO的增益，K＝KdKv為環(huán)路濾波器的增益，wn為環(huán)路的自然頻率。
相應的載波環(huán)的濾波器為 二階載波環(huán)路的濾波器如圖11、12所示。
采用數(shù)字矩形積分映像方式，其映射關(guān)系為其中T為環(huán)路濾波器的輸入采樣頻率(這里的T是前級的鑒頻算法的輸出鑒頻結(jié)果的時間間隔)。
二階載波環(huán)路濾波器的離散傳遞函數(shù)為 其實域?qū)磉_式為 其中，T-為濾波器輸入采樣時間間隔，T＝0.1ms； ωn-為環(huán)路的自然頻率，ωn＝1.89BLF，BLF為環(huán)路的帶寬。
①輸入項
相位旋轉(zhuǎn)結(jié)果 I_pm_10k_Rotate[r] Q_pm_10k_Rotate[r] 格式 其中，r＝1代表測距通道，r＝0代表遙測通道 ②輸出項
鎖相環(huán)NCO頻率字 PLL_NCO_WORD(r) 格式 其中，r＝1代表測距通道，r＝0代表遙測通道 鎖相環(huán)算法 對經(jīng)過解調(diào)、解擴后的信號進行積分清除，經(jīng)過相位旋轉(zhuǎn)，采用鎖相環(huán)進一步消除頻差和相位差，相位旋轉(zhuǎn)如下實現(xiàn) 選擇
作為鎖相環(huán)的鑒別算法，即二象限鑒相。
鎖相環(huán)環(huán)路濾波算法采用二階環(huán)路濾波器，即三階跟蹤環(huán)路，其最優(yōu)環(huán)路濾波器為 其中，ωnp為環(huán)路的自然頻率；Kd為鑒相器增益(Kd＝1)；Kv為NCO增益其中 該環(huán)路濾波器的模擬實現(xiàn)形式如圖13所示。圖中，K＝KdKv為環(huán)路增益。
采用數(shù)字矩形積分映像方式，其映射關(guān)系為其中T為環(huán)路濾波器的輸入采樣頻率(在本系統(tǒng)中，T＝0.2ms，由載波跟蹤環(huán)路的更新時間T＝0.2ms決定)。
環(huán)路濾波器的離散傳遞函數(shù)為 其時域?qū)磉_式為 (4.16) 其中，ωnP＝1.2BLF，BLF為跟蹤環(huán)路帶寬，T是環(huán)路濾波器采樣時間間隔(等于環(huán)路更新時間)。
碼環(huán)跟蹤模塊(DDLL_TRACK_FUNC) 該模塊完成的功能有DDLL鑒別算法，DDLL環(huán)路濾波算法。
①輸入項
相位旋轉(zhuǎn)結(jié)果 I_pm_5k_Rotate[r] Q_pm_5k_Rotate[r] I_we_5k_Rotate[r] Q_we_5k_Rotate[r] I_wl_5k_Rotate[r] Q_wl_5k_Rotate[r] 格式
鎖頻環(huán)NCO頻率字 FLL_NCO_WORD(r) 格式
鎖相環(huán)NCO頻率字 PLL_NCO_WORD(r) 格式 其中，r＝1代表測距通道，r＝0代表遙測通道 ②輸出項
碼環(huán)NCO頻率字 DDLL_NCO_WORD(r) 格式 其中，r＝1代表測距通道，r＝0代表遙測通道 偽碼跟蹤環(huán)算法 該碼跟蹤環(huán)鑒別算法采用點積鑒別算法，采用“歸一化”操作，這樣做的好處是能有效減少幅度敏感性，同時在適當信噪比條件下提供不變的鑒別器增益，有助于確定跟蹤環(huán)路的增益。
歸一化的點積鑒別器算法如下 式中，Ies(k)、Ips(k)、Ils(k)分別為輸入同相數(shù)字信號與超前碼、實時碼及滯后碼在數(shù)字相關(guān)積累后的輸出，Qes(k)、Qps(k)、Qls(k)分別為輸入正交數(shù)字信號與超前碼、實時碼、滯后碼在數(shù)字相關(guān)積累后的輸出。
碼環(huán)路濾波器 偽碼跟蹤環(huán)路采用二階環(huán)路，參考GPS系統(tǒng)的設(shè)計，其最優(yōu)環(huán)路傳遞函數(shù)為 二階環(huán)路對應的一階濾波器為 因此，一階濾波器的模擬實現(xiàn)如圖14 采用數(shù)字矩形積分映像方式，其映射關(guān)系為其中T為環(huán)路濾波器的輸入采樣頻率，也就是積分清除器的時間間隔。環(huán)路濾波器數(shù)字實現(xiàn)框圖如圖15 二階DDLL環(huán)路的一階數(shù)字濾波器的離散傳遞函數(shù)為 時域?qū)磉_式為 其中，ωn-為環(huán)路濾波器的自然角頻率，ωn＝1.89BLF，BLF＝2為環(huán)路帶寬；T-為環(huán)路濾波器輸入采樣時間間隔(等于環(huán)路更新時間)； K＝KdKv為環(huán)路濾波器增益。Kd＝2為鑒相器增益，為NCO增益，其中fs＝62MHz。y(k)是濾波器輸出的頻率字增量，在頻率字更新時，該頻率字增量與碼率頻率字偏置Pbias(等于
)及載波輔助量頻率字相加后一起作為碼率控制字。碼率控制字在積分清除時鐘再生10kHz時鐘的控制下進入偽碼生成器。
載波輔助設(shè)計 載波跟蹤環(huán)在跟蹤載波變化的同時向碼環(huán)提供一個載波輔助用以校正由于多普勒效應引起的碼率變化。偽碼碼率為fc，應答機接收下行載波頻率為fdown，則由于動態(tài)運動而帶來的偽碼碼率變化量為
為其中，
為載波輔助的比例因子，
為載波環(huán)路濾波器輸出的多普勒頻率估計值。
載波頻率由兩個部分組成，(1)載波跟蹤鎖頻環(huán)估計的頻率其中
是輸入的載波跟蹤鎖頻環(huán)估計的頻率字，CLKFLL是載波跟蹤鎖頻環(huán)的NCO累加頻率。(2)載波跟蹤鎖相環(huán)估計的頻率其中
是輸入的載波跟蹤鎖相環(huán)估計的頻率字，10kHz是載波跟蹤鎖相環(huán)的NCO累加頻率。
碼環(huán)的頻率其中
是碼環(huán)的頻率字增量，CLKDDLL是碼環(huán)實現(xiàn)NCO功能的累加器的累加頻率。
載波輔助模塊輸入的是載波跟蹤鎖頻環(huán)和載波跟蹤鎖相環(huán)的頻率字增量，輸出的是碼跟蹤環(huán)的頻率字增量，所以用頻率字表示頻率帶入可得 化簡得 將式中的
以及碼環(huán)環(huán)路濾波器輸出的頻率字增量值和固定頻率字偏置頻率
相加后，一起回饋給再生偽碼發(fā)生器進行調(diào)整。如此即可有效降低載體機動對偽碼延遲鎖定環(huán)的影響，從而提高碼跟蹤環(huán)的動態(tài)跟蹤性能和跟蹤精度。CLKFLL＝CLKPLL＝CLKDDLL＝62MHz。
鎖定判別模塊(LOOP_LOCK_FUNC) 鎖定判別模塊主要功能是完成FLL鎖定判決，PLL鎖定判決，DDLL鎖定判決，并依據(jù)PLL鎖定狀態(tài)完成環(huán)路狀態(tài)的鎖定判決。
FLL，PLL，DDLL的鎖定判決中，都是利用其鑒別算法得到的鑒別結(jié)果進行平滑濾波之后，再進行門限比較來判定各自的鎖定狀態(tài)。
環(huán)路處理流程邏輯如圖16所示。
接口描述，如圖17 環(huán)路處理程序與中斷服務(wù)程序接口積分清除數(shù)據(jù)、相位旋轉(zhuǎn)數(shù)據(jù)、捕獲多普勒頻率字； 環(huán)路處理程序與測距通道數(shù)據(jù)寄存器接口鎖頻環(huán)NCO頻率字、鎖相環(huán)NCO頻率字、碼環(huán)NCO頻率字、狀態(tài)輸出寄存器； 環(huán)路處理過程在進行到環(huán)路計數(shù)器計數(shù)到128后，開始FLL，PLL，DDLL的鎖定判決處理。首先對前128點的鎖定判決中采用的數(shù)據(jù)進行平均，這樣做的目的是為了消除隨機誤差； FLL鎖定判決中，對128點的平均結(jié)果進行αβ濾波，即平滑濾波，之后進行FLL鑒別切換門限的判決和FLL鎖定判決，輸出FLL的鎖定狀態(tài)； PLL鎖定判決中，對128點的平均結(jié)果進行αβ濾波，進行PLL鎖定判決，輸出PLL的鎖定狀態(tài)； 利用PLL鎖定狀態(tài)對環(huán)路的狀態(tài)進行判決，輸出環(huán)路狀態(tài)； DDLL鎖定判決中，對128點的平均結(jié)果進行αβ濾波，進行DDLL鎖定判決，輸出DDLL的鎖定狀態(tài)； 至此，整個環(huán)路的處理過程結(jié)束，輸出結(jié)果反饋給FPGA以實現(xiàn)整個環(huán)路的跟蹤過程。
權(quán)利要求
1. 一種高動態(tài)擴頻精密測距接收機，采用靈活的現(xiàn)場可編程門陣列+數(shù)字信號處理的結(jié)構(gòu)，實現(xiàn)全數(shù)字化操作；其主要包括FPGA及DSP兩大模塊；其特征在于
(一)FPGA硬件模塊設(shè)計
FPGA模塊采用自頂向下的設(shè)計方法，按照外部接口——內(nèi)部功能模塊的信息流設(shè)計，主要由FPGA外部接口、FPGA接收模塊構(gòu)成
(1)FPGA外部接口模塊設(shè)計，包括
FPGA與DSP接口完成與DSP-EMIF之間數(shù)據(jù)總線、地址總線、控制總線連接，其中控制總線中含有片選、讀寫控制、輸出使能、系統(tǒng)復位等信號線；DSP可以通過數(shù)據(jù)總線對FPGA內(nèi)部寄存器、存儲空間進行讀寫操作；DSP通過地址總線進行地址譯碼對FPGA內(nèi)部進行尋址操作；
FPGA與射頻前端接口射頻前端信號通過ADC采樣后，得到數(shù)字信號，在FPGA內(nèi)部進行數(shù)字信號鎖存后，進行數(shù)字信號處理；
FPGA載波、偽碼模擬信號接口輸出含有載波多譜勒的數(shù)字信號，通過DAC與帶通濾波器BPF后，進行電平調(diào)節(jié)，送給射頻前端；
系統(tǒng)工作時鐘接口接收射頻前端輸出的系統(tǒng)工作時鐘；
1PPS時鐘基準輸出接口輸出本地1PPS秒脈沖時間基準；
1PPS可調(diào)時間輸出接口輸出本地調(diào)整1PPS秒脈沖時間；
1PPM可調(diào)時間輸出接口輸出本地調(diào)整1PPM分秒沖時間；
(2)FPGA接收模塊設(shè)計
FPGA接收模塊主要構(gòu)成單元包括
偽碼快捕單元
載波偽碼跟蹤環(huán)路
數(shù)據(jù)恢復與幀同步
再生數(shù)據(jù)組幀與數(shù)據(jù)CRC糾錯
載波相位與偽碼相位提取寄存器
其中，偽碼快捕單元接收AD轉(zhuǎn)換電路輸出的數(shù)字中頻信號，產(chǎn)生再生載波對數(shù)字中頻信號進行下變頻，完成載波剝離；采用FFT方法實現(xiàn)相關(guān)運算；對相關(guān)結(jié)果進行檢測判決，并計算信噪比；在捕獲完成時獲得擴頻信號的偽碼相位和載波多普勒頻移的粗略估計，將其與捕獲狀態(tài)一起輸出給載波和碼跟蹤電路；
(二)FPGA模塊軟件設(shè)計
FPGA專用數(shù)字信號處理器的設(shè)計將分為頂層設(shè)計和模塊級設(shè)計；頂層設(shè)計用于描述各模塊間的關(guān)系，模塊級設(shè)計用于實現(xiàn)各模塊的功能；頂層設(shè)計成DSP數(shù)據(jù)控制接口模塊、前向測距通道處理模塊和前向遙測通道處理模塊三個部分；
前向測距通道處理模塊和前向遙測通道處理模塊包括積分清除計算單元、載波鎖頻環(huán)處理單元、載波鎖相環(huán)處理單元、再生偽碼發(fā)生器單元、位同步處理單元、幀同步處理單元；
1積分清除計算單元
由數(shù)字混頻器、數(shù)字相關(guān)器等組成；數(shù)字混頻器的作用是將GPS射頻前端輸出的數(shù)字中頻信號變換成I、Q兩路數(shù)字零中頻信號，便于后面進行基帶信號解擴；
其中，數(shù)字混頻器用乘法器實現(xiàn)。載波NCO的I、Q輸出與輸入信號在乘法器中進行數(shù)字下變頻，于是去除輸入信號載頻而保留了用于基帶相關(guān)的碼；
其中，數(shù)字相關(guān)器由數(shù)字乘法器和積分-清除器構(gòu)成；
所述的數(shù)字相關(guān)器的功能
1)將鎖頻環(huán)載波NCO查找表輸出的本地復制I，Q兩路載波信號與數(shù)字中頻信號幅度轉(zhuǎn)換后的結(jié)果相乘，實現(xiàn)中頻數(shù)字信號的下變頻；
2)下變頻的結(jié)果利用碼環(huán)的再生偽碼發(fā)生器產(chǎn)生的各路再生偽碼進行解擴，每0.2ms得到的積分清除結(jié)果輸出，作為之后的鎖頻環(huán)鑒別器以及相位旋轉(zhuǎn)模塊的輸入；
所述的數(shù)字相關(guān)器的算法如下
1)將鎖頻環(huán)載波NCO的輸出Nco和幅度轉(zhuǎn)換后的結(jié)果Adc下變頻，就是將二者進行乘法運算，得到二進制表示的補碼結(jié)果。硬件實現(xiàn)中調(diào)用了FPGA芯片中集成的硬件乘法器；
2)積分清除的原理就是用一個累加器對數(shù)字下變頻后輸入信號與再生偽碼相乘的每一位結(jié)果在系統(tǒng)時鐘Clk62的上升沿進行累加，經(jīng)過0.2ms的積分累積后，在再生5KHz為高電平時，利用Clk62時鐘的下降沿鎖存積分清除結(jié)果并輸出，同時利用62MHz的上升沿進行同步置數(shù)；
2載波鎖頻環(huán)處理單元
該單元包括載波相位累積器和載波鎖頻環(huán)NCO查找表子單元；
A.載波相位累積器模塊設(shè)計
載波相位累積器硬件包括預置寄存器、更新寄存器、累加器、累加結(jié)果寄存器、整周計數(shù)器組成；
所述的載波相位累積器功能描述
1)累加鎖頻環(huán)環(huán)路頻率字與中頻頻率字，累加的結(jié)果作為鎖頻環(huán)載波NCO正余弦查找表的輸入；
2)累加鎖頻環(huán)環(huán)路頻率字，輸出鎖頻環(huán)多普勒載波累加器計數(shù)值；
所述的載波相位累積器功能描述算法描述
1)在偽碼再生5KHz同步時鐘超前四個時鐘周期的ReClk5K_E_4prd的高電平更新頻率字；
2)用系統(tǒng)時鐘Clk62的上升沿對新的頻率字和中頻頻率字進行累加，并取NCO累加結(jié)果的高12位作為查找表的輸入；
3)用系統(tǒng)時鐘Clk62的上升沿對新的頻率字進行單獨累加，取49位累加結(jié)果作為鎖頻環(huán)多普勒載波累加器計數(shù)值；
B.載波鎖頻環(huán)NCO查找表的設(shè)計
載波鎖頻環(huán)NCO查找表設(shè)置有頻率控制字輸入接口，載波環(huán)路通過不斷調(diào)整載波鎖頻環(huán)NCO查找表的頻率字來保持對接收信號載波頻率和相位的跟蹤；
載波鎖頻環(huán)NCO查找表要有足夠的頻率分辨率，保證能夠高精度測量載波多普勒頻率，這就要求載波鎖頻環(huán)NCO查找表要有足夠的相位累加器字長，來滿足頻率分辨率的要求；載波鎖頻環(huán)NCO查找表的基準頻率fs＝62MHz；當載波鎖頻環(huán)NCO查找表的相位累加器字長為32位時，頻率分辨率為δf＝fclk/232＝0.014Hz，可滿足上面載波頻率調(diào)整的需要；設(shè)頻率控制字為W，則輸出頻率為
由于前面的相位累加的功能已經(jīng)在載波相位累積器模塊里面實現(xiàn)了，因此本部分只實現(xiàn)查找表的功能；
載波鎖頻環(huán)NCO查找表功能描述
根據(jù)載波相位累積器的輸出，產(chǎn)生本地復制載波信號；
載波鎖頻環(huán)NCO查找表算法描述
將載波相位累積器累加結(jié)果的高12位送入正余弦查找表(由ISE7.1生成的IP核)當中，輸出的8位查表值在62MHz系統(tǒng)時鐘的上升沿進行鎖存；
3載波鎖相環(huán)處理單元
載波鎖相環(huán)處理單元主要完成以下功能
1)接收外部復位控制信號，對自身進行復位，即返回至起始狀態(tài)；
2)對輸入的數(shù)字中頻信號進行下變頻、解擴以及積分清除，并提取0.2ms時刻的即時通道，超前滯后1/2、1/4通道的積分清除器結(jié)果給主信號處理器；
3)提取0.2ms時刻的載波整數(shù)、小數(shù)周相位，NCO累加結(jié)果寄存器的值給主信號處理器；
4)進行接收數(shù)據(jù)的解調(diào)，輸出串行解調(diào)數(shù)據(jù)和幀同步信號；
該載波鎖相環(huán)處理單元包括載波相位累積器與載波NCO查找表單元；
載波相位累積器的功能描述
累加鎖相環(huán)環(huán)路頻率字，輸出鎖相環(huán)多普勒載波累加器計數(shù)值，累加的結(jié)果的(31 downto20)共12位作為鎖相環(huán)載波NCO正余弦查找表的輸入；
載波相位累積器的算法描述
1)在偽碼再生5KHz同步時鐘超前四個時鐘周期的ReClk5K_E_4prd的高電平更新頻率字；
2)用系統(tǒng)時鐘Clk62的上升沿對新的頻率字進行累加，取49位累加結(jié)果作為鎖相環(huán)多普勒載波累加器計數(shù)值，并取NCO累加結(jié)果的共12位作為查找表的輸入；
B.載波鎖相環(huán)NCO查找表模塊設(shè)計
根據(jù)載波PLL相位累積器的輸出，產(chǎn)生本地復制載波信號；
載波鎖相環(huán)NCO查找表的算法將載波相位累積器累加結(jié)果的共12位送入正余弦查找表當中，輸出的8位查表值在62MHz系統(tǒng)時鐘的上升沿進行鎖存；
4再生偽碼發(fā)生器單元模塊設(shè)計
再生偽碼發(fā)生器單元是為偽碼跟蹤環(huán)路提供多路偽碼的單元，它接收捕獲電路部分給出的FFT快捕碼片數(shù)，在時鐘的推動下產(chǎn)生即時及超前、滯后分別為
碼相位的各路偽碼，用于對輸入數(shù)據(jù)碼相位的鑒別；
5位同步處理單元
(1)功能描述
測距信號的信息位和偽碼周期是同步的。信息位速率是1kbps，每一位數(shù)據(jù)中包含1個偽碼周期。數(shù)據(jù)位時鐘對應偽碼周期的起始位置；
(2)算法描述
測距通道在跟蹤環(huán)路鎖定時，用作環(huán)路積分清除的再生5kHz時鐘的上升沿對應偽碼周期的起始位置；
位同步模塊由數(shù)字鎖相環(huán)組成；數(shù)字鎖相環(huán)根據(jù)本地估算的位同步時鐘的相位誤差，對本地估算出的位同步時鐘相位進行連續(xù)不斷的反饋調(diào)節(jié)，從而達到使本地估算的位同步時鐘相位跟蹤測距信號位同步時鐘相位的目的；
I_Circum_sign為輸入的數(shù)據(jù)流，對其進行符號判決，得到+1或者-1作為位同步數(shù)字鎖相環(huán)的輸入信號；
6幀同步處理單元
(1)功能描述
位同步結(jié)束后，需要進行數(shù)據(jù)解調(diào)。對位時鐘內(nèi)的10點數(shù)據(jù)累加，判斷累加結(jié)果的符號，大于0此位判定為‘1’，小于0此位判定為‘0’
數(shù)據(jù)解調(diào)之后，同步數(shù)據(jù)幀的傳輸還需要實現(xiàn)幀同步，即要確定一幀數(shù)據(jù)傳輸開始的時刻通過連續(xù)不斷的檢測幀同步字“EDE20”來確定數(shù)據(jù)幀的開始時刻
(2)算法描述
串行數(shù)據(jù)在位同步邏輯恢復出的位時鐘的作用下，依次移入移位寄存器將移位寄存器的內(nèi)容與預知的固定幀同步字進行比較，如果兩者相同，則輸出高電平，否則保持低電平，這樣，比較邏輯輸出的高電平脈沖即為檢測出來的幀同步脈沖但是這樣的結(jié)果不能直接輸出，因為在數(shù)據(jù)幀的數(shù)據(jù)段中有可能出現(xiàn)偽幀同步字，從而導致輸出虛假的幀同步脈沖，影響數(shù)據(jù)的正確接收比較邏輯輸出的高電平脈沖需要輸入幀保護模塊，消除虛假脈沖
幀保護模塊在內(nèi)部設(shè)立有一個幀同步狀態(tài)標志，在初始時刻，該標志指示尚未得到真正的幀同步脈沖，即尚未實現(xiàn)幀同步在接收到來自比較邏輯的第一個高脈沖后，由于沒有先驗知識判定該脈沖是否為真正的幀同步脈沖，為了防止該幀數(shù)據(jù)丟失，假定它為真正的幀同步脈沖，將它輸出根據(jù)數(shù)據(jù)幀出現(xiàn)的規(guī)律，經(jīng)過一段確知的時間后，應該在確定的時刻能夠檢測到幀同步脈沖的出現(xiàn)如果沒能檢測到高脈沖，則說明比較邏輯前次輸出的高脈沖不是真正的幀同步脈沖，上述過程繼續(xù)如果連續(xù)3次都能在指定位置檢測到幀同步脈沖，則認為已經(jīng)完成幀同步任務(wù)，使幀同步狀態(tài)標志指示已經(jīng)實現(xiàn)幀同步。以后就只在預測的位置讓比較邏輯產(chǎn)生的幀同步脈沖通過；
在實現(xiàn)幀同步以后，仍舊在預測的時刻檢測比較邏輯輸出的高脈沖，如果連續(xù)3沒能檢測到預期的幀同步高脈沖，則認為失去幀同步，需要重啟幀同步過程；
(三)DSP模塊詳細設(shè)計
DSP信號處理器程序流程包括主程序、中斷服務(wù)程序和環(huán)路處理程序三個組成部分，將載波和偽碼的跟蹤鎖定過程放在10kHz中斷程序內(nèi)，只要有新數(shù)據(jù)來就立即進行環(huán)路跟蹤；
(1)DSP主程序流程
主程序是DSP后向通道處理軟件程序中的主要部分，對DSP的外部存儲器和中斷的設(shè)置，完成對整個DSP軟件程序的控制處理。主程序的主要功能是完成初始化工作和環(huán)路處理程序的循環(huán)控制，初始化工作包括CSL庫的初始化，全局變量初始化；另外，主程序中還完成了中斷的映射與設(shè)置；
(2)中斷服務(wù)程序
中斷服務(wù)程序是DSP對外部硬件中斷的響應之后，讀取所需外部接口數(shù)據(jù)而設(shè)計的；
中斷服務(wù)程序的主要功能是通過開關(guān)中斷的過程中完成外部數(shù)據(jù)的讀入，另外，每開一次中斷讀取完數(shù)據(jù)后，將該通道軟件中斷標志置高，以備主程序進行環(huán)路處理的程序控制；
(3)環(huán)路處理程序
環(huán)路處理程序為DSP后向處理的核心部分，實現(xiàn)數(shù)據(jù)鑒別算法，環(huán)路濾波算法，處理完后得到的數(shù)據(jù)要向FPGA前向通道處理器輸出，以完成整個跟蹤過程。
2. 根據(jù)權(quán)利要求1所述的高動態(tài)擴頻精密測距接收機，其特征在于所述的偽碼快捕單元可劃分為FFT相關(guān)器模塊和信號檢測模塊兩個模塊。
3. 根據(jù)權(quán)利要求2所述的高動態(tài)擴頻精密測距接收機，其特征在于所述的FFT相關(guān)器模塊的設(shè)計如下
FFT相關(guān)器模塊包括下變頻和抽取模塊，以及FFT/IFFT計算模塊兩部分組成；
(a)下變頻和抽取模塊，包括
●偽碼預置完畢信號
●啟動捕獲信號
●捕獲計算完成信號
●捕獲完成時輸出的0.2ms同步信號
●FFT相關(guān)器模塊和信號檢測模塊之間的0.2ms基準
●啟動FFT相關(guān)器計算信號
●IFFT計算完畢信號
(b)FFT/IFFT計算模塊
本模塊在偽碼預置完畢，收到啟動捕獲的信號后，啟動碼NCO，尋址偽碼RAM產(chǎn)生本地偽碼，對本地偽碼進行FFT，將FFT結(jié)果緩存到RAM；
然后，模塊在收到來自抽取模塊的開始緩存的信號后，根據(jù)抽取模塊送來的數(shù)據(jù)、地址和寫使能，存儲抽取后的信號；在緩存完畢后，讀取這些緩存的信號，然后計算FFT，并把FFT結(jié)果寫回同一塊RAM；
最后，模塊讀取信號FFT和偽碼FFT的緩存結(jié)果，共軛相乘，并計算IFFT，最后輸出IFFT結(jié)果和索引值。
4. 根據(jù)權(quán)利要求2所述的高動態(tài)擴頻精密測距接收機，其特征在于所述的信號檢測模塊的設(shè)計如下
信號檢測模塊包括非相干積累模塊，以及捕獲控制模塊兩部分組成；
(a)非相干積累模塊
非相干積累模塊收到啟動信號后，繼續(xù)等待首次收到IFFT結(jié)果準備好信號后，此時，鎖存IFFT結(jié)果的指數(shù)項到register a，同時，分別對IFFT結(jié)果的實部和虛部求絕對值，計算其平方和，并根據(jù)IFFT結(jié)果的索引值產(chǎn)生寫地址，將平方和值存入RAM中；
然后，該模塊在第N次收到IFFT結(jié)果準備好信號后，計算鎖存的IFFT結(jié)果的指數(shù)項register a與本次IFFT結(jié)果的指數(shù)項之差，將IFFT結(jié)果的實部和虛部取絕對值，按照這一指數(shù)項之差進行移位后，計算移位后的實部和虛部的平方和。同時，根據(jù)IFFT結(jié)果的索引值產(chǎn)生讀地址，讀取RAM中存儲的數(shù)據(jù)，與計算的平方和對應累加后，再根據(jù)IFFT結(jié)果的索引值產(chǎn)生寫地址，將累加值存入RAM中；
在進行最后一次累加時，同時要對寫入RAM的累加值進行峰值檢測，找到峰值及其對應的地址，并且把峰值對應的地址加上16作為起始地址，對RAM進行尋址，計算出峰值附近2048個點的累加值之和，將其除以2048后，作為噪聲功率的估計；最后將峰值、峰值對應的地址以及噪聲功率的估計值鎖存到register b和register c；
(b)捕獲控制模塊
檢測判決的步驟如下
●設(shè)定計數(shù)器K，初始化為K0
●若非相干累加后的峰值大于門限，計數(shù)器K加1；反之，計數(shù)器K減1
●K＝K1，判決檢測到信號；K＝0，判決未檢測到信號；否則，開始新的非相干累加。
5. 根據(jù)權(quán)利要求1所述的高動態(tài)擴頻精密測距接收機，其特征在于所述的中斷服務(wù)程序精度要求積分清除結(jié)果寄存器取32位數(shù)據(jù)；相位旋轉(zhuǎn)結(jié)果寄存器取32位數(shù)據(jù)。
全文摘要
一種高動態(tài)擴頻精密測距接收機，采用靈活的現(xiàn)場可編程門陣列+數(shù)字信號處理的結(jié)構(gòu)，實現(xiàn)全數(shù)字化操作；其主要包括FPGA及DSP兩大模塊；其中，F(xiàn)PGA具體包括硬件及軟件的設(shè)計；DSP模塊具體主程序、中斷服務(wù)程序和環(huán)路處理程序三個組成部分。本發(fā)明的高動態(tài)擴頻精密測距接收機，測距精度高，在通信中抗干擾能力高，測控精確。
文檔編號G01S7/285GK101261318SQ20081010337
公開日2008年9月10日 申請日期2008年4月3日 優(yōu)先權(quán)日2008年4月3日
發(fā)明者勇 徐, 雪 李, 青 常, 磊 劉, 張其善, 吳鑫山 申請人:北京航空航天大學