專(zhuān)利名稱(chēng)：片上系統(tǒng)芯片和對(duì)片上系統(tǒng)芯片進(jìn)行測(cè)試的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信領(lǐng)域，并且特別地，涉及一種片上系統(tǒng)芯片和對(duì)片上系統(tǒng)芯片進(jìn)
行測(cè)試的方法。
背景技術(shù)：
目前，集成電路的片上系統(tǒng)芯片(System On Chip，簡(jiǎn)稱(chēng)為SOC)被廣泛地應(yīng)用 于通信，航空，控制等領(lǐng)域，SOC的集成度越來(lái)越高，例如，用于手機(jī)基帶及應(yīng)用芯片是包 含微控制單元(Micro ControllerUnit，簡(jiǎn)稱(chēng)為MCU)和數(shù)字信號(hào)處理(Digital Signal Processing,簡(jiǎn)稱(chēng)為DSP)在內(nèi)的多核SOC。 相關(guān)技術(shù)中，對(duì)于復(fù)雜的信號(hào)處理，是通過(guò)硬件加速器的方法掛在DSP或MCU的總 線上來(lái)實(shí)現(xiàn)。當(dāng)這種復(fù)雜的SOC芯片出廠時(shí)，通常使用諸如邊界掃描(boundary scan)、測(cè) 試機(jī)(tester)的方法來(lái)檢測(cè)芯片的好壞。 這種通用的測(cè)試方法并不能完全確保測(cè)試后芯片的功能，特別是上述復(fù)雜的加速
器的功能。而另外的諸如trace的方法僅適合于debug,并不利于芯片功能的快速測(cè)試。此
外，相關(guān)技術(shù)中還存在使用系統(tǒng)總線提供測(cè)試向量進(jìn)行芯片測(cè)試的方法，但主要是使用信 號(hào)仿真單元將主機(jī)輸出的測(cè)試信號(hào)轉(zhuǎn)換為基于目標(biāo)測(cè)試主機(jī)接口標(biāo)準(zhǔn)的測(cè)試信號(hào)，并輸出
給外部測(cè)試芯片來(lái)實(shí)現(xiàn)測(cè)試的，但是，上述的處理并沒(méi)有涉及到芯片內(nèi)部的架構(gòu)設(shè)計(jì)。然 而，目前尚未提出能夠解決針對(duì)無(wú)法有效地快速測(cè)試SOC芯片的功能的問(wèn)題的技術(shù)方案。

發(fā)明內(nèi)容
考慮到目前無(wú)法有效地快速測(cè)試SOC芯片的功能的問(wèn)題而做出本發(fā)明，為此，本 發(fā)明的主要目的在于提供一種片上系統(tǒng)芯片和對(duì)片上系統(tǒng)芯片進(jìn)行測(cè)試的方法，以解決相 關(guān)技術(shù)中的上述問(wèn)題。 根據(jù)本發(fā)明的一個(gè)方面，提供了一種片上系統(tǒng)芯片，包括處理器、DMA，其中，處理 器、DMA通過(guò)總線MUX連接至外設(shè)和/或加速器并能夠選擇外設(shè)和/或加速器。
根據(jù)本發(fā)明的片上系統(tǒng)芯片進(jìn)一步包括第一 10 MUX，用于將來(lái)自外部測(cè)試信號(hào) 發(fā)生器的測(cè)試數(shù)據(jù)傳送到總線MUX上，并由總線MUX選擇并驅(qū)動(dòng)外設(shè)或者加速器進(jìn)行測(cè)試；
至少一個(gè)結(jié)果和狀態(tài)模塊，用于接收對(duì)外設(shè)和/或加速器的測(cè)試結(jié)果，并將測(cè)試結(jié)果發(fā)送 到相應(yīng)的第二 10 MUX ;至少一個(gè)第二 IOMUX，用于將測(cè)試結(jié)果發(fā)送到外部測(cè)試數(shù)據(jù)分析器， 以實(shí)現(xiàn)對(duì)測(cè)試結(jié)果的分析。 此外，上述芯片進(jìn)一步包括至少一個(gè)中斷控制器，用于通過(guò)產(chǎn)生中斷來(lái)控制結(jié)果 和狀態(tài)模塊進(jìn)行測(cè)試結(jié)果的輸出。 其中，至少一個(gè)中斷控制器連接至外部測(cè)試數(shù)據(jù)分析器，并用于將標(biāo)識(shí)中斷控制 器狀態(tài)是否正常的數(shù)據(jù)發(fā)送至外部測(cè)試數(shù)據(jù)分析器。 此外，上述芯片進(jìn)一步包括至少一個(gè)安全保險(xiǎn)模塊，用于在測(cè)試完成之后，廢棄 測(cè)試總線。
4
此外，上述芯片進(jìn)一步包括與外部測(cè)試信號(hào)發(fā)生器連接的管腳，其中，管腳用于將 測(cè)試數(shù)據(jù)傳輸至第一 10 MUX，并用于通過(guò)第一 10 MUX實(shí)現(xiàn)片上系統(tǒng)芯片內(nèi)的模塊復(fù)用。
此外，上述芯片進(jìn)一步包括寄存器，用于通過(guò)第一 10 MUX實(shí)現(xiàn)與外部測(cè)試信號(hào) 發(fā)生器的數(shù)據(jù)讀寫(xiě)，以供外部測(cè)試信號(hào)發(fā)生器判斷片上系統(tǒng)芯片的模塊功能是否正常。
其中，外部測(cè)試數(shù)據(jù)分析器用于根據(jù)測(cè)試結(jié)果判斷片上系統(tǒng)芯片是否正常。
根據(jù)本發(fā)明的另一方面，提供了一種對(duì)片上系統(tǒng)芯片進(jìn)行測(cè)試的方法。
根據(jù)本發(fā)明的對(duì)片上系統(tǒng)芯片進(jìn)行測(cè)試的方法包括外部測(cè)試信號(hào)發(fā)生器產(chǎn)生測(cè) 試數(shù)據(jù)以通過(guò)管腳驅(qū)動(dòng)片上系統(tǒng)芯片中需要測(cè)試的處理器的總線；第一 10 MUX將管腳連 接到總線MUX上，由總線MUX選擇外設(shè)或加速器并通過(guò)相應(yīng)的通路對(duì)所選的外設(shè)或加速器 提供驅(qū)動(dòng)；外設(shè)或加速器將測(cè)試結(jié)果通過(guò)結(jié)果和狀態(tài)模塊發(fā)送到外部測(cè)試數(shù)據(jù)分析器，以 供外部測(cè)試數(shù)據(jù)分析器對(duì)測(cè)試結(jié)果進(jìn)行分析。 其中，外設(shè)或加速器將測(cè)試結(jié)果通過(guò)結(jié)果和狀態(tài)模塊發(fā)送到外部測(cè)試數(shù)據(jù)分析器 的具體處理為外設(shè)或加速器將測(cè)試結(jié)果發(fā)送到結(jié)果和狀態(tài)模塊；結(jié)果和狀態(tài)模塊將測(cè)試 結(jié)果通過(guò)第二 IOMUX發(fā)送到外部測(cè)試數(shù)據(jù)分析器。 此外，外部測(cè)試數(shù)據(jù)分析器對(duì)測(cè)試結(jié)果進(jìn)行分析之后，上述方法進(jìn)一步包括外部
測(cè)試數(shù)據(jù)分析器根據(jù)分析結(jié)果判斷測(cè)試是否通過(guò)；并在測(cè)試完成后，廢棄測(cè)試總線。 借助于本發(fā)明的技術(shù)方案，通過(guò)對(duì)片上系統(tǒng)芯片結(jié)構(gòu)的改進(jìn)，解決了 SOC芯片不
能夠快速測(cè)試的問(wèn)題，提高了芯片檢測(cè)的正確率和效率，從而能夠快速的挑選功能完好的心片。 本發(fā)明的其它特征和優(yōu)點(diǎn)將在隨后的說(shuō)明書(shū)中闡述，并且，部分地從說(shuō)明書(shū)中變 得顯而易見(jiàn)，或者通過(guò)實(shí)施本發(fā)明而了解。本發(fā)明的目的和其他優(yōu)點(diǎn)可通過(guò)在所寫(xiě)的說(shuō)明 書(shū)、權(quán)利要求書(shū)、以及附圖中所特別指出的結(jié)構(gòu)來(lái)實(shí)現(xiàn)和獲得。


附圖用來(lái)提供對(duì)本發(fā)明的進(jìn)一步理解，并且構(gòu)成說(shuō)明書(shū)的一部分，與本發(fā)明的實(shí) 施例一起用于解釋本發(fā)明，并不構(gòu)成對(duì)本發(fā)明的限制。在附圖中 圖1是相關(guān)技術(shù)中以處理器為核心并帶有基帶加速器的SOC芯片結(jié)構(gòu)框圖； 圖2是根據(jù)本發(fā)明裝置實(shí)施例的片上系統(tǒng)芯片的結(jié)構(gòu)框圖； 圖3是根據(jù)本發(fā)明優(yōu)選實(shí)施例的雙核片上系統(tǒng)芯片的結(jié)構(gòu)框圖； 圖4是根據(jù)本發(fā)明方法實(shí)施例的對(duì)片上系統(tǒng)芯片進(jìn)行測(cè)試的方法的流程圖； 圖5是本發(fā)明方法實(shí)施例所應(yīng)用的測(cè)試環(huán)境示意圖。
具體實(shí)施方式

功能概述 在相關(guān)技術(shù)中，由于不能夠?qū)ζ舷到y(tǒng)芯片進(jìn)行快速有效的測(cè)試，因此，本發(fā)明對(duì) 片上系統(tǒng)芯片的結(jié)構(gòu)進(jìn)行了改進(jìn)，并提出了基于改進(jìn)后片上系統(tǒng)芯片的檢測(cè)方法，具體處 理為外部測(cè)試信號(hào)發(fā)生器向基帶芯片提供測(cè)試向量；第一 10 MUX和安全保險(xiǎn)將外部測(cè)試 信號(hào)發(fā)生器的信號(hào)繞到AHB總線MUX上；由AHB總線MUX來(lái)選擇不同的模塊，并對(duì)其進(jìn)行驅(qū) 動(dòng)；外設(shè)或加速器的結(jié)果送至結(jié)果和狀態(tài)模塊，并由第二 IOMUX連接到外部測(cè)試數(shù)據(jù)分析器；外部測(cè)試數(shù)據(jù)分析器對(duì)接收的信息和已由仿真得到知結(jié)果進(jìn)行比較來(lái)判斷該測(cè)試是否 通過(guò)。 在對(duì)本發(fā)明的上述處理過(guò)程進(jìn)行詳細(xì)說(shuō)明之前，首先對(duì)現(xiàn)有技術(shù)中的芯片結(jié)構(gòu)進(jìn) 行詳細(xì)的說(shuō)明。 以無(wú)線通訊Modem為例，通常無(wú)線通訊Modem的基帶處理器是由ARM加DSP的雙 核S0C系統(tǒng)所組成；當(dāng)然也可以是單核Modem。并且，基帶加速器(例如，Equalizer, Rake 接收機(jī)等)是通過(guò)總線掛在modem處理器(DSP或MCU)上的。 圖1示出了一種以處理器(CPU/DSP)為核心并帶有基帶加速器的SOC芯片結(jié) 構(gòu)。該芯片包括處理器、直接地址訪問(wèn)(DMA)單元、其它總線控制器(其它master)、總線 MUX(AHBMUX)、和外設(shè)等功能單元。 如圖1所示，Modem處理器的內(nèi)部總線可以通過(guò)總線橋(AHB)轉(zhuǎn)換成通用總線，如 AHB總線(也可以是其它種類(lèi)的總線)，Modem處理器和DMA等其它總線控制器是通過(guò)總線 復(fù)用來(lái)選擇不同外設(shè)的；外設(shè)(例如RX、 TX、 UART、 Modem加速器、UART、 I2S等) 一般是通 過(guò)速度較低的總線橋(如ARM APB)來(lái)連接的。根據(jù)外設(shè)速度要求的不同，外設(shè)也可以掛在 較高速度的總線上(如SRAM等掛在AHB總線上)。 圖1中所示的是單個(gè)CPU的結(jié)構(gòu)，由雙核所組成(DSP和ARM)的S0C芯片的結(jié)構(gòu) 與圖l類(lèi)似，不再贅述。 以下結(jié)合附圖對(duì)本發(fā)明的優(yōu)選實(shí)施例進(jìn)行說(shuō)明，應(yīng)當(dāng)理解，此處所描述的優(yōu)選實(shí)
施例僅用于說(shuō)明和解釋本發(fā)明，并不用于限定本發(fā)明。 裝置實(shí)施例 根據(jù)本實(shí)施例，提供了一種片上系統(tǒng)芯片，包括處理器、DMA，其中，處理器、DMA通 過(guò)總線MUX連接至外設(shè)和/或加速器并能夠選擇外設(shè)和/或加速器。 圖2示出了根據(jù)本發(fā)明裝置實(shí)施例的片上系統(tǒng)芯片的結(jié)構(gòu)框圖，如圖2所示，該裝 置包括第一 10 MUX 22、至少一個(gè)結(jié)果和狀態(tài)模塊24和至少一個(gè)第二 I0MUX 26，以下詳細(xì) 描述上述模塊的功能。 第一 10 MUX 22，用于將來(lái)自外部測(cè)試信號(hào)發(fā)生器的測(cè)試數(shù)據(jù)傳送到總線MUX上， 并由總線MUX選擇并驅(qū)動(dòng)外設(shè)或者加速器進(jìn)行測(cè)試。 結(jié)果和狀態(tài)模塊24，用于接收對(duì)外設(shè)和/或加速器的測(cè)試結(jié)果，并將測(cè)試結(jié)果發(fā) 送到相應(yīng)的第二 10 MUX 26。 第二I0MUX 26，連接至結(jié)果和狀態(tài)模塊24，用于將測(cè)試結(jié)果發(fā)送到外部測(cè)試數(shù)據(jù) 分析器，以實(shí)現(xiàn)對(duì)測(cè)試結(jié)果的分析。 進(jìn)一步地，芯片中還需要包括至少一個(gè)中斷控制器和至少一個(gè)安全保險(xiǎn)模塊。
上述中斷控制器用于通過(guò)產(chǎn)生中斷來(lái)控制結(jié)果和狀態(tài)模塊進(jìn)行測(cè)試結(jié)果的輸出， 并且，該模塊可以連接至外部測(cè)試數(shù)據(jù)分析器，并用于將標(biāo)識(shí)中斷控制器狀態(tài)是否正常的 數(shù)據(jù)發(fā)送至外部測(cè)試數(shù)據(jù)分析器。 上述安全保險(xiǎn)模塊，用于確保芯片的安全和完整性，在測(cè)試完成之后，廢棄測(cè)試總 線；具體地，它的作用是在測(cè)試完成之后，徹底廢棄這個(gè)測(cè)試總線的功能以禁止黑客利用這 個(gè)總線對(duì)芯片的讀寫(xiě)來(lái)確保芯片的安全，此外，安全保險(xiǎn)還確保測(cè)試總線不會(huì)通過(guò)I0MUX 連接到其它的任何內(nèi)部設(shè)備上。
更進(jìn)一步地，芯片還可以包括與外部測(cè)試信號(hào)發(fā)生器連接的管腳和寄存器。
上述管腳用于將測(cè)試數(shù)據(jù)傳輸至第一IO MUX 22，并用于通過(guò)第一I0 MUX 22實(shí)現(xiàn) 片上系統(tǒng)芯片內(nèi)的模塊復(fù)用。 如果需要實(shí)現(xiàn)對(duì)上述結(jié)構(gòu)的芯片的測(cè)試，還必須包括以下兩個(gè)模塊 外部測(cè)試信號(hào)發(fā)生器，用于向第一IO MUX 22發(fā)送測(cè)試向量，并通過(guò)第一I0 MUX
22對(duì)寄存器的數(shù)據(jù)進(jìn)行讀寫(xiě)，來(lái)判斷片上系統(tǒng)芯片的模塊功能是否正常。 具體地，外部測(cè)試信號(hào)發(fā)生器是產(chǎn)生處理器總線驅(qū)動(dòng)序列的可編程器件，其功能
相當(dāng)一個(gè)總線控制器。外部測(cè)試信號(hào)發(fā)生器提供的測(cè)試數(shù)據(jù)(test vectors)以總線(例
如AHB總線)的形式連接到芯片的管腳上。這類(lèi)管腳是通過(guò)IO MUX與其它模塊復(fù)用的，因
為正常工作模式下，測(cè)試管腳是不用的。此外，外部測(cè)試信號(hào)發(fā)生器不僅可以提供測(cè)試向
量，它還可以通過(guò)讀寫(xiě)芯片的寄存器來(lái)判斷模塊的功能是否正常(充當(dāng)了外部測(cè)試數(shù)據(jù)分
析器功能)，以及實(shí)現(xiàn)對(duì)模塊的debug功能。 此外，外部測(cè)試信號(hào)發(fā)生器所提供的測(cè)試數(shù)據(jù)進(jìn)一步由總線MUX(AHB MUX)來(lái)選擇 不同的模塊或外設(shè)進(jìn)行測(cè)試驅(qū)動(dòng)。測(cè)試驅(qū)動(dòng)的另一個(gè)目的是確?；鶐Ш蜕漕l的RX，TX鏈路 的正常工作。通過(guò)驅(qū)動(dòng)modem加速器和其它外設(shè)，基帶芯片在測(cè)試向量規(guī)定的模式下開(kāi)始 工作?；鶐酒耐庠O(shè)(如modem加速器)的結(jié)果和狀態(tài)(包括中斷信號(hào))匯集在測(cè)試結(jié) 果和狀態(tài)模塊中，并由10 MUX(具有安全保險(xiǎn))連接到管腳上。 外部測(cè)試數(shù)據(jù)分析器，用于根據(jù)仿真的結(jié)果來(lái)判斷判斷片上系統(tǒng)芯片是否正常。 此外，中斷控制器的輸出(正常模塊式下，中斷控制器的輸出只是連到處理器)也繞到管腳 上供外部測(cè)試數(shù)據(jù)分析器使用。 圖3示出了根據(jù)本發(fā)明優(yōu)選實(shí)施例的雙核片上系統(tǒng)芯片的結(jié)構(gòu)框圖，如圖3所示， 該芯片為DSP/MCU雙核處理器架構(gòu)，DSP處理器和MCU處理器各自為一套如圖2所示的結(jié)構(gòu) 的核心，兩套架構(gòu)之間通過(guò)共享緩存(RAM)進(jìn)行溝通。圖3所示芯片的工作原理與圖2所示 芯片的工作原理類(lèi)似，其區(qū)別在于外部測(cè)試信號(hào)發(fā)生器向雙核SOC芯片提供測(cè)試向量。需 要說(shuō)明的是，DSP和MCU可以用不同或相同的總線協(xié)議；也可以有各自的結(jié)果和狀態(tài)模塊， 或者可以共用一個(gè)。其它工作過(guò)程與圖2所述工作過(guò)程類(lèi)似，不在贅述。
需要說(shuō)明的是，盡管上述描述針對(duì)Modem SOC進(jìn)行的，本發(fā)明并不局限于Modem SOC，該架構(gòu)和測(cè)試方法可應(yīng)用于其它以CPU, DSP處理器為核的單核和多核SOC中，本實(shí)施 例提供的芯片對(duì)現(xiàn)有芯片的結(jié)構(gòu)進(jìn)行了改進(jìn)，該芯片能夠更有效和更快速地被檢測(cè)。
方法實(shí)施例 根據(jù)本實(shí)施例，提供了一種對(duì)片上系統(tǒng)芯片進(jìn)行測(cè)試的方法，該芯片可以是如圖 2、圖3所示的芯片。 圖4示出了根據(jù)本發(fā)明方法實(shí)施例的對(duì)片上系統(tǒng)芯片進(jìn)行測(cè)試的方法的流程，如 圖4所示，該方法包括如下處理(步驟S402至步驟S406): 步驟S402，外部測(cè)試信號(hào)發(fā)生器產(chǎn)生測(cè)試數(shù)據(jù)以通過(guò)管腳驅(qū)動(dòng)片上系統(tǒng)芯片中需 要測(cè)試的處理器的總線； 步驟S404，第一 10 MUX將管腳連接到總線MUX上，由總線MUX選擇外設(shè)或加速器 并通過(guò)相應(yīng)的通路對(duì)所選的外設(shè)或加速器提供驅(qū)動(dòng)； 步驟S406，外設(shè)或加速器將測(cè)試結(jié)果通過(guò)結(jié)果和狀態(tài)模塊發(fā)送到外部測(cè)試數(shù)據(jù)分析器，以供外部測(cè)試數(shù)據(jù)分析器對(duì)測(cè)試結(jié)果進(jìn)行分析。
下面詳細(xì)說(shuō)明圖4所示方法的處理過(guò)程。 對(duì)片上系統(tǒng)芯片進(jìn)行測(cè)試，首先要從外部向芯片輸入一系列的測(cè)試數(shù)據(jù)，該測(cè)試
數(shù)據(jù)可以是向量或者是代碼，通過(guò)這些測(cè)試數(shù)據(jù)來(lái)驅(qū)動(dòng)芯片的處理器總線。 10 MUX和安全保險(xiǎn)(e-fuse)(在具體實(shí)施中，IO MUX和安全保險(xiǎn)可以集成在同一
模塊中)將相應(yīng)的管腳連接到AHB MUX上(如圖2中的AHB MUX1、AHB MUX2和AHB MUX3)。
AHB MUX可以選擇不同的通路，如果選擇處理器通路(AHB MUX1)，外部測(cè)試信號(hào)發(fā)生器就像
一個(gè)處理器，如果選擇DMA通路(AHBMUX2)，外部測(cè)試信號(hào)發(fā)生器就像一個(gè)DMA。并通過(guò)芯
片內(nèi)部的總線MUX和外設(shè)橋(例如圖2中的APB)向相應(yīng)的外設(shè)/加速器提供驅(qū)動(dòng)，需要說(shuō)
明的是，芯片內(nèi)部的總線MUX和外設(shè)橋(APB)是由芯片自身的架構(gòu)決定的。 隨后，外設(shè)或加速器將測(cè)試結(jié)果發(fā)送到結(jié)果和狀態(tài)模塊，結(jié)果和狀態(tài)模塊將測(cè)試
結(jié)果通過(guò)第二 IOMUX發(fā)送到外部測(cè)試數(shù)據(jù)分析器。外部測(cè)試數(shù)據(jù)分析器根據(jù)分析結(jié)果判斷
測(cè)試是否通過(guò)；在測(cè)試完成后，安全保險(xiǎn)(e-fuse)廢棄測(cè)試總線。 下面結(jié)合具體的測(cè)試環(huán)境對(duì)本實(shí)施例提供的方法進(jìn)行詳細(xì)說(shuō)明。 圖5示出了本發(fā)明方法實(shí)施例所應(yīng)用的測(cè)試環(huán)境，如圖5所示，測(cè)試環(huán)境為可編程
器件(例如FPGA)和被測(cè)芯片(該芯片可以是如圖2所示的芯片)以及個(gè)人電腦(Personal
Computer,簡(jiǎn)稱(chēng)為PC)。外部測(cè)試信號(hào)發(fā)生器和外部測(cè)試數(shù)據(jù)分析器置于FPGA中。外部測(cè)
試信號(hào)發(fā)生器產(chǎn)生測(cè)試向量并驅(qū)動(dòng)被測(cè)芯片。芯片的測(cè)試結(jié)果送給外部測(cè)試數(shù)據(jù)分析器。
外部測(cè)試數(shù)據(jù)分析器將軟件仿真結(jié)果與芯片的測(cè)試結(jié)果進(jìn)行對(duì)比，并確定測(cè)試是否通過(guò)。
FPGA可與PC相連以實(shí)現(xiàn)測(cè)試的自動(dòng)化。測(cè)試程序也可以下載到FPGA， PC并不是必須的。 在具體實(shí)施過(guò)程中，外部測(cè)試信號(hào)發(fā)生器是產(chǎn)生處理器總線驅(qū)動(dòng)序列的可編程器
件，其功能相當(dāng)一個(gè)總線控制器。外部測(cè)試信號(hào)發(fā)生器提供的測(cè)試數(shù)據(jù)(test vectors)以
總線(例如AHB總線)的形式連接到芯片的管腳上。這類(lèi)管腳是通過(guò)IO MUX與其它模塊
復(fù)用的，因?yàn)檎９ぷ髂Ｊ较?，測(cè)試管腳是不用的。此外，外部測(cè)試信號(hào)發(fā)生器不僅可以提
供測(cè)試向量，它還可以通過(guò)讀寫(xiě)芯片的寄存器來(lái)判斷模塊的功能是否正常(充當(dāng)了外部測(cè)
試數(shù)據(jù)分析器功能)，以及實(shí)現(xiàn)對(duì)模塊的debug功能。 外部測(cè)試信號(hào)發(fā)生器所提供的測(cè)試數(shù)據(jù)進(jìn)一步由總線MUX(AHB MUX)來(lái)選擇不同 的模塊或外設(shè)進(jìn)行測(cè)試驅(qū)動(dòng)。測(cè)試驅(qū)動(dòng)的另一個(gè)目的是確?；鶐Ш蜕漕l的RX， TX鏈路的正 常工作。通過(guò)驅(qū)動(dòng)modem加速器和其它外設(shè)，基帶芯片在測(cè)試向量規(guī)定的模式下開(kāi)始工作。 基帶芯片的外設(shè)(如modem加速器)的結(jié)果和狀態(tài)(包括中斷信號(hào))匯集在測(cè)試結(jié)果和狀 態(tài)模塊中，并由10 MUX(具有安全保險(xiǎn))連接到管腳上。 外部測(cè)試數(shù)據(jù)分析器根據(jù)仿真的結(jié)果來(lái)判斷該測(cè)試功能是否正確。此外，中斷控 制器的輸出(正常模塊式下，中斷控制器的輸出只是連到處理器)也繞到管腳上供外部測(cè) 試數(shù)據(jù)分析器使用。 在實(shí)際應(yīng)用中，為了確保芯片的安全和完整性，本發(fā)明使用了安全保險(xiǎn)(e-fuse) 模塊，其作用是在測(cè)試完成之后，徹底廢棄這個(gè)測(cè)試總線的功能以禁止黑客利用這個(gè)總線 對(duì)芯片的讀寫(xiě)來(lái)確保芯片的安全。安全保險(xiǎn)還確保測(cè)試總線不會(huì)通過(guò)10 MUX連接到其它 的任何內(nèi)部設(shè)備上。 本實(shí)施例提供的方法也適用于如圖3所示的雙核(MCU/DSP)SOC芯片，如圖3所示，MCU和DSP使用相同的AHB總線協(xié)議，但MCU和DSP也可以用不同的總線協(xié)議。只要使 用不同的IO MUX連接到外部測(cè)試信號(hào)發(fā)生器就可以實(shí)現(xiàn)對(duì)不同種類(lèi)的總線的驅(qū)動(dòng)。圖3 中，MCU和DSP兩端都有一個(gè)測(cè)試結(jié)果和狀態(tài)模塊供外部測(cè)試數(shù)據(jù)分析器使用。根據(jù)設(shè)計(jì) 需要，MCU和DSP也可以共用一個(gè)測(cè)試結(jié)果和狀態(tài)模塊。 通過(guò)本實(shí)施例提供的方法，能夠?qū)θ鐖D2所示的芯片進(jìn)行快速檢驗(yàn)。 綜上所述，借助于本發(fā)明的技術(shù)方案，通過(guò)對(duì)片上系統(tǒng)芯片結(jié)構(gòu)的改進(jìn)，解決了
SOC芯片不能夠快速測(cè)試的問(wèn)題，提高了芯片檢測(cè)的正確率和效率，從而能夠快速的挑選功
能完好的芯片。 以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對(duì)于本領(lǐng)域的技 術(shù)人員來(lái)說(shuō)，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修 改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
9
權(quán)利要求
一種片上系統(tǒng)芯片，包括處理器、DMA，其中，所述處理器、所述DMA通過(guò)總線MUX連接至外設(shè)和/或加速器并能夠選擇所述外設(shè)和/或所述加速器，其特征在于，所述片上系統(tǒng)芯片進(jìn)一步包括第一IO MUX，用于將來(lái)自外部測(cè)試信號(hào)發(fā)生器的測(cè)試數(shù)據(jù)傳送到總線MUX上，并由所述總線MUX選擇并驅(qū)動(dòng)外設(shè)或者加速器進(jìn)行測(cè)試；至少一個(gè)結(jié)果和狀態(tài)模塊，用于接收對(duì)所述外設(shè)和/或所述加速器的測(cè)試結(jié)果，并將所述測(cè)試結(jié)果發(fā)送到相應(yīng)的第二IO MUX；至少一個(gè)所述第二IOMUX，用于將所述測(cè)試結(jié)果發(fā)送到所述外部測(cè)試數(shù)據(jù)分析器，以實(shí)現(xiàn)對(duì)所述測(cè)試結(jié)果的分析。
2. 根據(jù)權(quán)利要求1所述的芯片，其特征在于，進(jìn)一步包括至少一個(gè)中斷控制器，用于通過(guò)產(chǎn)生中斷來(lái)控制所述結(jié)果和狀態(tài)模塊進(jìn)行測(cè)試結(jié)果的 輸出。
3. 根據(jù)權(quán)利要求2所述的芯片，其特征在于，所述至少一個(gè)中斷控制器連接至所述外 部測(cè)試數(shù)據(jù)分析器，并用于將標(biāo)識(shí)所述中斷控制器狀態(tài)是否正常的數(shù)據(jù)發(fā)送至所述外部測(cè) 試數(shù)據(jù)分析器。
4. 根據(jù)權(quán)利要求1所述的芯片，其特征在于，進(jìn)一步包括 至少一個(gè)安全保險(xiǎn)模塊，用于在測(cè)試完成之后，廢棄測(cè)試總線。
5. 根據(jù)權(quán)利要求1所述的芯片，其特征在于，進(jìn)一步包括與所述外部測(cè)試信號(hào)發(fā)生器 連接的管腳，其中，所述管腳用于將所述測(cè)試數(shù)據(jù)傳輸至所述第一 10 MUX，并用于通過(guò)所述 第一 IOMUX實(shí)現(xiàn)所述片上系統(tǒng)芯片內(nèi)的模塊復(fù)用。
6. 根據(jù)權(quán)利要求1所述的芯片，其特征在于，進(jìn)一步包括寄存器，用于通過(guò)所述第一 10 MUX實(shí)現(xiàn)與所述外部測(cè)試信號(hào)發(fā)生器的數(shù)據(jù)讀寫(xiě)，以供 所述外部測(cè)試信號(hào)發(fā)生器判斷所述片上系統(tǒng)芯片的模塊功能是否正常。
7. 根據(jù)權(quán)利要求1所述的芯片，其特征在于，所述外部測(cè)試數(shù)據(jù)分析器用于根據(jù)所述 測(cè)試結(jié)果判斷所述片上系統(tǒng)芯片是否正常。
8. —種對(duì)片上系統(tǒng)芯片進(jìn)行測(cè)試的方法，其特征在于，所述方法包括 外部測(cè)試信號(hào)發(fā)生器產(chǎn)生測(cè)試數(shù)據(jù)以通過(guò)管腳驅(qū)動(dòng)所述片上系統(tǒng)芯片中需要測(cè)試的處理器的總線；第一 10 MUX將所述管腳連接到總線MUX上，由所述總線MUX選擇外設(shè)或加速器并通過(guò) 相應(yīng)的通路對(duì)所選的外設(shè)或加速器提供驅(qū)動(dòng)；所述外設(shè)或所述加速器將測(cè)試結(jié)果通過(guò)結(jié)果和狀態(tài)模塊發(fā)送到外部測(cè)試數(shù)據(jù)分析器， 以供所述外部測(cè)試數(shù)據(jù)分析器對(duì)所述測(cè)試結(jié)果進(jìn)行分析。
9. 根據(jù)權(quán)利要求8所述的方法，其特征在于，所述外設(shè)或所述加速器將測(cè)試結(jié)果通過(guò) 結(jié)果和狀態(tài)模塊發(fā)送到外部測(cè)試數(shù)據(jù)分析器的具體處理為所述外設(shè)或所述加速器將測(cè)試結(jié)果發(fā)送到所述結(jié)果和狀態(tài)模塊；所述結(jié)果和狀態(tài)模塊將所述測(cè)試結(jié)果通過(guò)第二 IOMUX發(fā)送到所述外部測(cè)試數(shù)據(jù)分析器。
10. 根據(jù)權(quán)利要求9所述的方法，其特征在于，所述外部測(cè)試數(shù)據(jù)分析器對(duì)所述測(cè)試結(jié)果進(jìn)行分析之后，所述方法進(jìn)一步包括所述外部測(cè)試數(shù)據(jù)分析器根據(jù)分析結(jié)果判斷測(cè)試是否通過(guò)； 并在測(cè)試完成后，廢棄測(cè)試總線。
全文摘要
本發(fā)明公開(kāi)了一種片上系統(tǒng)芯片和對(duì)片上系統(tǒng)芯片進(jìn)行測(cè)試的方法，該片上系統(tǒng)芯片包括第一IO MUX，用于將來(lái)自外部測(cè)試信號(hào)發(fā)生器的測(cè)試數(shù)據(jù)傳送到總線MUX上，并由總線MUX選擇并驅(qū)動(dòng)外設(shè)或者加速器進(jìn)行測(cè)試；至少一個(gè)結(jié)果和狀態(tài)模塊，用于接收對(duì)外設(shè)和/或加速器的測(cè)試結(jié)果，并將測(cè)試結(jié)果發(fā)送到相應(yīng)的第二IO MUX；至少一個(gè)第二IOMUX，用于將測(cè)試結(jié)果發(fā)送到外部測(cè)試數(shù)據(jù)分析器，以實(shí)現(xiàn)對(duì)測(cè)試結(jié)果的分析。通過(guò)上述技術(shù)方案，解決了SOC芯片不能夠快速測(cè)試的問(wèn)題，提高了芯片檢測(cè)的正確率和效率，從而能夠快速的挑選功能完好的芯片。
文檔編號(hào)G01R31/317GK101713813SQ20081016822
公開(kāi)日2010年5月26日 申請(qǐng)日期2008年10月6日 優(yōu)先權(quán)日2008年10月6日
發(fā)明者陶建平 申請(qǐng)人:中興通訊股份有限公司