專利名稱：電容值測量電路及其方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電容值一企測電^各，并且尤其涉及一種通過觀察對待測電容與電容值可調(diào)整電路的電容值的差進(jìn)行充電與放電操作時充電與放電的反應(yīng)時間，來得到待測電容的電容值的電容值感測電^各。本發(fā)明還涉及電容^f直測量方法。
背景技術(shù)：
傳統(tǒng)上，多半以機(jī)械式開關(guān)來實現(xiàn)使用者控制接口裝置。由于傳統(tǒng)機(jī)械開關(guān)需直接與使用者進(jìn)行接觸，才能響應(yīng)于使用者的控制指令進(jìn)行操作，傳統(tǒng)機(jī)械式裝置容易在使用者操作過程中發(fā)生結(jié)構(gòu)損壞。
在科技發(fā)展日新月異的現(xiàn)今時代中，觸控式開關(guān)已經(jīng)存在。傳統(tǒng)上，觸控式開關(guān)例如是電容式開關(guān)，其是通過感應(yīng)待測電容的電容值隨使用者的接近與否的變化來進(jìn)行控制。然而，如何設(shè)計出可
式開關(guān)是業(yè)界不斷致力的方向之一。

發(fā)明內(nèi)容
本發(fā)明涉及一種電容值一企測電^各，與傳統(tǒng)電容值一全測電^各相
比，的審,容<奇^合-;貝'i審j么可史〉值湖檢測根據(jù)本發(fā)明4是出一種電容值測量電^各，包括積分器電^各、第一、第二控制電路及處理器電路。積分器電路具有第 一輸入端和第 一輸出端，第一輸出端上具有積分電壓，積分器電路用來響應(yīng)于第一控制信號的致能位準(zhǔn)將積分電壓設(shè)定為起始位準(zhǔn)。第一控制電路包括第二輸出端、待測電容及電容值可調(diào)變電路，第二輸出端電性連接至第 一輸入端。電容值可調(diào)變電路響應(yīng)于設(shè)定信號的信號數(shù)值決定接近待測電容的電容值的等效電容值。第 一控制電路用來響應(yīng)于第一組頻率信號切換待測電容及電容值可調(diào)變電^各的至少一端上的電壓位準(zhǔn)，來執(zhí)行第一調(diào)整操作，將積分電壓調(diào)整為積分電壓的目前位準(zhǔn)與第一差值電壓之和，第一差值電壓與待測電容的電容值和等效電容值的差值有關(guān)。第二控制電路包括第三輸出端及已知電容，第三輸出端電性連接至第一輸入端。第二控制電路用來響應(yīng)于第二組頻率信號切換已知電容的至少一端上的電壓位準(zhǔn)，來執(zhí)行第二調(diào)整"t喿作，將積分器電壓調(diào)整為積分電壓的目前位準(zhǔn)與第二差值電壓之和。處理器電^各用來^是供第一組及第二組頻率〗言號來分別驅(qū)動第 一及第二控制電路分別執(zhí)行第 一及第二調(diào)整操作、計算在第一積分期間中第二控制電路執(zhí)行第二調(diào)整操作的操作次數(shù)，并且根據(jù)才喿作次凄t及已知電容的電容值運算得到待測電容的電容值。
本發(fā)明所述的電容值測量電路，其中，該第一控制電路還包括第 一開關(guān)電^^,用以響應(yīng)于所述第 一組頻率信號中的第 一正向頻率信號的致能位準(zhǔn)，提供第一電壓至所述待測電容的第一端，并響應(yīng)于所述第一組頻率信號中第一反相頻率信號的致能位準(zhǔn)，使該待測電容的第一端耦4妻至所述積分器電^S其中，該第一正向及該第一反相頻率信號互為反相信號。
本發(fā)明所述的電容值測量電路，在一種實施方式中，該第一控制電^各還包括第二開關(guān)電^各，用以響應(yīng)于該第一正向頻率信號的致能位準(zhǔn)，提供第二電壓至所述電容值可調(diào)變電路的第一端，并響應(yīng)于該第 一反相頻率信號的致能位準(zhǔn)，使該電容值可調(diào)變電^各的第
一端耦接至所述積分器電路；其中，該待測電容的第二端及該電容 值可調(diào)變電路的第二端是接收第三電壓。
本發(fā)明所述的電容值測量電^各，在一種實施方式中，該第一控 制電路還包括第二開關(guān)電路，用以響應(yīng)于所述第一正向頻率信號 的致能位準(zhǔn)，使該電容值可調(diào)變電路的第 一端及第二端分別接收第 二電壓及該第一電壓，并響應(yīng)于該第一反相頻率信號的致能位準(zhǔn)， 4吏該電容值可調(diào)變電i 各的第 一端及第二端分別耦4妻至該積分器電 路及接收該第二電壓。
本發(fā)明所述的電容值測量電路，其中，該積分器電路包括運 算方文大器(Operational Amplifier),正輸入端與負(fù)輸入端分別接收第 四電壓及耦接至該第一及該第二控制電^各，所述輸出端耦4妻至該處 理器電路；第一積分電容，該積分電容的兩端分別耦接至該運算放 大器的負(fù)輸入端及該輸出端；及第四開關(guān)電^各，第一端及第二端分 別耦接至該運算放大器的負(fù)輸入端及該輸出端，所述第四開關(guān)電路 用來響應(yīng)于第一控制信號的致能位準(zhǔn)導(dǎo)通，來短^各連4妻該運算方欠大 器的負(fù)輸入端與該輸出端，并設(shè)定該運算放大器的負(fù)輸入端與該輸 出端的電壓為該第四電壓。
本發(fā)明所述的電容值測量電^各，在一種實施方式中，該積分器 電路還包括第二積分電容及第五開關(guān)電路，該第二積分電容及該第
第五開關(guān)電路用來響應(yīng)于第二控制信號的致能位準(zhǔn)而導(dǎo)通，使得該 第 一及該第二積分電容為并耳關(guān)連4姿。
本發(fā)明的電容值測量電路，該處理器電路包括比較器電路， 用來比較所述積分電壓及第四電壓的位準(zhǔn)高低，來輸出第三控制信 號；第一邏輯電路，用來在所述第一積分期間中判斷所述第三控制信號是否滿足觸發(fā)條件，并在該第三控制信號滿足觸發(fā)條件時，觸
發(fā)控制事件；第二邏輯電路，用來在所述第一積分期間中產(chǎn)生該第
一組頻率信號驅(qū)動該第一控制電路，并用來響應(yīng)于該控制事件產(chǎn)生
該第二組頻率信號，來驅(qū)動該第二控制電路；計數(shù)器電路，用來在 該第一積分期間中，響應(yīng)于該控制事件將計凄ttt值遞增1，在該第 一積分期間之后，該計數(shù)器電路是以該計數(shù)數(shù)值估支為該操作次數(shù)輸 出；及閂鎖(Latch)電路，用以響應(yīng)于閂鎖控制信號的致能位準(zhǔn)， 記錄該l乘作次凄t。
本發(fā)明所述的電容值測量電^^,在一種實施方式中，該第一邏 輯電路還用于在電壓設(shè)定期間中，致能該第一控制信號，來驅(qū)動該 積分器電^各設(shè)定該積分電壓為該起始位準(zhǔn)；其中，該計數(shù)器電^各還 用于響應(yīng)于該第一控制信號的致能位準(zhǔn)重置該計數(shù)數(shù)值。
本發(fā)明所述的電容值測量電路，在一種實施方式中，第一邏輯 電^各還用于電容值i殳定期間中決定該i殳定信號的該信號數(shù)值，來<吏 該電容<直可調(diào)變電3各具有該等效電容4直；其中，該第一邏輯電^各還 用于該電容值設(shè)定期間中非致能第二控制信號，來關(guān)閉該積分器電 3各中的第五開關(guān)電^各。
本發(fā)明所述的電容值測量電^各，在一種實施方式中，該處理器 電路還包括振蕩器電路，用來振蕩產(chǎn)生第三頻率信號及第四頻率 信號，該第三及該第四頻率信號為基本上反相，該第二邏輯電i 各還 響應(yīng)于該第三及該第四頻率〗言號來產(chǎn)生該第 一組及該第二組頻率 信號。
本發(fā)明所述的電容值測量電路，在一種實施方式中，該處理器 電^各包4舌比4交器電^各，用來比4交該積、分電壓及第四電壓的〗立準(zhǔn)高 低，來輸出第三控制信號；第一邏輯電路，用來決定該第一積分期 間的起始時點，并用來判斷該第三控制信號是否滿足觸發(fā)條件，當(dāng)該第三控制信號滿足觸發(fā)條件時，該第 一邏輯電路來決定所述第一
積分期間的終止時點，并觸發(fā)控制事件；第二邏輯電路，用來在第
二積分期間中產(chǎn)生該第一組頻率信號驅(qū)動該第一控制電3各，并用于 由該起始及所述終止時點定義的該第一積分期間中產(chǎn)生該第二組
頻率信號，來驅(qū)動該第二控制電路；計數(shù)器電路，用來在該第一積
分期間中，每隔該第二組控制信號時序周期將計數(shù)值遞增1,來計
算該操作次數(shù)；及閂鎖(Latch)電路，用來響應(yīng)于閂鎖控制信號的 致能位準(zhǔn)，記錄該l乘作次tt。
本發(fā)明提出一種電容值測量方法，包括下列步驟(a)響應(yīng)于
電壓來執(zhí)行第一調(diào)整操作，將積分電容的一端上的積分電壓調(diào)整為 積分電壓的目前^立準(zhǔn)與第一差Y直電壓之和。第一差〗直電壓與^f寺測電 容的電容值和電容值可調(diào)變電容的等效電容值的差值有關(guān)。(b)重 復(fù)執(zhí)行N次前一個步驟，來將積分電壓從第一位準(zhǔn)調(diào)整為第二位 準(zhǔn)，N為自然數(shù)。(c)響應(yīng)于第二組頻率信號，切換已知電容的至 少 一 端的電壓來執(zhí)行第二調(diào)整操作，將積分電壓調(diào)整為積分電壓的 目前位準(zhǔn)與第二差值電壓之和。(d )判斷是否接收到第 一控制事件， 若否，重復(fù)執(zhí)行步驟(c);若是，執(zhí)行步驟(e), (e)決定積分期 間，并計算在積分期間中包括的第二組頻率信號的頻率周期lt M， 并根據(jù)數(shù)值M、 N及已知電容的電容值計算得到該待測電容的電容 值。
本發(fā)明所述的電容值測量方法，在一種實施方式中，在步驟(a) 之前，還包括i殳定該積分電壓的位準(zhǔn)等于起始位準(zhǔn)。
本發(fā)明所述的電容值測量方法，在一種實施方式中，在步驟(a) 之前，還包括(g)提供設(shè)定信號來設(shè)定該電容值可調(diào)變電路的該 等效電容值；(h)響應(yīng)于第三組頻率信號，切換該待測電容的至少 一端及該電容值可調(diào)變電^各的至少一端的電壓，來寺丸行第三調(diào)整才喿作，將儲存于該積分電容的一端上的該積分電壓調(diào)整為該積分電壓 的目前位準(zhǔn)與該第一差值電壓之和，該第一差^f直電壓與該纟寺測電容
的電容值和該電容值可調(diào)變電容的等效電容值的差值有關(guān)；(i)重 復(fù)執(zhí)行L次步驟前一步驟(h )，以將該積分電壓從第一位準(zhǔn)調(diào)整為 第二位準(zhǔn)，L為自然數(shù)；判斷該積分電壓是否滿足臨界條件，若否， 執(zhí)行步驟(k)，若是，執(zhí)行步驟(l); (k)調(diào)整該設(shè)定信號的數(shù)值， 并重復(fù)纟丸行步驟(h );及(1) 以目前的該設(shè)定信號的數(shù)值決定該 電容值可調(diào)變電的該等效電容值。
本發(fā)明所述的電容值測量方法，其中，在步驟(g)與(h)之 間，還包括(m)響應(yīng)于控制信號，來降低所述積分電容的等效電 容值。
本發(fā)明提出一種電容值測量方法，包括下列步驟。(a)響應(yīng)于 第 一 組頻率信號切換已知電容的至少 一 端的電壓來執(zhí)行第 一 調(diào)整 ^操作，將積分電容的一端上的積分電壓調(diào)整為積分電壓的目前位準(zhǔn) 與第一差值電壓之和。(b)重復(fù)才丸行N次前一個步驟，來將積分電 壓/人第一位準(zhǔn)調(diào)整為第二^立準(zhǔn)，N為自然lt。 (c)響應(yīng)于第二組頻 率信號切換待測電容及電容值可調(diào)變電路的至少 一端的電壓來執(zhí) 行第二調(diào)整操作，將積分電壓調(diào)整為積分電壓的目前位準(zhǔn)與第二差 值電壓之和，第二差值電壓與待測電容的電容值和電容值可調(diào)變電 容的等效電容值的差值有關(guān)，(d)判斷是否接收到第一控制事件， 若否，重復(fù)執(zhí)行步驟(c);若是，執(zhí)行步驟(e)， (e)決定積分期 間，并且計算積分期間中包括的第二組頻率信號的頻率周期^: M， 并根據(jù)數(shù)值M、N及已知電容的電容值計算得到待測電容的電容值。
本發(fā)明所述的電容值測量方法，在步驟(a)之前，還包括(f) 設(shè)定該積分電壓的位準(zhǔn)等于起始位準(zhǔn)。本發(fā)明所述的電容值測量方法，在步驟(a)之前，還包括(g) 提供設(shè)定信號來設(shè)定該電容值可調(diào)變電路的該等效電容值；(h)響 應(yīng)于第三組頻率信號，切換該待測電容的至少一端及該電容值可調(diào) 變電3各的至少一端的電壓，來寺丸行第三調(diào)整才喿作，將儲存于該積分 電容的一端上的該積分電壓調(diào)整為該積分電壓的目前^立準(zhǔn)與該第 一差值電壓之和，該第 一差值電壓與該待測電容的電容值和該電容 值可調(diào)變電容的等效電容值的差值有關(guān)；(i )重復(fù)執(zhí)行L次步驟(h ), 以將該積分電壓從第一位準(zhǔn)調(diào)整為第二位準(zhǔn)，L為自然數(shù)； (j) 判斷該積分電壓是否滿足臨界條件，若否，執(zhí)行步驟(k),若是， 執(zhí)行步驟(l); (k)調(diào)整該設(shè)定信號的數(shù)值，并重復(fù)執(zhí)行步驟(h); 及(1)以目前的該設(shè)定信號的數(shù)值決定該電容值可調(diào)變電路的該等 效電容值。
本發(fā)明所述的電容值測量方法，其中，在步驟(g)與(h)之 間，還包括(m)響應(yīng)于控制信號，來降低該積分電容的等效電容值。
才艮據(jù)本發(fā)明才是出 一種電容值測量方法，用來在積分期間對待測 電容的電容值進(jìn)行測量，其包括下列步驟。U)響應(yīng)于第一組頻率
第 一 調(diào)整操作，將儲存于積分電容的 一 端上的積分電壓調(diào)整為積分 電壓的目前位準(zhǔn)與第一差值電壓之和，第一差值電壓與4寺測電容和 電容值可調(diào)變電容的等效電容值的差值有關(guān)。(b)判斷是否接收到 第一控制事件；若否，重復(fù)執(zhí)行前一個步驟；(c)若是，執(zhí)行下一 個步驟，將計翁:數(shù)值遞增1， (d)并在一個才喿作期間中切換已知電 容的至少一端的電壓，來執(zhí)行第二調(diào)整操作，將積分電壓調(diào)整為積 分電壓的目前位準(zhǔn)與第二差值電壓的和，第二差值電壓與已知電容 的電容值有關(guān)。(e)判斷積分期間是否終止，若否，重復(fù)執(zhí)行第一 個步驟；(f)若是，執(zhí)行下一個步驟，根據(jù)計數(shù)數(shù)值得到在積分期間中第二控制電路執(zhí)行第二調(diào)整操作的操作次數(shù)，并且根據(jù)操作次 數(shù)及已知電容的電容值運算得到待測電容的電容值。
本發(fā)明所述的電容值測量方法，在一種實施方式中，在步-驟(b) 中若判斷沒有接收到該第一控制事件，則執(zhí)行步驟(e)，來判斷所 述積分期間是否終止，若否，執(zhí)行步驟(a),若是，執(zhí)行步驟(f)。
本發(fā)明所述的電容值測量方法，在一種實施方式中，在步驟(b) 中若判斷接收到該第一控制事件，則執(zhí)行步驟(e),來判斷所述積 分期間是否終止，若否，執(zhí)行步驟(c),若是，執(zhí)行步驟(f)。
本發(fā)明所述的電容值測量方法，在一種實施方式中，在步驟(c) 之后纟丸行步驟(e)，來判斷該積分期間是否終止，若否，執(zhí)行步驟 (d)，若是，執(zhí)行步驟(f)。
本發(fā)明所述的電容值測量方法，在一種實施方式中，在步驟(d) 之后執(zhí)行步驟(e)，來判斷該積分期間是否終止，若否，執(zhí)行步驟 (a)，若是，執(zhí)行步驟(f)。
本發(fā)明所述的電容值測量方法，在一種實施方式中，在步驟(a) 之前還包括(g)設(shè)定該積分電壓的位準(zhǔn)等于起始位準(zhǔn)。
本發(fā)明所述的電容值測量方法，在一種實施方式中，在步驟(a) 之前，還包括(h)提供設(shè)定信號來設(shè)定該電容值可調(diào)變電路的該 等效電容值；(i)響應(yīng)于第三組頻率信號，切換該待測電容的至少 一端及該電容值可調(diào)變電路的至少一端的電壓，來執(zhí)行第三調(diào)整操 作，將儲存于該積分電容的一端上的該積分電壓調(diào)整為該積分電壓 的目前位準(zhǔn)與該第一差^直電壓之和，該第一差〗直電壓與該4寺測電容 的電容值和該電容值可調(diào)變電容的等效電容值的差值有關(guān)；(j)重 復(fù)執(zhí)行L次步驟(i )，以將該積分電壓從第一位準(zhǔn)調(diào)整為第二位準(zhǔn)，L為自然數(shù)；(k)判斷該積分電壓是否滿足臨界條件，若否，執(zhí)行 步驟(l)，若是，執(zhí)行步驟(m); (1)調(diào)整該設(shè)定信號的數(shù)值，并 重復(fù)執(zhí)行步驟(h);及(m)以目前的該設(shè)定信號額數(shù)值決定該電 容值可調(diào)變電^各的該等效電容值。
本發(fā)明所述的電容值測量方法，在一種實施方式中，在步驟(h) 與(i)之間，還包括(n)響應(yīng)于控制信號，來降低該積分電容的 等效電容值。
本發(fā)明所述的電容值測量方法，在一種實施方式中，在步驟(c) 中還包4舌(cl)在所述4喿作期間中，響應(yīng)于該第一組頻率4言號切 換該纟寺測電容的至少 一端及該電容值可調(diào)變電^各的至少 一端的電 壓，來沖丸4亍該調(diào)整l喿作，將該積分電壓調(diào)整為該積分電壓的目前位 準(zhǔn)與該第一差^f直電壓之和；及(c2)在該才喿作期間中，響應(yīng)于第二 組頻率信號切換該已知電容的至少 一端的電壓，來#1^于第三調(diào)整才喿 作，將該積分電壓調(diào)整為所述積分電壓的目前位準(zhǔn)與第三差值電壓 之和；其中，該第二差值電壓基本上等于該第一及該第三差值電壓之和。
為讓本發(fā)明的上述內(nèi)容能更明顯易懂，下文特舉一 4尤選實施 例，并配合附圖，4乍詳細(xì)i兌明4口下


圖1示出了根據(jù)本發(fā)明第一實施例的電容值測量電路的方框圖。
圖2示出了圖1的電容值測量電路IO的相關(guān)信號時序圖。 圖3示出了圖1的處理器電^各18的i羊細(xì)方?jīng)_匡圖。圖4示出了圖3的邏輯單元18a2的詳細(xì)方框圖。
圖5示出了才艮據(jù)本發(fā)明第一實施例的電容值測量方法的流程圖。
圖6示出了根據(jù)本發(fā)明第一實施例的電容值測量電路的另一方框圖。
圖7示出了圖6的電容值測量電路20的相關(guān)信號時序圖。
圖8A和8B示出了根據(jù)本發(fā)明第二實施例的電容值測量電路 的部分詳細(xì)方框圖。
圖9示出了圖8B中邏輯單元38a2的詳細(xì)方框圖。
圖10示出了圖8A和8B的電容值測量電^各30的相關(guān)信號時 序圖。
圖11A-11C示出了根據(jù)本發(fā)明第二實施例的電容值測量方法 的流程圖。
圖12示出了根據(jù)本發(fā)明第二實施例的電容值測量電路的另一 方才匡圖。
圖13示出了根據(jù)本發(fā)明實施例的電容值測量電路進(jìn)行電容值 設(shè)定操作時的相關(guān)信號時序圖。圖。
具體實施例方式
本實施例的電容值檢測電路是通過待測電容、電容值可調(diào)變電 路及已知電容來對一段上的電壓進(jìn)行積分才喿作，并且用充電才喿作及 放電才喿作對應(yīng)到的才喿作時間的比值與已知電容的電容值，來計算得 到待測電容的電容值。
第一實施例
本實施例的電容值測量電路是執(zhí)行雙斜率(Dual-slope)算法 計算得到待測電容的電容值變化量。請參照圖1，其示出了根據(jù)本 發(fā)明第一實施例的電容值測量電路的方框圖。電容值測量電路10 包括控制電路12、 14、積分器電路16及處理器電路18?？刂齐娐?12及14分別用來控制積分器電路16將積分電壓Vx自起始位準(zhǔn)設(shè) 定為終止位準(zhǔn)，及將其自終止位準(zhǔn)設(shè)定為起始位準(zhǔn)。舉例而言，起 始位準(zhǔn)等于參考電壓VR，終止位準(zhǔn)的位準(zhǔn)高于起始位準(zhǔn)。處理器 電路18用來產(chǎn)生對應(yīng)的信號驅(qū)動控制電路12、 14及積分器電路16 執(zhí)行前述操作，并且用來響應(yīng)于積分電壓Vx的位準(zhǔn)變化進(jìn)行待測 電容Cx的電容值的運算。接下來，對電容值測量電路10中各個元 件的才喿作作進(jìn)一步"i兌明。
積分器電^各16包括輸入端ndi、輸出端ndo、開關(guān)Scl、積分 電容Ci及運算》文大器(Operational Amplifier ) OP1,豐命出端ndo上 的電壓為積分電壓Vx。積分電容Ci中包括電容Cil、 Ci2及開關(guān) SC2,開關(guān)SC2響應(yīng)于致能的控制信號CS5導(dǎo)通，使得積分電容 Ci的電容值基本上等于電容Cil及Ci2之和。開關(guān)Scl的兩端及積 分電容Ci的兩端是^爭接于運算放大器OP1的負(fù)輸入端及輸出端 ndo，開關(guān)Scl被致能的控制信號CS1導(dǎo)通。運算放大器OP1的正 輸入端是接收參考電壓VR。其中，參考電壓VR為本實施例的電容值測量電路10的最高電壓VDD與接地電壓間的任何特定參考電 壓，舉例而言，參考電壓VR基本上等于電壓VDD/2。
控制電路12包括輸出端OEl、開關(guān)電路SW1、 SW2、待測電 容Cx及電容值可調(diào)變電路Cadj。開關(guān)電路SW1包括開關(guān)Sal及 Sa2，開關(guān)Sal及Sa2的一端是耦接至l殳ndl,另一端分別接收電壓 Vfl及耦接至運算放大器OP1的負(fù)輸入端。開關(guān)Sal及Sa2分別被 致能的頻率信號CK—al及CK—a2導(dǎo)通。待測電容Cx的兩端分別耦 接至段ndl及接收電壓Vfl。電壓Vfl例如為接地電壓。
開關(guān)電路SW2包括開關(guān)Sa3及Sa4，開關(guān)Sa3及Sa4的一端是 耦接至段nd2，另 一端分別接收電壓Vf2及耦接至運算放大器OP1 的負(fù)llr入端。電壓Vf2例如為最高電壓VDD。開關(guān)Sa3及Sa4分 別被致能的頻率信號CK_al及CK—a2導(dǎo)通。電容值可調(diào)變電路Cadj 的兩端分別耦4妄至段nd2及4妻收電壓Vf 1 。電容值可調(diào)變電^各Cadj 響應(yīng)于處理器電路18提供的設(shè)定信號Sadj的信號數(shù)值，決定等效 電容值。在本實施例中，處理器電路18是提供對應(yīng)的設(shè)定信號Sadj, 來設(shè)定電容值可調(diào)變電路Cadj的等效電容值基本上等于待測電容 Cx的電容^直。
4空制電^各14包招:l餘出端OE2、開關(guān)電路SW3及已知電容Cc, 其是耦4妄至,殳nd3。開關(guān)電^各SW3包括開關(guān)Sbl及Sb2，其一端耦 接至段nd3，另 一端分別接收電壓Vf2及耦接至運算放大器OP1的 負(fù)輸入端。開關(guān)Sbl及Sb2分別被致能的頻率信號CK—bl及CK—b2 導(dǎo)通。已知電容Cc的兩端分別耦4妄至^是nd3及4妄收電壓Vfl。
請參照圖2，其示出圖1的電容值測量電^各10的相關(guān)信號時序 圖。本實施例的電容值測量電^各10例如包括電壓i殳定期間TP—PS、 積分期間TP—IT1及TP—IT2。在一個例子中，控制信號CS5在設(shè)定期間TP—PS、積分期間TP—IT1及TPJT2中為致能，4吏得積分電容 Ci的電容值基本上等于電容Cil及Ci2的和。在電壓設(shè)定期間TP—PS中，處理器電^各18是致能控制信號 CS1,以導(dǎo)通開關(guān)Scl。這才羊，運算方文大器OP1基本上凈皮偏壓為一 個單位增益緩沖器(Unit Gain Buffer),運算》文大器OPl的正、負(fù)輸 入端及輸出端ndo上的電壓(即是積分電壓Vx)被設(shè)定為參考電壓 VR。在積分期間TP—IT1中，處理器電3各18是沖是供頻率信號CK_al 及CK—a2,以對應(yīng)地導(dǎo)通開關(guān)Sal Sa4。其中，頻率信號CK—al及 CK—a2例如分別在第一及第二子操作期間中為高位準(zhǔn)，并分別在第 二及第一子操作期間中為低位準(zhǔn)，第一及第二子操作期間分別等于 頻率信號CK—al的正半周與負(fù)半周期間。每經(jīng)過一個頻率信號 CK—al的周期，積分器電路16完成一次對積分電壓Vx的積分操作。更詳細(xì)地說，在第一子操作期間TP1中，開關(guān)Sal及Sa3為導(dǎo) 通且開關(guān)Sa2及Sa4為關(guān)閉，待測電容Cx及積分電路Ci兩端的跨 壓為0伏特(Volt,V)，電容值可調(diào)變電^各Cadj兩端的3爭壓為Vf2-Vfl 伏特(Volt, V)，例如為最高電壓VDD。在第二子操作期間TP2中， 開關(guān)Sal及Sa3為關(guān)閉且開關(guān)Sa2及Sa4為導(dǎo)通。由于待測電容 Cx及電容值可調(diào)變電路Cadj與積分電容Ci相互耦接的段ndi(即運 算放大器OP1的負(fù)輸入端)在第二子操作期間TP2中為浮接 (Floating), 4寺測電容Cx、電容《直可調(diào)變電^各Cadj及積分電容Ci 在第一子操作期間TP1中儲存的總電荷基本上等于其在第二子操 作期間TP2中儲存的總電荷，即是滿足方程式(1)Cx x (Vf 1 - Vf 1) + Cadj x (Vf2 - Vf 1) + Ci x [VR - Vx(tO)]= Cx x (VR - Vf) + Cadj x (VR - Vf) + Ci x [VR - Vx(tl)]其中方禾呈式(1)的左式為在第一子纟乘作期間TP1中4寺測電容Cx、電容值可調(diào)變電路Cadj及積分電容Ci儲存的總電荷，右式為 在第二子操作期間TP2中待測電容Cx、電容值可調(diào)變電路Cadj及 積分電容Ci儲存的總電荷。電壓位準(zhǔn)Vx(tO)為積分電壓Vx的起始 位準(zhǔn)(基本上等于參考電壓VR)。若參考電壓VR等于電壓Vfl和 電壓Vf2的平均電壓，則4艮據(jù)上述方程式可推得(2)<formula>formula see original document page 21</formula>(3)<formula>formula see original document page 21</formula>根據(jù)上述推導(dǎo)可知，在經(jīng)過一次積分操作后，積分電壓Vx基 本上4是升一個差值電壓AV1。積分期間TP—IT1中例如包括N個頻 率信號CK—al的周期，控制電路12與積分器電路16重復(fù)執(zhí)行N 次與上述相似的積分操作，以將積分電壓Vx自其起始位準(zhǔn)(=參考 電壓VR)提升為終止位準(zhǔn)Vx(tN)。其中，N為自然數(shù)，終止位準(zhǔn) Vx(tN)滿足(4) <formula>formula see original document page 21</formula>在積分期間TP—IT2中，處理器電^各18沖是供頻率信號CK一bl 和CK—b2,來驅(qū)動控制電路14執(zhí)行與控制電路12相近的操作，以 對積分電壓Vx進(jìn)4亍積分。其中，差^直電壓AV2滿足(5) <formula>formula see original document page 21</formula>才艮據(jù)上述推導(dǎo)可知，在一次積分操作中，積分電壓Vx下降一 個差值電壓△ V2。本實施例的積分期間TP IT2例如包括M個頻率信號CK—bl的周期，在各個頻率信號CK_bl的周期中，控制電路 14與積分器電路16是執(zhí)行相似的積分操作，M為自然數(shù)。這樣， 通過反復(fù)纟丸行M次上述的積分4乘作，將積分電壓Vx自其的終止位 準(zhǔn)Vx(tN)4M氐為起始位準(zhǔn)VR,即是滿足方程式
<formula>formula see original document page 22</formula>
整理后可得到待測電容Cx、電容值測量電路Cadj的等效電容、 數(shù)值M、 N及已知電容Cc的關(guān)系式
<formula>formula see original document page 22</formula>
這樣，處理器電路18還根據(jù)上述方程式來根據(jù)數(shù)值M、 N、已 知電容Cc及電容值可調(diào)變電路Cadj的電容值求得待測電容Cx的 電容值。
請參照圖3,其示出圖1的處理器電路18的詳細(xì)方框圖。更詳 細(xì)的說，處理器電路18包括邏輯電路18a、比4交器電路18b、振蕩 器電路18c、計數(shù)器電路18d、閂鎖器電路18e及運算電路18f。邏 輯電路18a包括邏輯單元18al和18a2。邏輯單元18a2用來響應(yīng)于 致能的控制信號CS2來產(chǎn)生頻率信號CK_al和CK一a2,并且用來 響應(yīng)于致能的控制信號CS3來產(chǎn)生頻率信號CK—bl和CK—b2。
舉例來說，邏輯單元18a2的詳細(xì)方框圖示如圖4所示。其中， 邏輯閘and_l和and—3是才艮據(jù)振蕩器電3各18c產(chǎn)生的頻率信號CK—1 分別產(chǎn)生頻率信號CK—al和CK—bl ，邏輯閘and—2和and—4是根據(jù) 振蕩器電^各18c產(chǎn)生的頻率信號CK—2分別產(chǎn)生頻率信號CK—a2和 CK b2。邏輯單元18al用來在電壓i殳定期間TP—PS產(chǎn)生控制信號CS1, 來控制積分器電路16將充電電壓Vx的電壓設(shè)定為參考電壓VR。 邏輯單元I8al用來在積分期間TP—ITl和TP—IT2中，分別產(chǎn)生致 能的控制信號CS2和CS3，來控制邏輯單元18a2產(chǎn)生頻率信號 CK—al與CK—a2、 CK—bl和CK—b2。邏輯單元18al還用來記錄積 分期間TP—IT2對應(yīng)至多少個頻率信號CK—1的周期時間。
在本實施例中，邏輯單元18al用來決定并且自積分期間 TP_IT2的起始時點Txl起產(chǎn)生致能的一空制4言號CS3。邏輯單元18al 還用來檢測控制事件是否觸發(fā)，并且響應(yīng)于該控制事件來決定積分 期間TP—IT2的鄉(xiāng)冬止時點Tx2。
舉例來說，該控制事件為比較器電^各18b產(chǎn)生的控制信號CS4 為致能的事件。比較器電路18b用來接收并比4交積分電壓Vx及參 考電壓VR的位準(zhǔn)，并且對應(yīng)地產(chǎn)生控制信號CS4。當(dāng)積分電壓Vx 大于參考電壓VR時，控制信號CS4是為非致能。當(dāng)積分電壓Vx 的位準(zhǔn)基本上小于參考電壓VR時，比較器電^各18b致能控制信號 CS4。這樣，通過響應(yīng)比較器電路18b觸發(fā)的控制事件，邏輯單元 18al可有J文i也決定積分期間TP—IT2的鄉(xiāng)冬止時點Tx2。
邏輯單元18al例如用來在時點Txl與Tx2之間致能驅(qū)動信號 En，來驅(qū)動計數(shù)器電路18d進(jìn)行每隔一個頻率信號CK—1的周期時 間(等于頻率信號CK—bl的周期)遞增1的計數(shù)操作。這樣，本實施 例的處理器電路18可通過計數(shù)器電路18d的計數(shù)操作得到數(shù)值M。
計數(shù)器電路18d例如為i位計數(shù)器電^各，其計數(shù)產(chǎn)生并輸出數(shù) 值M的i個位元數(shù)據(jù)Bit—l~Bit—i至閂鎖器電^各18e。閂鎖器電-各18e 用來接收并記錄閂鎖數(shù)據(jù)，閂鎖數(shù)據(jù)包括位數(shù)據(jù)Bit—1 Bitj。運算 單元18f根據(jù)閂鎖器電路18e儲存的位數(shù)據(jù)Bit_l Biti來得到數(shù)值M，并根據(jù)前述待測電容Cx與數(shù)值M、 N及已知電容Cc的關(guān)系式 得到待測電容Cx的電容值。
邏輯單元isal還用于在積分期間TP—IT2之后，依次地產(chǎn)生閂 鎖信號Srdy及重置信號Srst。這樣，閂鎖器電路18e響應(yīng)于閂鎖信 號Srdy閂鎖住計數(shù)器電路18d的輸出值。在閂鎖器電路18e完成閂 鎖住此輸出值的操作后，計數(shù)器電路18d響應(yīng)于重置信號Srst來重 置其計數(shù)值。在閂鎖器電3各18e及計H器電路18d完成閂鎖才喿作及 重置操作后，處理器電^各18可進(jìn)行下一次待測電容的測量纟乘作。
本實施例的邏輯單元18al還用來記錄數(shù)值N,并根據(jù)數(shù)值N 來決定積分期間TP—IT1包括多少個頻率信號CK_1的周期。在本 實施例中，數(shù)值N(即積分期間TP—IT1中包括的頻率信號CK—al的 周期的數(shù)目)為可調(diào)，通過調(diào)整數(shù)值N,使用者可使本實施例的電容 值測量電路10適用于測量不同電容值范圍的待測電容C x 。
請參照圖5，其示出才艮據(jù)本發(fā)明第一實施例的電容值測量方法 的流程圖。首先如步驟(a),控制電路12響應(yīng)于頻率信號CK—al及 CK—a2切換待測電容Cx及電容值可調(diào)變電路Cadj的至少 一端的電 壓，來爿奪積分電壓Vx調(diào)整為積分電壓Vx的目前位準(zhǔn)與差^f直電壓 △ VI的和。4妄著如步艱《(b)， 4空制電^各12響應(yīng)于頻率信號CK_al 及CK—a2重復(fù)執(zhí)行N次步驟(a)，來將積分電壓Vx從起始位準(zhǔn)VR 調(diào)整為纟冬止4立準(zhǔn)Vx(tN)。
然后如步驟(c),控制電路14響應(yīng)于頻率信號CK—bl及CK—b2 切換已知電容Cc的至少一端的電壓，來將積分電壓Vx調(diào)整該積分 電壓Vx的目前位準(zhǔn)與差值電壓AV2之和。接著如步驟(d)，處理器 電路18中的邏輯單元18al判斷是否接收到控制事件，若否，重復(fù) 執(zhí)行步驟(c);若是，執(zhí)行步驟(e)。舉例來說，控制事件為控制信號 CS4為致能的事件。然后如步驟(e)，處理器電路18決定積分期間TP—IT2,并計算 積分期間TP_IT2中包4舌的頻率4言號CK—bl的頻率周期凄t M。處理 器電路18并根據(jù)數(shù)值M、 N及已知電容Cc的電容值計算得到待測 電容Cx的電容值變化量。
在一個例子中，在步驟(a)之前還包括步驟(f)，處理器電路18 產(chǎn)生控制信號CSl導(dǎo)通開關(guān)Scl,來將積分電壓Vx的位準(zhǔn)設(shè)定為 起始位準(zhǔn)(即是參考電壓VR的位準(zhǔn))。
在本實施例中，雖僅以電容值測量電路10具有如圖1所示的 電路結(jié)構(gòu)的例子作說明，但是，本實施例的電容值測量電路10并 不局限于具有如圖l所示的電^各結(jié)構(gòu)。在另一個例子中，本實施例 的電容值測量電路也可如圖6所示。
電容值測量電路20與10的不同之處在于控制電路22中的開 關(guān)電路SW2，包括開關(guān)Sa31、 Sa32、 Sa41和Sa42，控制電3各24中 的開關(guān)電3各SW3，包括開關(guān)Sbll、 Sbl2、 Sb21及Sb22。才艮據(jù)前述 與電容值測量電路IO相關(guān)的敘述，若參考電壓VR，等于電壓Vf2'， 可整理得到相似的方程式
(8)Cx x (Vfl - Vfl) + Cadj x (Vf2'-Vfl)十Ci x (Vf2'-Vf2')= Cx x (Vf2'-Vfl)+ Cadj x (Vf2'-Vf2') + Ci x (Vf2'-Vx,
(9)AVI = V柳-Vf2'=丄x [Cx x (Vf2'—Vfl) + Cadjx (Vfl — VQ')] = (Cx-CadJ)x (窗-vjll
(10)膨cd司 Cl
Ci
Vf2'= Vf2'+N x AVI + M x AV2 ^ Cx - Cadj = ^ x Cc
N這樣，與電容值測量電^各10相似地，電容值測量電^各20也可 通過相似的積分操作，達(dá)到測量待測電容Cx的電容值。其中，電
壓Vf2'是滿足條件
(12)Vf2'+NxAVlS VDD
以避免在只于積分電壓Vx在完成N次積分才喿作之前，將積分電 壓Vx積分至最高電壓VDD。
在圖6中雖僅以待測電容Cx的一端接收電壓Vfl的例子作說 明，但是，待測電容Cx的一端并不局限于接收電壓Vfl,而且還 可才妾收其他J壬Y可介于最高電壓VDD與4妾;也電壓之間的電壓。
在本實施例中，雖 <又以終止位準(zhǔn)Vx(tN)的位準(zhǔn)高于起始位準(zhǔn) Vx(tO)的例子作說明，但是，終止位準(zhǔn)Vx(tN)并不局限于為高于起 始位準(zhǔn)Vx(t0)的位準(zhǔn)。在另一個例子中，終止位準(zhǔn)^f氐于起始位準(zhǔn)。 這樣，在積分期間TP—IT1中，電容值測量電^各10是通過累積基本 上小于0的差值電壓AV1來將積分電壓Vx自其起始位準(zhǔn)降低至終 止位準(zhǔn)。在積分期間TP—IT2中，電容值測量電路10是通過累積基 本上大于0的差值電壓△ V2來將積分電壓Vx自其終止位準(zhǔn)^是升為 其起始^立準(zhǔn)。
在本實施例中，雖僅以在電壓設(shè)定期間TP—PS之后依次地由控 制電路12及14來控制積分器電路16進(jìn)行積分操作的情形為例作 說明，但是，本實施例的電容測量電路10并不局限于依次地由控 制電路12及14來控制積分器電路16進(jìn)行操作。在另一個例子中， 本實施例的電容值測量電路IO也可先由控制電路14控制積分器電 路16進(jìn)行積分操作，之后再由控制電路12控制積分器電路16進(jìn) 行積分操作。換而言之，即是在電壓設(shè)定期間TP—PS之后依次地進(jìn)入積分期間TP—IT2和TP—IT1。舉例來"i兌，此時的圖1的電容值測 量電路10的相關(guān)信號時序圖是如圖7所示。
本實施例的電容值測量電^各以待測電容與電容值可調(diào)變電3各 的電容值差值來對積分電壓進(jìn)行積分操作。與傳統(tǒng)上直4妄以待測電 容來進(jìn)4于積分4乘作的纟支術(shù)相比，本實施例的電容值測量電^各的等效 積分電容的電容值較小。這樣，根據(jù)方程式(3)可知，在積分電容、 待測電容及最高電壓為相同的條件下，本實施例的電容值測量電路 具有差值電壓AV1較小及積分電壓不容易在第一積分期間中被積 分至最高電壓而發(fā)生測量錯誤的優(yōu)點。
另外，傳統(tǒng)上，是通過使用電容值較大的積分電容來降低差值 電壓AV1的大小， 一般而言，傳統(tǒng)電容值測量電路的積分電容是 無法整合在集成電路(IC)中。由于本實施例的電容值測量電路的 等效積分電容的電容值較小，在差值電壓AV1及最高電壓電壓為 相同的條件下，本實施例的電容值測量電路可使用電容值較低的積 分電容。這樣一來，使得本實施例的電容值測量電路還具有可將積 分電容整合于集成電路中及可節(jié)省電路成本的優(yōu)點。
的電容值，當(dāng)待測電容的電容值未發(fā)生變化時，待測電容與電容值 可調(diào)變電i 各的差值接近0。這樣，才艮據(jù)方程式(3)可知，在4寺測電 容的電容值未發(fā)生變化的條件下，即便最高電壓因電路噪聲而有所 變化，差值電壓AV1仍保持為0。這樣，本實施例的電容值測量電 ^各還具有噪聲邊際(Noise Margin) 4交高及可準(zhǔn)確i也對《寺測電容的 變化量進(jìn)行測量的優(yōu)點。
接著，由于本實施例的電容值測量電路具有較小的差值電壓△ VI，在積分電容及最高電壓為相同的條件下，本實施例的電容值測 量電路的數(shù)值N可設(shè)計為較高的數(shù)值，而仍可保證積分電壓不在第一積分期間中被積分至最高電壓。才艮據(jù)方程式(7)可知，電容值
測量電路的電容值測量分辨率是隨著數(shù)值N的^是升而對應(yīng)地才是升。 這樣，本實施例的電容值測量電路還具有電容值測量分辨率較高的 優(yōu)點。
第二實施例
本實施例的電容值測量電路是執(zhí)行三角積分(Sigma-delta )算 法計算得到待測電容的電容值變化量。請參照圖8A、 8B及圖9, 圖8A和8B示出根據(jù)本發(fā)明第二實施例的電容值測量電路的部分詳 細(xì)方框圖，圖9示出圖8B中邏輯單元38a2的詳細(xì)方框圖。本實 施例的電容值測量電路30與第一實施例的電容值測量電路10具有 相近的結(jié)構(gòu)，其不同之處在于邏輯閘and—3'才艮據(jù)驅(qū)動信號En、頻率 信號CK—1及控制信號CS5進(jìn)行邏輯及和(And)運算來產(chǎn)生頻率 信號CK—bl，，邏輯閘and—4'根據(jù)驅(qū)動信號En、頻率信號CK—2及 控制信號CS5進(jìn)行邏輯和運算來產(chǎn)生頻率信號CK—b2，。另外，邏 輯單元38al提供控制信號CS1做為計數(shù)器電路38d的重置信號。
請參照圖10,其示出圖8A和8B的電容值測量電路30的相關(guān) 信號時序圖。本實施例的電容值測量電路30例如包括電壓設(shè)定期 間TP—PS，及積分期間TP—IT3,其中電壓設(shè)定期間TP—PS'及積分期 間TP—IT3的時間長度是由處理器電路38所決定。舉例來說，積分 期間TP—IT3中包括X個頻率信號CK—al'的周期，X為大于1的自 然數(shù)。在一個例子中，控制信號CS5在電壓設(shè)定期間TP—PS'及積 分期間TP—IT3中均為致能，使得積分電容Ci的電容值基本上等于 電容Cil及Ci2之和。
在電壓設(shè)定期間TP—PS'中，電容值測量電路30執(zhí)行的操作是 相似于第一實施例的電容值測量電路IO在電壓設(shè)定期間TP_PS中 的操作，處理器電路38提供致能的控制信號CS1來將運算放大器OP3的正、負(fù)輸入端及積分電壓Vx ^皮i殳定為參考電壓VR。其中， 與第一實施例的電容值測量電路10不同的，計數(shù)器電路38d響應(yīng) 于致能的控制信號CS1重置計數(shù)數(shù)據(jù)D—cnt為數(shù)值0。另外，當(dāng)積 分電壓Vx大于或等于參考電壓VR時，本實施例的比較器電^各38b 產(chǎn)生致能的控制信號CS4;當(dāng)積分電壓Vx小于參考電壓VR時， 比較器電路38b產(chǎn)生非致能的控制信號CS4。
在積分期間TP_IT3中，邏輯單元38al是持續(xù)地4是供致能的控 制信號CS2',來驅(qū)動邏輯單元38a2持續(xù)地產(chǎn)生頻率信號CK一al'和 CK一a2'。另外，邏輯單元38al還用來響應(yīng)于致能的控制信號CS4 提供致能的驅(qū)動信號En 。舉例來說，驅(qū)動信號En在操作子期間TP 1' 中為致能，這樣，邏輯單元38a2響應(yīng)于致能的驅(qū)動信號產(chǎn)生頻率 信號CK—bl'和CK—b2'，控制電3各32和34是同時對積分電壓Vx 進(jìn)行積分操作，若參考電壓VR等于電壓Vfl和電壓Vf2的平均電 壓，此時的操作滿足方程式
(13) Cx x (Vfl - Vfl) + Cadjx (Vf2 - Vfl) + Cc x (Vf2 - Vfl) + Ci x (VR - VR)= Cx x (VR - Vfl) + Cadj x (VR隱Vfl) + Cc x (VR - Vfl) + Ci x (VR - Vx(tl》
(14) Vx(u) = Vx(to)+AV(-) = w + (vf2-vfl)x(Cx-CadJ-Cc)
另夕卜，計凄t器電^各38d響應(yīng)于致能的驅(qū)動信號En ^吏計凄t凄丈據(jù) D—cnt遞增l(由翁 f直0遞增為翁 f直1)。
在操作子期間TP1'之后，積分電壓Vx被拉低至位準(zhǔn)Vx(tl), 而基本上低于參考電壓VR。這樣，控制信號CS4與驅(qū)動信號En 為非致能，頻率信號CK—bl'和CK—b2'被非致能。這樣，在操作子 期間TP1'后的操作子期間TP2'中，通過控制電路32對積分電壓Vx 進(jìn)行積分4喿作，此時的4喿作滿足方程式(15) Cx x (Vf 1 - Vf 1) + Cadj x (Vf2 - Vf 1) + Ci x (VR - Vx(t 1))= Cx x (VR - Vf 1) + Cadj x (VR - Vf 1) + Ci x (VR - Vx(t2》
(16) V, = Vx(tl) + AV(+) = [W +叫)]+ (V。-Vfl)2，-Cadj)
由于積分電壓Vx的位準(zhǔn)Vx(t2)仍低于參考電壓VR，在操作子 期間TP2'之后的操作子期間TP3'中，持續(xù)地通過控制電路32對積 分電壓Vx進(jìn)行積分操作。此時的操作敘述可根據(jù)方程式(15 )和 (16)推得。
綜上所述，邏輯單元38al通過判斷驅(qū)動信號En的致能與否， 來對應(yīng)地驅(qū)動電容值測量電^各30將積分電壓Vx 4M氐一 個負(fù)向電壓 差值A(chǔ)V(-),或是提升一個正向電壓差值A(chǔ)V(+)。計數(shù)數(shù)據(jù)D—cnt 的數(shù)值例如等于電容值測量電路30對積分電壓Vx執(zhí)行拉低一個負(fù) 向電壓差值△ V(-)的操作的操作次數(shù)。
在積分期間TP—IT3結(jié)束時，計數(shù)資料D—cnt例如等于數(shù)值Y, Y為自然數(shù)。換言之，在積分期間TPJT3中，電容值測量電路30 執(zhí)行Y次將積分電壓Vx拉低一個負(fù)向電壓差值△ V(-)的操作，并 執(zhí)行X-Y次將積分電壓Vx提升一個正向電壓差值A(chǔ)V(+)的操作。 這樣，積分電壓Vx在積分期間TP—IT3結(jié)束時的位準(zhǔn)Vx(tX)滿足 方程式
(17) Vx(tX) = Vx(tO) + Y x AV(-) + (X - Y) x AV(+) ，支定條件
(18) Vx(tX) = Vx(tO) + AVERR 方程式(17)可改寫為(19)V RR ,0) + Yx(Vf2-Vfl)X(-CC) + Xx(V。-Vfl)X(CX-CadJ)
Ci Ci
=^Cx-Cadj = Ccx —+國------ERR
X Xx(Vf2-Vfi;) 若滿足條件
(20) X x (VG - Vf 1) 〉〉 Ci x AV墜 方考呈式(19)可以改寫為
(21) Cx-Ca一Ccx工
X
這樣，本實施例的處理器電路38可根據(jù)數(shù)值Y、 X及已知電 容Cc運算得到待測電容Cx的變化量。在本實施例中，數(shù)值Y例 如等于8。
請參照圖IIA，其示出了根據(jù)本發(fā)明第二實施例的電容值測量 方法的流程圖。首先如步驟(a，)，控制電路32響應(yīng)于頻率信號 CK^al，及CK^a2，切換待測電容Cx及電容值可調(diào)變電路Cadj的至 少一端的電壓，來將積分電壓Vx調(diào)整為積分電壓Vx的目前位準(zhǔn) 與差值電壓AV(+)之和，差值電壓AV(+)與待測電容Cx與電容值 可調(diào)變電容Cadj的等效電容值的差值有關(guān)。
接著如步驟(b，)，處理器電路38判斷是否接收到控制信號CS4 致能的控制事件，若否，重復(fù)執(zhí)行步驟U，)，若是，執(zhí)行步驟(c，)。 當(dāng)接收到控制信號CS4致能的事件時執(zhí)行步驟(c，)，計數(shù)器電路 38d將計數(shù)數(shù)據(jù)D—cnt的數(shù)值遞增1。接著如步驟(d，)，處理器電 路38提供頻率信號來在操作子期間中切換已知電容Cc、待測電容 Cx及電容值可調(diào)變電^各Cadj的至少一端的電壓，來將積分電壓Vx 調(diào)整為積分電壓Vx的目前位準(zhǔn)與差值電壓AV(-)之和。差值電壓AV(-)與已知電容Cc、待測電容Cx及電容值可調(diào)變電路Cadj的電 容值有關(guān)。
接著如步驟(e，)，處理器電路38判斷積分期間TP—IT3是否 終止，若否，重復(fù)執(zhí)行步驟(a，)，若是，執(zhí)行步驟(f，)。當(dāng)積分 期間TP—IT3終止時執(zhí)行步驟(f，)，處理器電路38根據(jù)計數(shù)數(shù)據(jù) D—cnt的數(shù)值Y得到控制電路34在積分期間TP—IT3中執(zhí)行步驟 (c，)的操作次數(shù)，并根據(jù)操作次數(shù)Y、數(shù)值X及已知電容Cc的 電容值運算得到待測電容Cx的電容值變化量。
在一個例子中，如圖UB所示，當(dāng)在步冬聚(b')中處理器電3各 38判斷接收到控制信號Cs4致能的控制事件時執(zhí)行步驟(el')，處 理器電路38判斷積分期間TPJT3是否終止，若否，執(zhí)行步驟(c'), 若是，執(zhí)行步驟(f)。當(dāng)在步驟(b，)中處理器電路38判斷沒有接 收到控制信號CS4致能的控制事件時執(zhí)行步驟(e2，)，處理器電路 38判斷積分期間TP—IT3是否終止，若否，執(zhí)行步驟(a，)，若是， 執(zhí)行步驟(f，)。
在一個例子中，如圖IIC所示，在步驟(c，)與(d，)之間還 包括步驟(e3')，處理器電路38判斷積分期間TP—IT3是否終止， 若否，執(zhí)行步驟(d'),若是，執(zhí)行步驟(f，)。
與第一實施例相似、，本實施例的電容^直測量方法在步4f (a，) 之前還包括步驟(g，)，來將積分電壓Vx的位準(zhǔn)設(shè)定為起始電壓 VR。
在本實施例中，雖^又以電容值測量電^各30具有如圖8A和8B 所示的電路結(jié)構(gòu)的例子作說明，但是，本實施例的電容值測量電路 30并不局限于具有如圖8A和8B所示的電^各結(jié)構(gòu)。在另一個例子 中，本實施例的電容il測量電^各30可4口圖12所示。在圖12中雖1又以;降測電容Cx的一端"l妻收電壓Vfl的例子作i兌明， <旦是，4寺測 電容Cx的一端并不局限于接收電壓Vfl,而還可接收其它任何介 于最高電壓VDD與4妾地電壓之間的電壓。
與第 一實施例相似的，本實施例的電容值測量電路也以待測電 容及電容值可調(diào)變電路的差值來對積分電壓進(jìn)行積分操作。這樣， 本實施例的電容值測量電路也具有差值電壓△ V(+)較d、、可將積分 電容整合于集成電^各中、電^各成本較低、噪聲邊際4交高及可準(zhǔn)確地 對待測電容的變化量進(jìn)4于測量的優(yōu)點。
另外，本實施例的電容值測量電^各是通過三角積分算法來對積 分電壓進(jìn)行積分。這樣，與第一實施例的電容值測量電路相比，本 實施例的電容值測量電路還具有數(shù)值N可設(shè)計的數(shù)值范圍較大及 電容值測量分辨率4交高的優(yōu)點。
在本發(fā)明上述第一和第二實施例中，電容值測量電^各10 40還 例如通過4丸行電容值i殳定4喿作來使電容值可調(diào)變電3各Cadj的電容 值接近待測電容Cx的電容值。舉例來說，請參照圖13,其示出根 據(jù)本發(fā)明實施例的電容值測量電路進(jìn)行電容值設(shè)定操作時的相關(guān) 信號時序圖。
處理器電路是將電容值可調(diào)變電路Cadj的電容值設(shè)定為最小 值，接著在電容值設(shè)定期間TP—ADJ(j)中根據(jù)待測電容Cx與電容值 可調(diào)變電3各Cadj 乂十積分電壓Vx進(jìn)4亍積分，j為自然數(shù)。處理器電 路還在電容值設(shè)定期間TP—ADJ(j)結(jié)束后判斷積分電壓Vx與起始 電壓Vi的大小。
舉例來說，在電容值設(shè)定期間TP—ADJ(Z)結(jié)束時，處理器電路 判斷積分電壓Vx大于起始電壓Vi, z為自然數(shù)。此時，表示電容 值可調(diào)變電路Cadj的電容值小于待測電容Cx的電容值。這樣，處理器電路調(diào)整設(shè)定信號Sadj來提升電容值可調(diào)變電路Cadj的電容 值。重復(fù)上述操作，直到處理器檢測到積分電壓Vx小于起始電壓 Vi的臨界條件時(例如在電壓值設(shè)定期間TP—ADJ(Z+1)結(jié)束時)，終 止上述操作。此時，電容值可調(diào)變電路Cadj的電容值接近待測電容 Cx的電容<直。
在電容值設(shè)定期間TP—AD巧)及電壓設(shè)定期間TP—PS，中，處理 器電路還用以輸出非致能的控制信號CS5以非致能積分電容Ci中 的開關(guān)Sc2，使得積分電容Ci的電容值等于電容Cil而非等于電容 Cil與Ci2之和。才艮據(jù)方詳呈式(3)及(5)可知，積分電容Ci負(fù)相 關(guān)于差值電壓A VI及AV2的大小。這樣，通過非致能開關(guān)Sc2來 降低積分電容Ci的等效電容值可4是高^丸行在電容值設(shè)定期間 TP—ADJ(j)中的積分操作的差值電壓，使得電容值測量電路更容易 分l序禾。、分電壓Vx與起始電壓Vi間的大小關(guān)系。
相關(guān)流程圖。電容值設(shè)定方法例如執(zhí)行于上述第 一 和第二實施例的 電容值測量方法的步驟(a)與(a')之前，本實施例的電容值設(shè)定 方法例如包括下列步驟。首先如步驟(h), 處理器電^各提供設(shè)定 訊號Sadj來設(shè)定電容值可調(diào)變電路Cadj的等效電容值，在一個實 例中，該等效電容值例如為電容值可調(diào)變電路Cadj的最小電容值。 接著如步驟(i),控制電路響應(yīng)于頻率信號CK—al"及CK—a2"切換 待測電容Cx及電容值可調(diào)變電路Cadj的至少一端的電壓，來將積 分電壓Cx調(diào)整為目前積分電壓Vx與差值電壓AV(+)之和。
然后如步驟(j)，在電壓設(shè)定期間TP—ADJ(j)中重復(fù)執(zhí)行L次步 驟(i)，來將積分電壓Vx調(diào)整為終止電壓Vf(j)。 4妄著如步驟(k), 處理器電路判斷終止電壓Vf(j)是否滿足小于起始電壓Vi的臨界條 件，若否，執(zhí)行步驟(m),若是，執(zhí)行步驟(1)。如步驟(m),處理器電路調(diào)整設(shè)定信號Sadj的數(shù)值，使可調(diào) 變電路Cadj的電容值增加最小可調(diào)的電容值，并重復(fù)執(zhí)行步驟(i)。 如步驟(1),處理器電^各以目前的設(shè)定信號Sadj的數(shù)值決定電容值 可調(diào)變電路Cadj的等效電容值。在步驟(1)之后，執(zhí)行圖11A中 的步驟(g，)或圖5中的步驟(f)。
其中在步驟(h)與(i)之間還包括步驟(n)，處理器電路在 電容值設(shè)定期間TP—ADJ(j)及電壓設(shè)定期間TP—PS，中提供非致能的 控制信號CS5來關(guān)閉積分電容Ci中的開關(guān)Sc2,來降低積分電容 Ci的等,文電容l直。
綜上所述，雖然本發(fā)明已經(jīng)以優(yōu)選實施例披露如上，但是其并 非用以限定本發(fā)明。本發(fā)明所屬技術(shù)領(lǐng)域中的普通4支術(shù)人員，在不 脫離本發(fā)明的精神和范圍內(nèi)，應(yīng)當(dāng)可作各種的改動與》務(wù)改。因此， 本發(fā)明的保護(hù)范圍根據(jù)所附權(quán)利要求所限定的內(nèi)容為準(zhǔn)。
主要組件符號說明
10、 20、 30、 40:電容值測量電^各
12、 14、 22、 24、 32、 34、 42、 44: 4空制電^各
SW1、 SW2、 SW3、 SW1'、 SW2'、 SW3'、 SW1"、 SW2"、 SW3":
開關(guān)電路
Sal Sa4、 Sbl、 Sb2、 Scl、 Sc2、 Sa31、 Sa32、 Sa41、 Sa42、 Sbll、 Sbl2、 Sb21、 Sb22:開關(guān)
Cx: 4寺測電容 Cadj:電容^f直可調(diào)變電鴻-
Cc:已夕口電容 16、 26、 36、 46:積、分器電3各Ci:積分電容 Cil、 Ci2:電容
OPl、 OP2、 OP3、 OP4:運算放大器
18、 28、 38、 48:處5里器電3各
18a、 38a:邏壽專電^各
18al、 18a2、 38al、 38a2:邏輯單元
and_ 1 and—4 、 and— 1 ， and_4': 邏4辱閘
18b、 38b:比4交器電^各
18c、 38c:才展蕩器電^各
18d、 38d:計lt器電i 各
18e、 38e:閂鎖器電^各
18f、 38f:運算電3各
(a) (f)、 (a') (f)、 (g) (l):才喿作步驟。
權(quán)利要求
1.一種電容值測量電路，包括積分器電路，具有第一輸入端及第一輸出端，所述第一輸出端上具有積分電壓，所述積分器電路用以響應(yīng)于第一控制信號的致能位準(zhǔn)，將所述積分電壓設(shè)定為起始位準(zhǔn)；第一控制電路，包括第二輸出端、待測電容及電容值可調(diào)變電路，所述第二輸出端電性連接至所述第一輸入端，所述電容值可調(diào)變電路響應(yīng)于設(shè)定信號的信號數(shù)值來決定等效電容值，所述等效電容值接近所述待測電容的電容值，所述第一控制電路用以響應(yīng)于第一組頻率信號切換所述待測電容的至少一端及所述電容值可調(diào)變電路的至少一端上的電壓位準(zhǔn)，以執(zhí)行第一調(diào)整操作，將所述積分電壓調(diào)整為所述積分電壓的目前位準(zhǔn)與第一差值電壓之和，所述第一差值電壓與所述待測電容的電容值與所述等效電容值的差值有關(guān)；第二控制電路，包括第三輸出端及已知電容，所述第三輸出端電性連接至所述第一輸入端，所述第二控制電路用以響應(yīng)于第二組頻率信號切換所述已知電容的至少一端上的電壓位準(zhǔn)，以執(zhí)行第二調(diào)整操作，將所述積分器電壓調(diào)整為所述積分電壓的目前位準(zhǔn)與第二差值電壓之和；以及處理器電路，用以提供所述第一組及所述第二組頻率信號來分別驅(qū)動所述第一及所述第二控制電路分別執(zhí)行所述第一及所述第二調(diào)整操作、計算在第一積分期間中，所述第二控制電路執(zhí)行所述第二調(diào)整操作的操作次數(shù)，并根據(jù)所述操作次數(shù)及所述已知電容的電容值運算得到所述待測電容的電容值。
2. 根據(jù)權(quán)利要求1所述的電容值測量電路，其中，所述第一控制電3各還包4舌第一開關(guān)電^各，用以響應(yīng)于所述第一組頻率信號中的第一正向頻率信號的致能位準(zhǔn)，提供第一電壓至所述待測電容的第 一端，并響應(yīng)于所述第 一組頻率信號中第 一反相頻率信號的致能位準(zhǔn)，^吏所述待測電容的第一端耦4妾至所述積分器電^各；其中，所述第一正向及所述第一反相頻率信號互為反相信號。
3. 根據(jù)權(quán)利要求2所述的電容值測量電路，其中，所述第一控制電^各還包4舌第二開關(guān)電^各，用以響應(yīng)于所述第一正向頻率信號的致能位準(zhǔn)，纟是供第二電壓至所述電容值可調(diào)變電^各的第一端，并響應(yīng)于所述第 一 反相頻率信號的致能位準(zhǔn)J吏所述電容值可調(diào)變電3各的第 一 端耦4妄至所述積分器電^各；其中，所述待測電容的第二端及所述電容值可調(diào)變電路的第二端^妄收第三電壓。
4. 根據(jù)權(quán)利要求2所述的電容值測量電路，其中，所述第一控制電3各還包4舌第二開關(guān)電^各，用以響應(yīng)于所述第一正向頻率信號的致能位準(zhǔn)，使所述電容值可調(diào)變電路的第 一端及第二端分別接收第二電壓及所述第 一電壓，并響應(yīng)于所述第 一反相頻率4言號的致能位準(zhǔn)，使所述電容值可調(diào)變電路的第一端及第二端分別耦接至所述積分器電路及接收所述第二電壓。
5. 根據(jù)權(quán)利要求1所述的電容值測量電路，其中，所述積分器電路包括運算》文大器，正輸入端與負(fù)輸入端分別4妻收第四電壓及耦接至所述第一及所述第二控制電路，所述輸出端耦接至所述處理器電^各；第 一積分電容，所述積分電容的兩端分別井馬4妻至所述運算放大器的負(fù)輸入端及所述輸出端；及第四開關(guān)電^各，第一端及第二端分別耦4妻至所述運算放大器的負(fù)輸入端及所述輸出端，所述第四開關(guān)電路用以響應(yīng)于第 一控制信號的致能位準(zhǔn)導(dǎo)通，以短路連接所述運算放大器的負(fù)輸入端與所述輸出端，并設(shè)定所述運算》文大器的負(fù)輸入端與所述l命出端的電壓為所述第四電壓。
6. 根據(jù)權(quán)利要求5所述的電容值測量電路，其中，所述積分器電^各還包括第二積分電容及第五開關(guān)電^各，所述第二積分電容及所述第五開關(guān)電^各串聯(lián)地連接于所述運算放大器的負(fù)輸入端及所述輸出端，所述第五開關(guān)電3各用以響應(yīng)于第二控制信號的致能位準(zhǔn)而導(dǎo)通J吏得所述第一及所述第二積分電容為并耳關(guān)連接。
7. 根據(jù)權(quán)利要求1所述的電容值測量電路，所述處理器電路包括比較器電路，用以比較所述積分電壓及第四電壓的位準(zhǔn)高低，以輸出第三控制信號；第 一邏輯電路，用以在所述第 一積分期間中判斷所述第三控制信號是否滿足觸發(fā)條件，并在所述第三控制信號滿足觸發(fā)條件時，觸發(fā)控制事件；第二邏輯電路，用以在所述第一積分期間中產(chǎn)生所述第一組頻率信號驅(qū)動所述第一控制電路，并用以響應(yīng)于所述控制事件產(chǎn)生所述第二組頻率信號，以驅(qū)動所述第二控制電路；
8.
9.計凄t器電3各，用以在所述第一積分期間中，響應(yīng)于所述控制事件將計數(shù)數(shù)值遞增1,在所述第一積分期間之后，所述計數(shù)器電^各以所述計數(shù)數(shù)值估文為所述操作次凄t輸出；及閂鎖電^各，用以響應(yīng)于閂鎖控制信號的致能位準(zhǔn)，記錄所述操作次數(shù)。一種電容值測量方法，包括(a) 響應(yīng)于第一組頻率信號，切換待測電容的至少一端及電容值可調(diào)變電路的至少一端的電壓，以執(zhí)行第 一調(diào)整操作，卄夸積分電容的一端上的積分電壓調(diào)整為所述積分電壓的目前位準(zhǔn)與第一差值電壓之和，所述第 一差值電壓與所述待測電容(b) 重復(fù)4丸4亍N次步4聚(a)，以爿尋所述積分電壓,人第一4立準(zhǔn)調(diào)整為第二位準(zhǔn)，N為自然數(shù)；(c) 響應(yīng)于第二組頻率信號，切換已知電容的至少一端的電壓，以才丸4亍第二調(diào)整操作，將所述積分電壓調(diào)整為所述積分電壓的目前^f立準(zhǔn)與第二差〗直電壓之和；(d) 判斷是否接收到第一控制事件，若否，重復(fù)執(zhí)行步驟(c),若是，執(zhí)行步驟(e);(e) 決定積分期間，并計算在在所述積分期間中包括的所述第二組頻率信號的頻率周期l史M,并才艮據(jù)凄t值M、 N及所述已知電容的電容值來計算得到所述待測電容的電容值。一種電容值測量方法，包括(a)響應(yīng)于第一組頻率信號，切換已知電容的至少一端的電壓，以執(zhí)行第一調(diào)整操作，將積分電容的一端上的積分電壓調(diào)整為所述積分電壓的目前位準(zhǔn)與第一差^直電壓的和；(b) 重復(fù)^M亍N次步驟(a),以將所述積分電壓從第一位準(zhǔn)調(diào)整為第二位準(zhǔn)，N為自然數(shù)；(c) 響應(yīng)于第二組頻率信號，切換待測電容的至少一端及電容值可調(diào)變電路的至少 一端的電壓，以執(zhí)行第二調(diào)整操作，將所述積分電壓調(diào)整為所述積分電壓的目前位準(zhǔn)與第二差值電壓之和，所述第二差值電壓與所述待測電容的電容值與所述電容值可調(diào)變電容的等效電容值的差值有關(guān)；(d) 判斷是否接收到第一控制事件，若否，重復(fù)執(zhí)行步驟(c)，若是，執(zhí)行步驟(e);(e) 決定積分期間，并計算在所述積分期間中包4舌的所述第二組頻率信號的頻率周期數(shù)M,并才艮據(jù)數(shù)值M、 N及所述已知電容的電容值來計算得到所述待測電容的電容值。
10.—種電容值測量方法，用以在積分期間對待測電容的電容值進(jìn)行測量，所述電容值測量方法包括(a) 響應(yīng)于第一組頻率信號，切換待測電容的至少一端及電容值可調(diào)變電路的至少 一端的電壓，以#1行第 一調(diào)整^t喿作，將儲存于積分電容的一端上的積分電壓調(diào)整為所述積分電壓的目前位準(zhǔn)與第一差值電壓之和，所述第一差值電壓與所述待測電容的電容值和所述電容值可調(diào)變電容的等效電容值的差值有關(guān)；(b) 判斷是否接收到第一控制事件；(c) 當(dāng)接收到所述第一控制事件時，將計數(shù)數(shù)值遞增l;(d) 并在一個才乘作期間中切才灸已知電容的至少一端的電壓，以執(zhí)4亍第二調(diào)整操作，將所述積分電壓調(diào)整為所述積分電壓的目前位準(zhǔn)與第二差值電壓之和，所述第二差值電壓與所述已知電容的電容值有關(guān)；(e) 判斷所述積分期間是否終止；以及(f) 當(dāng)所述積分期間終止時，才艮據(jù)所述計凝:凄t值得到在所 述積分期間中，所述第二控制電路執(zhí)行所述第二調(diào)整操作的操 作次數(shù)，并根據(jù)所述操作次數(shù)及所述已知電容的電容值運算得 到所述待測電容的電容值。
全文摘要
本發(fā)明提供了一種電容值測量電路及電容值測量方法，包括首先響應(yīng)于第一組頻率信號切換待測電容及電容值可調(diào)變電路的一端的電壓來將積分電壓調(diào)整為積分電壓與第一差值電壓的和。接著判斷是否接收到第一控制事件，若否，執(zhí)行前一個步驟。若是，執(zhí)行積分操作來切換已知電容的至少一端的電壓，來將積分電壓調(diào)整為積分電壓與第二差值電壓之和。接著判斷積分期間是否終止，若否，重復(fù)執(zhí)行第一個步驟；若是，根據(jù)在積分期間中執(zhí)行積分操作的次數(shù)及已知電容的電容值運算得到待測電容的電容值。
文檔編號G01R27/26GK101655524SQ20081021085
公開日2010年2月24日 申請日期2008年8月20日 優(yōu)先權(quán)日2008年8月20日
發(fā)明者宇 光 申請人:瑞鼎科技股份有限公司