專利名稱：中央處理器前端總線信號量測器的制作方法
中央處理器前端總線信號量測器
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)一種信號量測器，特別是一種中央處理器前端總線信號量測器。
背景技術(shù)：
FSB只指CPU與北橋芯片之間的數(shù)據(jù)傳輸總線，又稱前端總線。生產(chǎn)工程師在工 程分析時經(jīng)常會碰到開機無顯示的問題，當在要進行CPU FSB信號檢查時，因為CPU FSB信 號密集不能快速準確的找到對應(yīng)的信號點進行檢查，且一部分信號走在PCB內(nèi)層，所以無 法量測，往往憑經(jīng)驗判斷問題點，容易造成不良問題點誤判，時常會遇到CPU SOCKET或北橋 BGA錫球與PCB PAD接觸不良的問題，通常利用機械外力的方法，即壓CPU SOCKET或北橋來 判斷是否接觸不良，不能通過量測來找到根本原因；在進行CPU FSB量測時，因為FSB信號 密集或走在PCB內(nèi)層，所以造成量測找點速度受限，有些信號無法量測的問題。
有鑒于此，實有必要提供一種中央處理器前端總線信號量測器，利用該信號量測 器，能夠快速準確的到對應(yīng)中央處理器前端總線的信號進行檢測，縮短分析時間，提升工作 效率，降低低誤判率，從而減少CPU SOCKET或北橋BGA的維修次數(shù)并加大信號測試的覆蓋 率。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種中央處理器前端總線信號量測器，利用該信號量測 器，能夠快速準確的到對應(yīng)中央處理器前端總線的信號進行檢測，縮短分析時間，提升工作 效率，降低低誤判率，從而減少CPU SOCKET或北橋BGA的維修次數(shù)并加大信號測試的覆蓋 率。 為達上述目的，本發(fā)明提供的中央處理器前端總線信號量測器，所量測的中央處 理器設(shè)置于一底座上，該中央處理器前端總線信號量測器包括 —保護座，其設(shè)于上述中央處理器和上述底座之間，該保護座一面設(shè)有若干個引 腳，該保護座另一面對應(yīng)設(shè)有若干個引腳孔，各該引腳孔內(nèi)設(shè)有一上述中央處理器底部之 處理器引腳，各該引腳一端和一該處理器引腳連接，各引腳另一端插入上述底座上的底座 孔內(nèi)； —軟排線，其夾設(shè)于上述中央處理器與保護座之間，該軟排線上包含有若干個套 設(shè)孔，各該套設(shè)孔電性套設(shè)于上述一處理器引腳上，各該套設(shè)孔電性連接一信號線，各該信 號線皆引出其另一端； —測試線路板，其上設(shè)有若干個測試引腳，各測試引腳分別與上述軟排線的一信 號線另一端電性連接。 特別地，上述測試線路板上設(shè)有各測試引腳的標號，如此測試者可以方便的了解 所測試的測試引腳所對應(yīng)的前端總線信號。 與現(xiàn)有技術(shù)相比，利用本發(fā)明的中央處理器前端總線信號量測器，能夠快速準確 的到對應(yīng)中央處理器前端總線的信號進行檢測，縮短分析時間，提升工作效率，降低低誤判
3率，從而減少CPU SOCKET或北橋BGA的維修次數(shù)并加大信號測試的覆蓋率。

圖1繪示為本發(fā)明的中央處理器前端總線信號
側(cè)視圖。 圖2繪示為本發(fā)明的中央處理器前端總線信號 側(cè)視圖。 圖3繪示為本發(fā)明的中央處理器前端總線信號 測試線路板的正視圖。
具體實施方式
請共同參閱圖1、圖2、圖3，圖1繪示為本發(fā)明的中央處理器前端總線信號量測器 一較佳實施例的分解結(jié)構(gòu)側(cè)視圖、圖2繪示為本發(fā)明的中央處理器前端總線信號量測器一 較佳實施例的組裝結(jié)構(gòu)側(cè)視圖、圖3繪示為本發(fā)明的中央處理器前端總線信號量測器一較 佳實施例的軟排線和測試線路板的正視圖。 為達上述目的，本發(fā)明提供的中央處理器前端總線信號量測器，所量測的中央處 理器1設(shè)置于一底座2上，該中央處理器前端總線信號量測器包括 —保護座3，其設(shè)于上述中央處理器1和上述底座2之間，該保護座3 —面設(shè)有若 干個引腳30，該保護座3另一面對應(yīng)設(shè)有若干個引腳孔31，各該引腳孔31內(nèi)設(shè)有一上述中 央處理器1底部之處理器引腳IO，各該引腳30 —端和一該處理器引腳10連接，各該引腳 30另一端插入上述底座2上的底座孔20內(nèi)； —軟排線4，其夾設(shè)于上述中央處理器1與保護座3之間，該軟排線4上包含有若 干個套設(shè)孔41，各該套設(shè)孔41電性套設(shè)于上述一處理器引腳10上，各該套設(shè)孔41電性連 接一信號線40，各該信號線40皆引出其另一端； —測試線路板5，其上設(shè)有若干個測試引腳50，各測試引腳50分別與上述軟排線 4的一信號線40另一端電性連接。 特別地，上述測試線路板上5設(shè)有各測試引腳50的標號，如此測試者可以方便的 了解所測試的測試引腳50所對應(yīng)的前端總線信號。 與現(xiàn)有技術(shù)相比，利用本發(fā)明的中央處理器前端總線信號量測器，將中央處理器l 的前端總線信號通過軟排線4引出并可以在測試線路板5上做對應(yīng)的測試，從而縮短分析 時間，提升工作效率，降低低誤判率，從而減少CPUSOCKET或北橋BGA的維修次數(shù)并加大信 號測試的覆蓋率。
量測器一較佳實施例的分解結(jié)構(gòu) 量測器一較佳實施例的組裝結(jié)構(gòu) 量測器一較佳實施例的軟排線和
權(quán)利要求
一種中央處理器前端總線信號量測器，所量測的中央處理器設(shè)置于一底座上，其特征在于，該中央處理器前端總線信號量測器包括一保護座，其設(shè)于上述中央處理器和上述底座之間，該保護座一面設(shè)有若干個引腳，該保護座另一面對應(yīng)設(shè)有若干個引腳孔，各該引腳孔內(nèi)設(shè)有一上述中央處理器底部之處理器引腳，各該引腳一端和一該處理器引腳連接，各引腳另一端插入上述底座上的底座孔內(nèi)；一軟排線，其夾設(shè)于上述中央處理器與保護座之間，該軟排線上包含有若干個套設(shè)孔，各該套設(shè)孔電性套設(shè)于上述一處理器引腳上，各該套設(shè)孔電性連接一信號線，各該信號線皆引出其另一端；一測試線路板，其上設(shè)有若干個測試引腳，各測試引腳分別與上述軟排線的一信號線另一端電性連接。
2. 如權(quán)利要求1所述的中央處理器前端總線信號量測器，其特征在于，特別地，上述測 試線路板上設(shè)有各測試引腳的標號。
全文摘要
本發(fā)明提供一種中央處理器前端總線信號量測器，所量測的中央處理器設(shè)置于一底座上，該信號量測器包括一保護座，其設(shè)于上述中央處理器和上述底座之間，該保護座一面設(shè)有若干個引腳，該保護座另一面對應(yīng)設(shè)有若干個引腳孔，各該引腳孔內(nèi)設(shè)有一上述中央處理器底部之處理器引腳，各該引腳一端和一該處理器引腳連接，各引腳另一端插入上述底座上的底座孔內(nèi)；一軟排線，其夾設(shè)于上述中央處理器與保護座之間，該軟排線上包含有若干個套設(shè)孔，各該套設(shè)孔電性套設(shè)于上述一處理器引腳上，各該套設(shè)孔電性連接一信號線，各該信號線皆引出其另一端；一測試線路板，其上設(shè)有若干個測試引腳，各測試引腳分別與上述一信號線引出之另一端電性連接。
文檔編號G01R31/02GK101738563SQ20081023639
公開日2010年6月16日 申請日期2008年11月21日 優(yōu)先權(quán)日2008年11月21日
發(fā)明者胡勇斌 申請人:神訊電腦(昆山)有限公司