專利名稱：用于補(bǔ)償mosfet集成電路中工藝誘生性能變化的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路器件，并且更特別地涉及補(bǔ)償晶體管陣列中的 性能變化。
背景技術(shù)：
在傳統(tǒng)集成電路設(shè)計(jì)中，設(shè)計(jì)人員可以依賴(counton)由通道寬度 和長(zhǎng)度確定的MOSFET柵極的性能特征。
在此應(yīng)當(dāng)清楚地理解，本說(shuō)明書(shū)中的"性能特征"與現(xiàn)有技術(shù)中對(duì) 該術(shù)語(yǔ)的一般理解相對(duì)應(yīng)。特別地，該術(shù)語(yǔ)包括設(shè)計(jì)中的MOSFET的驅(qū) 動(dòng)電流和閾電壓。
隨著亞100nm特征尺寸的出現(xiàn)，結(jié)合技術(shù)如應(yīng)變工程(如美國(guó)專利 申i青編號(hào)11/291,294，標(biāo)題為"Analysis of Stress Impact on Transistor Performance",于2005年12月1日申請(qǐng)，為受讓人所有并且在此引用 而成為本發(fā)明的組成部分)，已經(jīng)發(fā)現(xiàn)有另外的變化發(fā)生，這由集成電 路陣列中鄰區(qū)元件如其他MOSFET元件、觸點(diǎn)等的接近度引起。
目前的設(shè)計(jì)技術(shù)不能有效地應(yīng)對(duì)這樣的變化。 一般地，設(shè)計(jì)人員通 過(guò)仿真操作對(duì)MOSFET集成電路進(jìn)行布局，并且對(duì)于未預(yù)期的變化，一 般會(huì)首先認(rèn)為是在原型被制作在硅內(nèi)之后實(shí)際電路的故障。該情況要求 進(jìn)行昂貴耗時(shí)的重新設(shè)計(jì)。本發(fā)明由此通過(guò)提供用于解決工藝誘生變化 問(wèn)題的方法和系統(tǒng)而創(chuàng)造了實(shí)現(xiàn)更方便有效的設(shè)計(jì)的機(jī)會(huì)。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)方面是一種用于補(bǔ)償MOSFET集成電路中的閾電壓 和驅(qū)動(dòng)電流的工藝誘生變化的自動(dòng)化方法。方法的第一步驟是從陣列中 選擇用于分析的晶體管。方法按照需要在陣列的晶體管間循環(huán)。接下來(lái)
4分析所選晶體管的設(shè)計(jì)，包括確定由鄰區(qū)布局引起的閾電壓變化的步
驟；確定由鄰區(qū)布局引起的驅(qū)動(dòng)電流變化的步驟。方法隨后繼續(xù)通過(guò)改 變晶體管柵極的長(zhǎng)度而嘗試補(bǔ)償任何確定的變化。方法能夠進(jìn)一步包括 通過(guò)改變觸點(diǎn)間距而識(shí)別補(bǔ)償?shù)娜魏稳秉c(diǎn)的步驟。


圖1示出了 MOSFET晶體管，示出與應(yīng)力相關(guān)的性能變化的源。
圖2a是集成電路布局的一部分的平面圖。
圖2b是繪制作為柵極間距的函數(shù)的MOSFET性能的圖。
圖3示出了具有不同觸點(diǎn)間距的三個(gè)MOSFET晶體管，并繪制出所
得到的應(yīng)力圖案。
圖4示出集成電路的較大部分，示出各種類型的工藝誘生變化。 圖5a至圖5c是繪制柵極長(zhǎng)度相對(duì)于離子改變的關(guān)系、多晶體間距
相對(duì)于離子改變的關(guān)系以及例示了本發(fā)明方法的這些關(guān)系的組合的圖。
具體實(shí)施例方式
以下參照附圖進(jìn)行詳述。描述優(yōu)選實(shí)施例是為了解釋本發(fā)明而并不 限制其范圍，本發(fā)明的范圍由權(quán)利要求書(shū)定義。本領(lǐng)域的普通技術(shù)人員 根據(jù)下文描述將理解各種等效的變型。
通過(guò)首先考察圖1中的示例性MOS晶體管10,可以對(duì)本發(fā)明有最 佳的理解，圖1示出了平面圖(上部)和沿著線A-A的剖面圖(下部)。 圖中，擴(kuò)散區(qū)12包括形成于擴(kuò)散區(qū)中的源區(qū)16和漏區(qū)18,這些區(qū)之間 的間隙由柵極14覆蓋。柵極之下的區(qū)域是通道20。間隔物22位于柵極 的兩側(cè)(平面圖中未示出)，并且氮化物帽層24形成于整個(gè)結(jié)構(gòu)上。 MOSFET通過(guò)淺溝槽隔離(STI)區(qū)26與周圍元件電隔離，淺溝槽隔離 區(qū)26形成于晶體管兩側(cè)， 一般地含有基于氧化物的絕緣材料?？梢岳?解，與這些組件相關(guān)的以及與作為整體的MOS器件相關(guān)的材料和制造 技術(shù)在現(xiàn)有技術(shù)中完全已知并且在本說(shuō)明書(shū)中不予詳述。預(yù)期陣列將被形成于部分耗盡的、絕緣體上硅(PDSOI MOSFET)襯底中，但是本申 請(qǐng)的啟示也應(yīng)用于體配置。將注意到附圖示出了體MOSFET器件(bulk MOSFET device )。
如上文引用的參考文獻(xiàn)所述，很多這些構(gòu)成元件導(dǎo)致這種或那種機(jī) 械應(yīng)力，其繼而導(dǎo)致源于硅和其他材料的壓電屬性的性能變化。例如， 硅、氮化物帽層和STI材料的有差別的收縮率，如通道摻雜物一樣能夠 施加各種應(yīng)力。在所引用的專利中描述了處理這種應(yīng)力的過(guò)程，被稱為 "應(yīng)變工程"。
可從圖2a中看到亞lOOnm系統(tǒng)開(kāi)發(fā)者所面臨情況的第一方面。圖 中示出了兩個(gè)MOSFET集成電路50和52的平面圖，每個(gè)MOSFET集 成電路有覆蓋著擴(kuò)散區(qū)的三個(gè)柵極區(qū)14,在擴(kuò)散區(qū)中形成源區(qū)16和漏 區(qū)18。多晶硅柵極有相同的寬度和長(zhǎng)度，并且組分相同。唯一的不同是 陣列50的柵極間隔相對(duì)窄，節(jié)距為Sl，而陣列52的柵極間隔相對(duì)較寬， 間距為S2。在傳統(tǒng)設(shè)計(jì)和分析中，兩者會(huì)表現(xiàn)出相同的驅(qū)動(dòng)電流和閾電 壓性能特征。
然而，如圖2b所示并不發(fā)生該結(jié)果。該圖將離子改變繪制為多晶 體間距(poly-to-poly distance)的函數(shù)，如圖所示，離子改變(即電流 改變，在此由空穴組成)由于間距的提高而顯著增強(qiáng)，在低水平上差異 尤其顯著。這樣，設(shè)計(jì)者預(yù)期圖2a的陣列有相同的性能，結(jié)果卻大相徑 庭，令人感到意外。
圖3中示出第二個(gè)問(wèn)題，其示出三個(gè)MOSFET晶體管，每個(gè)都有形 成于相同擴(kuò)散區(qū)上的相同的柵極。然而圖中觸點(diǎn)被定位于離柵極的不同 距離，MOSFET 60的四個(gè)觸點(diǎn)距離柵極180nm, MOSFET 62的觸點(diǎn)距 離柵極為90nm并且MOSFET 64的觸點(diǎn)距離柵極為60nm。參看晶體管 60的應(yīng)力圖，可以看到在通道區(qū)上應(yīng)力均勻，而晶體管62的應(yīng)力圖示 出一些變化并且晶體管64的差異更大，高應(yīng)力完全地集中在通道的兩 端，而不是相對(duì)均勻地分布。從所引用的專利申請(qǐng)可知，不同的應(yīng)力導(dǎo) 致不同的性能。同樣，傳統(tǒng)設(shè)計(jì)技術(shù)會(huì)將這三個(gè)晶體管視為相同的并且 會(huì)預(yù)期有相同的結(jié)果。而結(jié)果會(huì)令人非常令人吃驚并且可能是災(zāi)難性的。
圖4示出了實(shí)際的MOSFET集成電路的較大部分。該圖包括兩個(gè)芯 片表面區(qū)域，它們由STI分隔，具有多個(gè)擴(kuò)散區(qū)。根據(jù)現(xiàn)有技術(shù)已知， 芯片區(qū)可以包括不同類型的材料區(qū)域，被稱為n阱或p阱，分別采用促 進(jìn)CMOS體系結(jié)構(gòu)的兩種形式。圖中，兩個(gè)區(qū)域的下部是指示出邊界的 n阱。已經(jīng)發(fā)現(xiàn)從擴(kuò)散區(qū)到阱邊界的距離影響性能，其方式與由改變多 晶體間距產(chǎn)生的效應(yīng)類似，只是它影響MOSFET閾電壓而不是離子改 變。這樣，可以預(yù)期由圖4中的垂直箭頭A和B示出的距離變化會(huì)產(chǎn)生 類似于多晶體間距和觸點(diǎn)間距但與之獨(dú)立的效應(yīng)。
圖4也示出典型設(shè)計(jì)的復(fù)雜性， 一些不同的多晶體間距由水平箭頭 l至5示出，并且可注意到觸點(diǎn)間距的多種差異。
通過(guò)采用測(cè)試設(shè)計(jì)的實(shí)驗(yàn)法可以將這些效應(yīng)的每 一 種簡(jiǎn)化為 一 種 模型，產(chǎn)生的關(guān)系可以被用以指示潛在的問(wèn)題并且計(jì)算補(bǔ)償機(jī)制。這種 模型的結(jié)果可以在圖5c的圖中看到，其示出圖4的實(shí)施例中獲得的多晶 體間距和離子改變之間的關(guān)系。對(duì)于觸點(diǎn)間距和n阱邊界距離也能夠獲 得類似模型。
除了以上討論的模型，通過(guò)遵循本說(shuō)明書(shū)提出的原則進(jìn)行認(rèn)真的調(diào) 查可以揭示其他的變化，并且這種變化可以被簡(jiǎn)化成模型并且以與本說(shuō) 明書(shū)提出的相同方式進(jìn)行分析。本發(fā)明的這種實(shí)施例完全屬于由權(quán)利要 求書(shū)所規(guī)定的本發(fā)明的精神范圍之內(nèi)。
以上討論的所有變化以及其存在可以通過(guò)此前的類似方法來(lái)揭示 的變化，源自工藝變量，如多晶體間距，而不是源自材料或元件自身的 任何固有性質(zhì)。這樣，在本說(shuō)明書(shū)中這種變化被稱為"工藝誘發(fā)"變化， 將它們區(qū)別于其他原因造成的變化。
根據(jù)現(xiàn)有技術(shù)已知，柵極長(zhǎng)度的改變帶來(lái)性能改變，如圖5a的曲線 所反映的。然而，在圖4的實(shí)際例子中，多晶體間距的變化導(dǎo)致性能差 異。然而，參考圖4的實(shí)際例子，能夠發(fā)現(xiàn)在示例性晶體管Tl和T2上 的多晶體間距是不同的，如圖5b的曲線所示其分別具有可以被賦值為2 個(gè)單位和3個(gè)單位的值，該值將這些晶體管定位于前文圖2b所示的曲
7線上。假定晶體管T2的性能特征代表在整體設(shè)計(jì)中使用的標(biāo)準(zhǔn)值，隨 后可以看到晶體管Tl的性能將高大約10%,這是顯著的變化。對(duì)整個(gè) 裝置執(zhí)行這樣的分析顯現(xiàn)出依賴傳統(tǒng)分析的問(wèn)題。
本發(fā)明使用圖5a和圖5b的關(guān)系共同補(bǔ)償這樣的變化。圖5c示出由 于在底部軸上的多晶體間距以及由于在頂部軸上的柵極長(zhǎng)度而引起的 兩種變化，以及交叉的曲線?；谏衔乃觯琓2的性能被選擇作為設(shè)計(jì) 中的參照點(diǎn)，可以看到該器件的柵極長(zhǎng)度是45nm。然而，如箭頭所示， 由于間距改變而得到的性能提高可以通過(guò)將Tl的柵極長(zhǎng)度從45nm提高 到52nm而完全地得到抵銷，使兩個(gè)裝置具有相同的性能特征。
換言之，可以建立所發(fā)生的變化的模型，并且隨后使用那些變化彼 此補(bǔ)償，產(chǎn)生一個(gè)器件與另一器件的均一性能。
如圖5b所示，在本說(shuō)明書(shū)中該關(guān)系與由多晶體間距導(dǎo)致的變化并 置，以允許完全補(bǔ)償間距變化。
圖6示出實(shí)現(xiàn)該結(jié)果的自動(dòng)化方法200的實(shí)施例。該實(shí)施例作為自 動(dòng)化集成電路設(shè)計(jì)系統(tǒng)的 一 部分操作，該系統(tǒng)例如是如受讓人銷售的 SEISMOS軟件?？梢岳斫?，其他實(shí)施例能夠被配置以在獨(dú)立模式下操作， 或作為在不同設(shè)計(jì)環(huán)境下的模塊操作。在所有這些情況下，本發(fā)明系統(tǒng) 的操作原則是相同的。在從個(gè)人計(jì)算機(jī)到基于服務(wù)器的系統(tǒng)的各種數(shù)字 計(jì)算機(jī)系統(tǒng)上，這種系統(tǒng)都是可操作的。本領(lǐng)域的普通技術(shù)人員完全有 能力選擇和操作這樣的設(shè)備。
而且，可以理解，很多步驟可以合并，并行地執(zhí)行或以不同的順序 執(zhí)行而不會(huì)影響功能的實(shí)現(xiàn)。在一些情況下，僅當(dāng)也作出某些其他改變， 步驟的重新安排才會(huì)實(shí)現(xiàn)相同的結(jié)果，并且在其他情況下，僅當(dāng)滿足某 些條件，步驟的重新安排才會(huì)實(shí)現(xiàn)相同的結(jié)果。
首先，在步驟210,計(jì)算機(jī)程序按照設(shè)計(jì)人員的指示控制過(guò)程循環(huán) 通過(guò)MOSFET集成電路的晶體管，或選擇的單個(gè)晶體管。方法開(kāi)始于步 驟212，其中確定所分析的器件中存在的變化，查找相關(guān)變量值并且隨 后從相關(guān)模型獲得相應(yīng)的變化量。例如，在以上討論的圖4的晶體管Tl 的例子中，系統(tǒng)會(huì)通過(guò)確定柵極材料的相關(guān)多晶體間距來(lái)確定由于多晶體間距導(dǎo)致的變化，該柵極材料的相關(guān)多晶體間距或者直接地包含于設(shè)
計(jì)系統(tǒng)中的數(shù)據(jù)里，或通過(guò)參與設(shè)計(jì)過(guò)程的TCAD系統(tǒng)的操作確定。
確定變化的過(guò)程步驟能夠通過(guò)所有已知的模型結(jié)構(gòu)操作，或者設(shè)計(jì) 人員能夠選擇僅利用模型的子集。在任何情況下，物理值/變化結(jié)果步驟 212繼續(xù)直至確定所需的變化信息為止。
隨后，在步驟214,示出的實(shí)施例通過(guò)改變4冊(cè)極長(zhǎng)度繼續(xù)嘗試補(bǔ)償， 如參照?qǐng)D5c所解釋的那樣。預(yù)期大部分情況容易通過(guò)改變柵極長(zhǎng)度而得 到補(bǔ)償。同樣，該參數(shù)相對(duì)地容易改變，允許以對(duì)制造工藝最小程度的 復(fù)雜化而進(jìn)行補(bǔ)償。如果如步驟216中所確定的那樣獲得了所期望的結(jié) 果，則系統(tǒng)循環(huán)到下一待測(cè)試晶體管。
如果需要進(jìn)一步的補(bǔ)償，可以改變觸點(diǎn)間距，如步驟218所示。該 過(guò)程完全按照?qǐng)D5c所見(jiàn)的繼續(xù)，其使用觸點(diǎn)間距模型以提供修正數(shù)據(jù)。 那些數(shù)據(jù)在本說(shuō)明書(shū)中未示出，但本領(lǐng)域的普通技術(shù)人員按照上述啟示 能夠?yàn)樘囟ǖ南到y(tǒng)輕易地獲得同樣的數(shù)據(jù)。在步驟220測(cè)試該操作是否 成功。
在任一補(bǔ)償預(yù)期變化的自動(dòng)化步驟不成功的情況下，需要人工重新 設(shè)計(jì)，如步驟224所示。當(dāng)然，有必要設(shè)置諸如"故障安全(failsafe)" 的機(jī)制，但是迄今為止的發(fā)現(xiàn)表明上述方法應(yīng)當(dāng)足以在大多數(shù)情況下提 供充分的補(bǔ)償。
本發(fā)明的一個(gè)替代實(shí)施例將依賴于僅補(bǔ)償多晶體間距、僅通過(guò)改變 柵極長(zhǎng)度補(bǔ)償?shù)目赡苄?，其將提供相?duì)于現(xiàn)有情況的這樣的改善，且成 本如此之低使得可以完全放棄其他考慮和步驟。其他實(shí)施例可以按照需 要使用診斷和補(bǔ)償機(jī)制的其他子集。
實(shí)施例的選擇和描述是為了對(duì)本發(fā)明的原則及其實(shí)際應(yīng)用作出最 佳解釋，由此允許本領(lǐng)域的普通技術(shù)人員理解本發(fā)明的各種實(shí)施例以及 適應(yīng)于所預(yù)期的特定使用的各種變更。本發(fā)明的范圍由權(quán)利要求書(shū)以及 其他等效文件定義。
這些例子是示例性而非限制性的。預(yù)期本領(lǐng)域的普通技術(shù)人員會(huì)做出變更和組合，這些變更和組合將屬于權(quán)利要求書(shū)中規(guī)定的本發(fā)明精神和范 圍之內(nèi)。
權(quán)利要求
1.一種用于補(bǔ)償MOSFET集成電路中閾電壓和驅(qū)動(dòng)電流的工藝誘生變化的自動(dòng)化方法，包括以下步驟從陣列中選擇用于分析的晶體管；并且分析所選晶體管的設(shè)計(jì)，包括以下步驟確定由鄰區(qū)布局引起的閾電壓變化；確定由鄰區(qū)布局引起的驅(qū)動(dòng)電流變化；通過(guò)改變晶體管柵極的長(zhǎng)度而嘗試補(bǔ)償任何所確定的變化。
2. 根據(jù)權(quán)利要求1所述的方法，其中所述分析步驟進(jìn)一步包括通過(guò)改變觸點(diǎn)間距而識(shí)別補(bǔ)償?shù)娜魏稳秉c(diǎn)的步驟。
3. 根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括繼續(xù)選擇用于分析的晶體管直至陣列中的所有晶體管已經(jīng)被分析為止的步驟。
4. 根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括繼續(xù)選擇用于分析的晶體管直至陣列中晶體管的所選部分已經(jīng)被分析為止的步驟。
5. —種用于補(bǔ)償MOSFET集成電路中閾電壓和驅(qū)動(dòng)電流的工藝誘 生變化的系統(tǒng)，包括數(shù)字計(jì)算機(jī)，包括處理器、數(shù)據(jù)存儲(chǔ)以及顯示裝置；存儲(chǔ)在數(shù)據(jù)存儲(chǔ)上的計(jì)算機(jī)程序，其配置用于從陣列中選擇用于分析的晶體管；并且分析所選晶體管的設(shè)計(jì)，包括以下步驟確定由鄰區(qū)布局引起的閾電壓變化；確定由鄰區(qū)布局引起的驅(qū)動(dòng)電流變化；通過(guò)改變晶體管柵極的長(zhǎng)度而嘗試補(bǔ)償任何所確定的變化。
6. 根據(jù)權(quán)利要求5所述的系統(tǒng)，其中所述分析步驟進(jìn)一步包括通過(guò)改變觸點(diǎn)間距而識(shí)別4卜償?shù)娜魏稳秉c(diǎn)的步驟。
7. 根據(jù)權(quán)利要求5所述的系統(tǒng)，進(jìn)一步包括繼續(xù)選擇用于分析的晶體管直至陣列中的所有晶體管已經(jīng)被分析為止的步驟。
8. 根據(jù)權(quán)利要求5所述的系統(tǒng)，進(jìn)一步包括繼續(xù)選擇用于分析的晶體管直至陣列中晶體管的所選部分已經(jīng)被分析為止的步驟。
9. 一種用于補(bǔ)償MOSFET集成電路中閾電壓和驅(qū)動(dòng)電流的工藝誘生變化的系統(tǒng)，包括用于從陣列中選擇用于分析的晶體管的裝置；以及用于分析所選晶體管的設(shè)計(jì)的裝置，所述分析所選晶體管的設(shè)計(jì)包括以下步驟確定由鄰區(qū)布局引起的閾電壓變化；確定由鄰區(qū)布局引起的驅(qū)動(dòng)電流變化；通過(guò)改變晶體管柵極的長(zhǎng)度而嘗試補(bǔ)償任何所確定的變化。
10. 根據(jù)權(quán)利要求9所述的系統(tǒng)，其中所述分析裝置進(jìn)一步包括通過(guò)改變觸點(diǎn)間距而識(shí)別補(bǔ)償?shù)娜魏稳秉c(diǎn)的裝置。
11. 根據(jù)權(quán)利要求9所述的系統(tǒng)，進(jìn)一步包括繼續(xù)選擇用于分析的晶體管直至陣列中的所有晶體管已經(jīng)被分析為止的步驟。根據(jù)權(quán)利要求9所述的系統(tǒng)，進(jìn)一步包括繼續(xù)選擇用于分析的晶體管直至陣列中晶體管的所選部分已經(jīng)被分析為止的步驟。
全文摘要
一種用于補(bǔ)償MOSFET集成電路中閾電壓和驅(qū)動(dòng)電流的工藝誘生變化的自動(dòng)化方法。方法的第一步驟是從陣列中選擇用于分析的晶體管。方法按照需要在陣列的晶體管間循環(huán)。接下來(lái)分析所選晶體管的設(shè)計(jì)，包括確定由鄰區(qū)布局引起的閾電壓變化的步驟；確定由鄰區(qū)布局引起的驅(qū)動(dòng)電流變化的步驟。方法隨后繼續(xù)通過(guò)改變晶體管柵極的長(zhǎng)度而嘗試補(bǔ)償任何所確定的變化。方法能夠進(jìn)一步包括通過(guò)改變觸點(diǎn)間距而識(shí)別補(bǔ)償?shù)娜魏稳秉c(diǎn)的步驟。
文檔編號(hào)G01R31/26GK101675348SQ200880014239
公開(kāi)日2010年3月17日 申請(qǐng)日期2008年1月17日 優(yōu)先權(quán)日2007年6月1日
發(fā)明者D·普拉瑪尼克, K·辛格哈爾, V·莫羅茲, 林錫偉 申請(qǐng)人:新思科技有限公司