專利名稱：具有減小的電流泄漏的半導體器件測試系統(tǒng)的制作方法
技術領域：
本公開一般涉及半導體，更具體而言，涉及用于測試半導體器件功能性的電路和
過程。
背景技術：
通常，通過將晶體管和其他半導體器件放置在集成電路管芯之間的半導體晶片 上，測試晶體管和其他半導體器件的功能化操作特性。在分割集成電路管芯之前測試這種 晶體管，并且由于不使用集成電路內的區(qū)域，這種晶體管是有效的。然而，這類公知的測試 器件具有確定的缺點。在一個已知的實施方式中，每個測試器件具有一個或多個晶片探針 焊盤，對于每個測試器件，晶片探針焊盤占用大量的面積。為了減小多個測試器件所需的總 面積，將這些測試器件并聯(lián)連接在一起。該并聯(lián)構造使截止狀態(tài)的泄漏電流非常大，由此阻 礙單個測試器件泄漏電流的測量。另外，當只有測試器件之一有故障并且造成電短路時，并 聯(lián)測試結構失敗。用于實現(xiàn)測試器件的另一個可替選的方案是使用CMOS傳輸門來隔離并 聯(lián)連接的測試器件。當由諸如具有較厚的柵氧化物的晶體管的低泄漏晶體管來實現(xiàn)該傳輸 門時，傳輸門具有較低的泄漏電流。然而，該低泄漏傳輸門顯著增加電阻，并且仍然具有一 些非零的泄漏電流，當大量的測試器件并聯(lián)連接時，該泄漏電流變得非常大。因此，泄漏電 流可以變成大于需要測量的小電流值。


本發(fā)明通過示例的方式示出，并且不受附圖限制，在附圖中，類似的附圖標記表示
類似的元件。附圖中的元件是為了簡便和清晰的目的示出，并且不必按比例繪制。
圖1示出根據(jù)本發(fā)明的用于測試一個或多個半導體器件的半導體測試系統(tǒng)的框
圖； 圖2以示意形式示出根據(jù)本發(fā)明的被測器件(DUT)電路的一個形式；以及
圖3以示意形式示出根據(jù)本發(fā)明的被測器件(DUT)電路的另一個形式。
具體實施例方式
圖1所示的是測試系統(tǒng)IO，該測試系統(tǒng)IO用于測試多個被測器件(DUT)。通常，解 碼器12具有與測試器20的輸出連接的輸入，用于接收標示為"DUT選擇"的選擇信號。解 碼器12具有用于提供N個選擇信號的多個輸出，其中，N是整數(shù)。由解碼器12提供的第一 選擇信號Select 1連接到第一被測器件(DUT)電路14的第一輸入。由解碼器12提供的第 二選擇信號Select 2連接到第二被測器件(DUT)電路16的輸入。由解碼器12提供的第N 選擇信號Select N連接到第一被測器件(DUT)電路18的第一輸入。在所示出的形式中， 可以由解碼器12提供從1到N的多個選擇信號。DUT電路14具有與多個總線中的每個總 線分別連接的輸出。DUT電路14的第一總線輸出連接到第一總線，第一總線是用于提供柵 極加載(force)測試信號的柵極加載總線。DUT電路14的第二總線輸出連接到第二總線，
5第二總線是柵極感測總線。DUT電路14的第三總線輸出連接到第三總線，第三總線是用于 提供漏極加載測試信號的漏極加載總線。DUT電路14的第四總線輸出連接到第四總線，第 四總線是漏極感測總線。DUT電路14的第五總線輸出連接到第五總線，第五總線是用于提 供漏極泄漏偏置控制信號的漏極泄漏總線。在一個形式中，漏極泄漏偏置控制信號是DC偏 置電壓。DUT電路14的第六總線輸出連接到第六總線，第六總線是源極加載總線。DUT電 路14的第七總線輸出連接到第七總線，第七總線是源極感測總線。測試器20的第二輸出 連接到柵極加載總線。測試器20的第三輸出連接到漏極加載總線。測試器20的第四輸出 連接到漏極泄漏總線，并且測試器20的第五輸出連接到源極加載總線。測試器20的第一 輸入連接到柵極感測總線。測試器20的第二輸入連接到漏極感測總線，并且測試器20的 第三輸入連接到源極感測總線。 測試系統(tǒng)10還具有第二 DUT電路16。 DUT電路16還具有與多個總線中的每個總 線分別連接的輸出。DUT電路16的第一總線輸出連接到柵極加載總線。DUT電路16的第 二總線輸出連接到柵極感測總線。DUT電路16的第三總線輸出連接到漏極加載總線。DUT 電路16的第四總線輸出連接到漏極感測總線。DUT電路16的第五總線輸出連接到漏極泄 漏總線。DUT電路16的第六總線輸出連接到源極加載總線。DUT電路16的第七總線輸出 連接到作為源極感測總線的第七總線。測試系統(tǒng)IO還具有任意預定數(shù)目的附加DUT電路。 在所示的形式中，最后的或第N個DUT電路16具有與多個總線中的每個總線分別連接的輸 出。第N個DUT電路18的第一總線輸出連接到柵極加載總線。第N個DUT電路18的第二 總線輸出連接到柵極感測總線。第N個DUT電路18的第三總線輸出連接到漏極加載總線。 第N個DUT電路18的第四總線輸出連接到漏極感測總線。第N個DUT電路18的第五總線 輸出連接到漏極泄漏總線。第N個DUT電路18的第六總線輸出連接到源極加載總線。第 N個DUT電路18的第七總線輸出連接到作為源極感測總線的第七總線。
在所示出的形式中，DUT電路14、 DUT電路16和第N個DUT電路18中的每個包 括通過在測試器20施加的偏置條件下進行測試的半導體器件。在圖1的形式中，MOS(金 屬氧化物半導體)晶體管用作被測器件。柵極加載信號、漏極加載信號和源極加載信號將 預定的偏置電壓施加到DUT電路14、 DUT電路16和第N個DUT電路18的每個中被測試的 MOS晶體管相應的柵電極、漏電極和源電極。測試器20用以在通過使用DUT選擇信號來測 試功能性時選擇DUT電路14、 DUT電路16和第N個DUT電路18中的一個。每個DUT選擇 信號可以是多位信號或一位信號中的任一個。在一個形式中，DUT選擇信號是一位地址，并 且解碼器12將一位地址解碼，以使能選擇信號中的一個。測試器20是模擬測試器，并且用 以通過柵極感測總線接收柵極電壓、通過漏極感測總線接收漏極電壓并且通過源極感測總 線接收源極電壓。另外，測試器20可以感測流入/流出漏極加載總線和源極加載總線的電 流。與預定的MOS晶體管相關聯(lián)的這些電壓和電流可以使得測試器20能夠確定MOS晶體 管的各種操作參數(shù)，例如，驅動電流、閾值電壓、亞閾值斜率和泄漏電流。以下，在表2中提 供了與如何將MOS晶體管中被測試的寄生泄漏電流最小化相關聯(lián)的細節(jié)。在圖l所示的形 式中，以下應該理解的是，可以有效率地實現(xiàn)大量的DUT并且可以測試各種類型的器件。在 一個形式中，在半導體管芯(集成電路管芯)之間的區(qū)域中、在半導體晶片上實現(xiàn)測試系統(tǒng) 10的一部分。在這種形式中，測試器20在半導體晶片的外部實現(xiàn)，并且正被測試的DUT在 半導體晶片上靠近相同類型的半導體管芯功能電路進行設置，以理解半導體管芯內的器件特性。在這種形式中，DUT在晶片劃線區(qū)域內，該晶片劃線區(qū)域是晶片上分離半導體管芯的 區(qū)域，并且當分割半導體管芯時通常切割該區(qū)域。然而，應該理解的是，可以實現(xiàn)測試器和 DUT電路的各種位置。例如，可以在半導體管芯內而不是在晶片劃線區(qū)域內，實現(xiàn)DUT電路 14-16。 圖2所示的是圖1中測試系統(tǒng)10的DUT電路14和DUT電路16中的一種形式的 進一步細節(jié)。在所示的形式中，DUT電路14的DUT是MOS晶體管30而DUT電路16的DUT 是MOS晶體管50。在所示的形式中，MOS晶體管30和50都是N溝道晶體管。圖1中的柵 極加載、柵極感領U、漏極加載、漏極泄漏、漏極感領U、源極加載和源極感測總線與圖2中的標 示相類似。圖l中的Select 1信號被表示為信號S1，并且被實現(xiàn)為通過反相器32形成信 號S1B。類似地，圖1中的Select2信號被表示為信號S2，并且被實現(xiàn)為通過反相器32形 成信號S2B。 開關器件34具有連接到柵極加載總線的第一端子和連接到M0S晶體管30的柵極 的第二端子。在所示的形式中，本文所示的開關器件被實現(xiàn)為CMOS(互補金屬氧化物半導 體)開關或者傳輸門，并且是傳統(tǒng)的開關器件。開關器件34的NMOS或第一控制端子連接 到信號Sl，并且開關器件34的PMOS或第二控制端子連接到信號S1B。類似地，開關器件36 具有連接到柵極感測總線的第一端子和連接到MOS晶體管30的柵極的第二端子。開關器 件36的NMOS或第一控制端子連接到信號Sl，并且開關器件36的PMOS或第二控制端子連 接到信號S1B。開關器件38具有連接到漏極加載總線的第一端子和連接到開關器件40的 第一端子的第二端子。開關器件38的NMOS或第一控制端子連接到信號Sl，并且開關器件 38的PMOS或第二控制端子連接到信號S1B。開關器件42具有連接到漏極泄漏總線的第一 端子和連接到開關器件38的第二端子的第二端子。開關器件42的NMOS或第一控制端子 連接到信號S1B，并且開關器件42的PMOS或第二控制端子連接到信號Sl。開關器件40的 第二端子在節(jié)點72處連接到MOS晶體管30的漏極。開關器件40的NMOS或第一控制端子 連接到信號Sl，并且開關器件40的PMOS或第二控制端子連接到信號S1B。開關器件44具 有連接到漏極感測總線的第一端子和連接到節(jié)點72的第二端子。開關器件44的NMOS或第 一控制端子連接到信號Sl，并且開關器件44的PMOS或第二控制端子連接到信號S1B。開 關器件46具有連接到源極感測總線的第一端子和在節(jié)點74處連接到MOS晶體管30的源 極的第二端子。開關器件46的NMOS或第一控制端子連接到信號Sl，并且開關器件46的 PMOS或第二控制端子連接到信號S 1B。源極加載總線連接到節(jié)點74。
開關器件54具有連接到柵極加載總線的第一端子和連接到MOS晶體管50的柵極 的第二端子。開關器件54的NMOS或第一控制端子連接到信號S2，并且開關器件54的PMOS 或第二控制端子連接到信號S2B。類似地，開關器件56具有連接到柵極感測總線的第一端 子和連接到MOS晶體管50的柵極的第二端子。開關器件56的NMOS或第一控制端子連接 到信號S2，并且開關器件56的PMOS或第二控制端子連接到信號S2B。開關器件58具有連 接到漏極加載總線的第一端子和連接到開關器件60的第一端子的第二端子。開關器件58 的NMOS或第一控制端子連接到信號S2，并且開關器件58的PMOS或第二控制端子連接到信 號S2B。開關器件62具有連接到漏極泄漏總線的第一端子和連接到開關器件58的第二端 子的第二端子。開關器件62的NMOS或第一控制端子連接到信號S2B，并且開關器件62的 PMOS或第二控制端子連接到信號S2。開關器件60的第二端子在節(jié)點78處連接到MOS晶體管50的漏極。開關器件60的NM0S或第一控制端子連接到信號S2，并且開關器件60的 PM0S或第二控制端子連接到信號S2B。開關器件64具有連接到漏極感測總線的第一端子 和連接到節(jié)點78的第二端子。開關器件64的NM0S或第一控制端子連接到信號S2，并且開 關器件64的PM0S或第二控制端子連接到信號S2B。開關器件66具有連接到源極感測總線 的第一端子和在節(jié)點80處連接到MOS晶體管50的源極的第二端子。開關器件66的NMOS 或第一控制端子連接到信號S2，并且開關器件66的PMOS或第二控制端子連接到信號S2B。 源極加載總線連接到節(jié)點80。 在操作過程中，假定Select 1信號有效并且Select 2信號無效。當Select l信 號有效時，DUT MOS晶體管30存在選定的操作模式。類似地，DUT MOS晶體管50存在未選 定的操作模式。結果，信號S1處于邏輯高電平，信號S1B處于邏輯低電平。類似地，信號S2 處于邏輯低電平，并且信號S2B處于邏輯高電平。在這些偏置條件下，在DUT電路14內開 關器件34、36、38、40、44和46是導電的，并且只有開關器件42是不導電的。在DUT電路16 內，開關器件54、56、58、60、64和66是不導電的。開關器件62是導電的。因此，作為這些 開關構造的結果，柵極加載總線、柵極感測總線、漏極加載總線、漏極感測總線或源極感測 總線都沒有連接到DUT M0S晶體管50。然而，漏極泄漏總線通過開關器件62連接到開關 器件58的第二端子。漏極泄漏總線的目的在于給開關器件58的第二端子提供電壓電勢， 該電壓電勢與開關器件58的第一端子所連接的漏極加載總線的電壓電勢基本上相同或類 似。通過開關器件62的作用，去除開關器件58的泄漏電流的漏極/源極偏置分量。結果， 由開關器件58導致的泄漏電流顯著減小。另外，開關器件60和64是不導電的。雖然開關 器件60還將具有極小量的泄漏電流，但是漏極加載總線上可檢測到的泄漏電流受開關器 件58的泄漏的限制。 在DUT電路14內，柵極加載總線、柵極感測總線、漏極加載總線、漏極感測總線和 源極感測總線中的每個分別經(jīng)由開關器件34、 36 、 38 、 44和46電連接到DUT MOS晶體管30 。 柵極加載總線是與DUTMOS晶體管30的源極連接的硬線。開關器件42是不導電的，并因此 漏極泄漏總線不連接到DUT M0S晶體管30的漏極。在選定的操作模式下，預定的偏置由測 試器20施加到DUT MOS晶體管30，該測試器20還測量每個總線的電壓和電流。如果預定的 柵極偏置是0V并且向漏極施加較高的電壓，則測量到的任何泄漏電流被視為是DUT MOS晶 體管的泄漏電流。漏極加載總線上的累計寄生泄漏電流確定可以測量到的所選定DUT MOS 晶體管的最小泄漏電流。如上所述，添加開關器件62顯著地降低了開關器件58的寄生泄 漏電流。 因此，與如果不存在開關器件62時可以測量到的泄漏電流的情形相比，可以測量 到的MOS晶體管30的泄漏電流顯著降低。使用開關器件62提供的另一個優(yōu)點在于，較大 量附加的DUT電路可以直接連接到晶體管測試總線。由于每個DUT的泄漏電流減小，因此 可以向測試系統(tǒng)添加更多的DUT，同時沒有超過在沒有開關器件62的情況下會存在的初始 泄漏電流的量。 在圖3中示出的是用于測試系統(tǒng)10的DUT電路的另一個形式。為了方便描述，與 圖1中的元件相同的圖3中的元件被分配相同的附圖標記。反相器32接收信號Sl并且提 供信號S1B。 DUT電路91具有待測試的二極管90，并且DUT電路93具有待測試的二極管 92。在所示出的形式中，開關器件38、40和42如圖l一樣地連接，但存在一些不同之處。開
8關器件40的第二端子連接到節(jié)點72并且連接到二極管90的陰極。用陰極加載總線、陰極 泄漏總線、陰極感測總線、陽極加載總線和陽極感測總線來替代漏極加載總線、漏極泄漏總 線、漏極感測總線、源極加載總線和源極感測總線。開關器件38的第一端子連接到陰極加 載總線。開關器件42的第一端子連接到陰極泄漏總線。開關器件44的第一端子連接到陰 極感測總線。開關器件46的第一端子連接到陽極感測總線并且其第二端子連接到節(jié)點74 和陽極加載總線。二極管90的陽極連接到節(jié)點74。另外，通過使用二極管90而不是M0S 晶體管30，去除了開關器件34和36以及柵極加載總線和柵極感測總線。
在DUT電路93內，二極管92具有連接到節(jié)點78的陰極和連接到節(jié)點80的陽極。 反相器52接收信號S2并且提供信號S2B。開關器件58的第一端子連接到陰極加載總線。 開關器件64的第一端子連接到陰極感測總線。開關器件62的第一端子連接到陰極泄漏總 線。開關器件66的第一端子連接到陽極感測總線，并且開關器件66的第二端子連接到節(jié) 點80和陽極加載總線。開關器件58的第二端子連接到開關器件60的第一端子。開關器 件62的第二端子還連接到開關器件60的第一端子。開關器件60的第二端子連接到節(jié)點 78并且連接到二極管92的陰極。開關器件64的第二端子連接到節(jié)點78。開關器件38、 40、42、44、46、58、60、62、64和66中的每個開關器件是CMOS傳輸門，其具有互補的控制輸 入(即，第一和第二控制輸入或者N導電型和P導電型控制輸入)，用于與圖2中一樣分別 接收相同的互補選擇控制信號。除了開關器件42和開關器件62之外的所有開關器件的N 導電型控制輸入接收控制信號Sl 。開關器件42和開關器件62的N導電型控制輸入接收控 制信號S1B。 在操作過程中，假設Select 1信號有效并且Select 2信號無效。當Select l信 號有效時，二極管90存在選定的操作模式。類似地，二極管92存在未選定的操作模式。結 果，信號Sl處于邏輯高電平，并且信號S1B處于邏輯低電平。類似地，信號S2處于邏輯低電 平，并且信號S2B處于邏輯高電平。在這些偏置條件下，在DUT電路91內開關器件38、40、 44和46是導電的，并且只有開關器件42是不導電的。在DUT電路93內，開關器件58、60、 64和66是不導電的。開關器件62是導電的。因此，作為這些開關構造的結果，陰極加載總 線、陰極感測總線、陽極感測總線或陰極泄漏總線都沒有連接到二極管92。然而，陰極泄漏 總線連接到開關器件58的第二端子。陰極泄漏總線的目的在于對開關器件58的第二端子 提供電壓電勢，該電壓電勢與開關器件58的第一端子所連接的陰極加載總線的電壓電勢 基本上相同或近似。通過開關器件62的作用，去除開關器件58的泄漏電流的漏極/源極 偏置分量。結果，由開關器件58導致的泄漏電流顯著減小。另外，開關器件60和64是不 導電的。雖然開關器件60還將具有極小量的泄漏電流，但是陰極加載總線上可檢測到的泄 漏電流受開關器件58的泄漏的限制。 在DUT電路91內，陰極加載總線、陰極感測總線和陽極感測總線中的每個分別通 過開關器件38、44和46電連接到二極管90。開關器件42是不導電的，并因此陰極泄漏總 線沒有連接到二極管90的陰極。在選定的操作模式下，預定的偏置由測試器20施加到二 極管90，該測試器20還測量每個總線的電壓和電流。如上所述，添加開關器件62顯著地降 低了開關器件58的寄生泄漏電流。因此，與如果不存在開關器件62時可以測量到的泄漏 電流的情況相比，泄漏電流顯著降低。使用開關器件62提供的另一個優(yōu)點在于，較大量附 加的DUT電路可以直接連接到二極管測試總線。由于每個DUT的泄漏電流減小，因此可以
9向測試系統(tǒng)添加更多的DUT，同時不超過在沒有開關器件62的情況下會存在的初始泄漏電 流的量。 到現(xiàn)在為止，應該理解，已經(jīng)提供了一種偏置方法，用于減少測試電路中與開關器 件相關聯(lián)的泄漏電流。通過使用諸如通過門(passgate)或傳輸門的開關器件使泄漏電流 最小化，可以選擇大量DUT中的任何DUT來進行測試，同時電隔離其他DUT。用于沒有被選 擇的那些DUT的泄漏電流補償技術防止來自諸如圖1至圖3中每個所示的測試感測總線的 泄漏電流。因此，由測試器測量到的電流更精確。使未選擇的DUT中的泄漏電流最小化使 得能夠更精確地測量與相同的總線連接的大量DUT的所有DC(直流)參數(shù)。可以使用本文 描述的多個實施例，并且選擇哪個實施例可以取決于處理需要和所需的半導體器件規(guī)格。
在一種形式中，提供了一種測試電路，該測試電路具有被測試的器件(DUT)，該 DUT具有用于接收測試信號的端子。第一開關器件具有輸出端子，該輸出端子用于當正測試 DUT時將測試信號耦合到DUT的端子。當沒有測試DUT時，第一開關器件具有高阻抗。當 正測試DUT時，第二開關器件具有高阻抗，并且當沒有測試DUT時，將偏置控制信號耦合到 第一開關器件的輸出端子。偏置控制信號基本上追蹤測試信號。在另一個形式中，測試電 路還包括第三開關器件，用于當正測試DUT時將測試信號從第一開關器件耦合到DUT的端 子，并且當沒有測試DUT時處于高阻抗。在一種形式下，第一開關器件是第一傳輸門，該第 一傳輸門具有用于接收測試信號的輸入端子和用于接收選擇信號的控制端子，選擇信號表 示DUT是否被選擇進行測試。在另一種形式下，DUT是如下的晶體管，該晶體具有作為端子 的漏極、與地耦合的源極和用于當正測試DUT時接收柵極加載信號的柵極。在另一種形式 中，測試電路包括第二傳輸門，該第二傳輸門具有用于接收柵極加載信號的信號輸入端子、 與柵極耦合的信號輸出以及與第一傳輸門的控制端子耦合的控制端子。在又一種形式中， 測試電路具有第三傳輸門，該第三傳輸門具有與漏極耦合的信號輸入端子、用于提供漏極 感測信號的輸出以及與第一傳輸門的控制端子耦合的控制端子。在一種形式中，第二開關 器件是第四傳輸門，該第四傳輸門具有用于接收偏置控制信號的信號輸入端子、與第一開 關器件的輸出耦合的輸出以及用于接收與選擇信號互補的信號的控制端子。在另一種形式 中，第四傳輸門具有用于接收選擇信號的互補控制端子。在另一種形式中，DUT是二極管。 在又一種形式中，測試信號是具有第一幅值的第一DC偏置電壓，并且偏置控制信號是基本 上具有第一幅值的第二 DC偏置電壓。 在另一種形式中，提供了一種測試具有端子的第一被測器件(DUT)和具有端子的 第二DUT的方法。測試信號被施加到第一開關器件的第一端子和第二開關器件的第一端 子。當正測試第一DUT時，測試信號從第一開關器件的第二端子施加到第一DUT的端子。當 正測試第二 DUT時，測試信號從第二開關器件的第二端子施加到第二 DUT的端子。當正測 試第二 DUT時，向第一開關器件的第二端子施加基本上追蹤測試信號的泄漏控制信號。當 正測試第一DUT時，向第二開關器件的第二端子施加泄漏控制信號。在另一種形式中，當 正測試第二 DUT時，阻擋來自第一 DUT的端子的偏置控制信號。當正測試第一 DUT時，阻擋 來自第二DUT的端子的偏置控制信號。在另一種形式中，第一DUT是第一晶體管并且第二 DUT是第二晶體管。當正測試第一晶體管時，向第一晶體管的柵極施加禁用偏置。當正測試 第二晶體管時，向第二晶體管的柵極施加未禁用偏置。當正測試第一DUT時，測量第一DUT 的端子上存在的電壓。當正測試第二DUT時，測量第二DUT的端子上的電壓。在一種形式中，通過具有傳輸門的第一開關器件，實現(xiàn)向第一開關器件的第一端子施加測試信號。在另
一種形式中，施加有測試信號的第一DUT的端子是二極管的陰極。在另一種形式中，通過具
有的電壓電平比測試信號的電壓電平更高的泄漏控制信號，執(zhí)行如下操作當正測試第二
DUT時，向第一開關的第二端子施加基本上追蹤測試信號的泄漏控制信號。 在又一個形式中，提供了一種具有第一被測器件(DUT)的測試電路，該第一被測
器件具有與基準端子耦合的第一端子并且具有第二端子。第一開關器件具有用于接收第一
選擇信號的控制輸入、用于接收測試信號的信號輸入以及與第一 DUT的第二端子耦合的信 號輸出。第二開關器件具有用于接收第一選擇信號的互補的控制輸入、用于接收泄漏控制 信號的信號輸入以及與第一開關器件的輸出端子耦合的信號輸出。第二 DUT具有與基準端 子耦合的第一端子和第二端子。第三開關器件具有用于接收第二選擇信號的控制輸入、用 于接收測試信號的信號輸入以及與第二DUT的第二端子耦合的信號輸出。第四開關器件具 有用于接收第二選擇信號的互補的控制輸入、用于接收泄漏控制信號的信號輸入以及與第 三開關器件的輸出端子耦合的信號輸出。在另一種形式中，提供了第五開關器件，該第五開 關器件耦合在第一開關器件與第一DUT的端子之間。第五開關器件具有與第一開關器件的 輸出端子耦合的信號輸入、與第一 DUT的端子耦合的信號輸出以及用于接收第一選擇信號 的控制輸入。第六開關器件耦合在第三開關器件與第二DUT的端子之間。第六開關器件具 有與第三開關器件的輸出端子耦合的信號輸入、與第二DUT的端子耦合的信號輸出以及用 于接收第二選擇信號的控制輸入。在一種形式中，第一、第二、第三、第四、第五和第六開關 器件中的每個具有互補的控制輸入。第一和第五開關器件的互補控制輸入用于接收第一選 擇信號的補充。第三和第六開關器件的互補控制輸入用于接收第二選擇信號的補充。第二 開關器件的互補控制輸入用于接收第一選擇信號，并且第四開關器件的互補控制輸入用于 接收第二選擇信號。 雖然已經(jīng)參照特定的導電類型或電勢極性描述了本發(fā)明，但是本領域技術人員應 該理解的是，導電類型和電勢極性可以顛倒。此外，說明書和權利要求書中的術語"前"、 "后"、"頂"、"底"、"上方"、"下方"、"之上"、"之下"等(如果存在的話)用于描述性的目的， 不是必須用于描述永久的相對位置。要理解的是，在合適的環(huán)境下，如此使用的術語是可互 換的，從而本文描述的本發(fā)明的實施例例如能夠按照與本文示出或者以其他方式描述的方 位不同的方位來操作。 雖然在本文中參照具體實施例描述了本發(fā)明，但是在不脫離如以下權利要求書闡 述的本發(fā)明的范圍的情況下，可以進行各種更改和變化。例如，所討論的實施例應用于N溝 道晶體管和P溝道晶體管。雖然示出的是N溝道晶體管的實施例，但是應該理解，當使用P 溝道晶體管的實施例時，可以容易地進行關于控制信號邏輯值的更改，以說明導電性發(fā)生 變化。除了晶體管和二極管之外，還可以使用被測試的各種器件。例如，可以使用電阻器、 電容器、電感器、晶閘管和其他半導體器件作為DUT。當使用晶體管時，每個晶體管可以表示 一種形式的可尋址陣列中的晶體管。 如本文所使用的，術語"一"被定義為一個或不止一個。另外，即使當相同的權利要 求包括引語"一個或多個"或"至少一個"和不定冠詞時，權利要求書中使用的諸如"至少一 個"和"一個或多個"的引語不應該被理解為是指由不定冠詞引入另一要求保護的元件使包 含這種被引入的要求保護的元件的任何特定權利要求限制于只包含一個這種元件的發(fā)明。這對于使用定冠詞也是適用的。 除非另外說明，否則術語"第一"和"第二"用于任意區(qū)分由這種術語描述的元件。
因此，這些術語不必旨在表示這種元件的時間上或者其他方面的優(yōu)先次序。 因此，說明書和附圖將被認為是示例性的而非限制性的，并且所有這類更改旨在
包括在本發(fā)明的范圍內。本文所描述的關于具體實施例的任何益處、優(yōu)點或者解決問題的
方案都不旨在被理解為任意或所有權利要求中的關鍵的、所需的或者必需的特征或元件。
權利要求
一種測試電路，包括被測器件(DUT)，所述被測器件具有用于接收測試信號的端子；第一開關器件，所述第一開關器件具有輸出端子，所述輸出端子用于當正測試所述被測器件時將所述測試信號耦合到所述被測器件的所述端子，并且當沒有測試所述被測器件時處于高阻抗；以及第二開關器件，當正測試所述被測器件時，所述第二開關器件處于高阻抗，并且當沒有測試所述被測器件時，所述第二開關器件將偏置控制信號耦合到所述第一開關器件的所述輸出端子，其中，所述偏置控制信號基本上追蹤所述測試信號。
2. 根據(jù)權利要求1所述的測試電路，還包括第三開關器件，當正測試所述被測器件時，所述第三開關器件將所述測試信號從所述 第一開關器件耦合到所述被測器件的所述端子，并且當沒有測試所述被測器件時，所述第 三開關器件處于高阻抗。
3. 根據(jù)權利要求1所述的測試電路，其中，所述第一開關器件包括第一傳輸門，所述第 一傳輸門具有用于接收所述測試信號的輸入端子和用于接收選擇信號的控制端子，所述選 擇信號指示是否選擇了所述被測器件來進行測試。
4. 根據(jù)權利要求3所述的測試電路，其中所述被測器件包括晶體管，所述晶體管具有作為所述端子的漏極、與地耦合的源極以 及當正測試所述被測器件時用于接收柵極加載信號的柵極。
5. 根據(jù)權利要求4所述的測試電路，還包括第二傳輸門，所述第二傳輸門具有用于接收所述柵極加載信號的信號輸入端子、與所述柵極耦合的信號輸出以及與所述第一傳輸門 的所述控制端子耦合的控制端子。
6. 根據(jù)權利要求5所述的測試電路，還包括第三傳輸門，所述第三傳輸門具有與所述 漏極耦合的信號輸入端子、用于提供漏極感測信號的輸出以及與所述第一傳輸門的所述控 制端子耦合的控制端子。
7. 根據(jù)權利要求6所述的測試電路，其中，所述第二開關器件包括第四傳輸門，所述第四傳輸門具有用于接收所述偏置控制信號的信號輸入端子、與所述第一開關器件的所述輸 出耦合的輸出，以及用于接收與所述選擇信號互補的信號的控制端子。
8. 根據(jù)權利要求7所述的測試電路，其中，所述第四傳輸門具有用于接收所述選擇信 號的互補控制端子。
9. 根據(jù)權利要求1所述的測試電路，其中，所述被測器件包括二極管。
10. 根據(jù)權利要求1所述的測試電路，其中，所述測試信號是具有第一幅值的第一直流 偏置電壓，以及所述偏置控制信號是基本上具有所述第一幅值的第二直流偏置電壓。
11. 一種測試具有端子的第一被測器件和具有端子的第二被測器件的方法，包括； 向第一開關器件的第一端子和第二開關器件的第一端子施加測試信號； 當正測試所述第一被測器件時，將所述測試信號從所述第一開關器件的第二端子施加到所述第一被測器件的所述端子；當正測試所述第二被測器件時，將所述測試信號從所述第二開關器件的第二端子施加 到所述第二被測器件的所述端子；當正測試所述第二被測器件時，向所述第一開關器件的所述第二端子施加基本上追蹤所述測試信號的泄漏控制信號；以及當正測試所述第一被測器件時，向所述第二開關器件的所述第二端子施加所述泄漏控制信號。
12. 根據(jù)權利要求11所述的方法，還包括當正測試所述第二被測器件時，阻擋來自所述第一被測器件的所述端子的所述偏置控制信號；以及當正測試所述第一被測器件時，阻擋來自所述第二被測器件的所述端子的所述偏置控制信號。
13. 根據(jù)權利要求12所述的方法，其中，所述第一被測器件是第一晶體管并且所述第二被測器件是第二晶體管，所述方法還包括當正測試所述第一晶體管時，向所述第一晶體管的柵極施加禁用偏置；以及當正測試所述第二晶體管時，向所述第二晶體管的柵極施加禁用偏置。
14. 根據(jù)權利要求11所述的方法，還包括當正測試所述第一被測器件時，測量所述第一被測器件的所述端子上存在的電壓；以及當正測試所述第二被測器件時，測量所述第二被測器件的所述端子上存在的電壓。
15. 根據(jù)權利要求11所述的方法，其中，向第一開關器件的第一端子施加測試信號的步驟的特征進一步在于，所述第一開關器件包括傳輸門。
16. 根據(jù)權利要求11所述的方法，向所述第一被測器件的所述端子施加所述測試信號的步驟的特征進一步在于，所述第一被測器件的所述端子是二極管的陰極。
17. 根據(jù)權利要求11所述的方法，其中，當正測試所述第二被測器件時向所述第一開關器件的所述第二端子施加基本上追蹤所述測試信號的泄漏控制信號的步驟的特征進一步在于，所述泄漏控制信號具有的電壓電平高于所述測試信號的電壓電平。
18. —種測試電路，包括第一被測器件，所述第一被測器件具有與基準端子耦合的第一端子和第二端子；第一開關器件，所述第一開關器件具有用于接收第一選擇信號的控制輸入、用于接收測試信號的信號輸入，以及與所述第一被測器件的所述第二端子耦合的信號輸出；第二開關器件，所述第二開關器件具有用于接收所述第一選擇信號的互補的控制輸入、用于接收泄漏控制信號的信號輸入，以及與所述第一開關器件的所述信號輸出耦合的信號輸出；第二被測器件，所述第二被測器件具有與所述基準端子耦合的第一端子和第二端子；第三開關器件，所述第三開關器件具有用于接收第二選擇信號的控制輸入、用于接收所述測試信號的信號輸入，以及與所述第二被測器件的所述第二端子耦合的信號輸出；以及第四開關器件，所述第四開關器件具有用于接收所述第二選擇信號的互補的控制輸入、用于接收所述泄漏控制信號的信號輸入，以及與所述第三開關器件的所述信號輸出耦合的信號輸出。
19. 根據(jù)權利要求18所述的測試電路，還包括第五開關器件，所述第五開關器件耦合在所述第一開關器件與所述第一被測器件的所述端子之間，具有與所述第一開關器件的所述信號輸出耦合的信號輸入、與所述第一被測器件的所述端子耦合的信號輸出，以及用于接收所述第一選擇信號的控制輸入；以及第六開關器件，所述第六開關器件耦合在所述第三開關器件與所述第二被測器件的所述端子之間，并且具有與所述第三開關器件的所述信號輸出耦合的信號輸入、與所述第二被測器件的所述端子耦合的信號輸出，以及用于接收所述第二選擇信號的控制輸入。
20.根據(jù)權利要求19所述的測試電路，其中所述第一開關器件、所述第二開關器件、所述第三開關器件、所述第四開關器件、所述第五開關器件和所述第六開關器件的每一個的進一步特征在于具有互補控制輸入；所述第一開關器件和所述第五開關器件的所述互補控制輸入用于接收所述第一選擇信號的互補；所述第三開關器件和所述第六開關器件的所述互補控制輸入用于接收所述第二選擇信號的互補；所述第二開關器件的所述互補控制輸入用于接收所述第一選擇信號；以及所述第四開關器件的所述互補控制輸入用于接收所述第二選擇信號。
全文摘要
測試電路(10)使用第一開關器件(38，58)和第二開關器件(42，62)來測試被測器件(DUT)(30，50，90，92)。被測器件(DUT)具有用于接收測試信號(漏極加載)的端子。第一開關器件(38，58)具有輸出端子，該輸出端子用于當正測試DUT時將測試信號(漏極加載)耦合到DUT(30，50，90，92)的端子。當沒有測試DUT時，第一開關器件(38，58)處于高阻抗。當正測試DUT時，第二開關器件(42，62)處于高阻抗，并且當沒有測試DUT時，第二開關器件(42，62)將偏置控制信號(漏極泄漏)耦合到第一開關器件(38，58)的輸出端子。偏置控制信號基本上追蹤測試信號。因為偏置控制信號導致第一開關器件上的偏置極小或者沒有偏置，所以當正測試其他的DUT時第一開關器件的泄漏大大減小。
文檔編號G01R31/28GK101796424SQ200880106121
公開日2010年8月4日 申請日期2008年7月17日 優(yōu)先權日2007年9月7日
發(fā)明者布拉德利·P·史密斯 申請人:飛思卡爾半導體公司