專利名稱：一種集成電路的通用測試系統(tǒng)和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路測試領(lǐng)域，特別是一種集成電路的通用測試系統(tǒng)和方法。
背景技術(shù)：
通用測試解決方法用于各種類型的集成電路的測試。
在集成電路測試中，現(xiàn)有的集成電路的通用測試方法一般使用PC(電腦主機) 或MCU (微控器)為主要控制模塊，通過PC控制特定的測試功能模塊，提供給總 線測試資源。這種方法中整個系統(tǒng)的數(shù)據(jù)處理及具體功能控制全在PC端進行后臺 處理，其一般結(jié)構(gòu)如圖l所示。
現(xiàn)有的測試方法中FPGA (邏輯可編程電路) 一般僅使用在測試功能模塊中。 現(xiàn)有的測試方法中，測試向量都需要讀回PC或MCU保存到后臺存儲器中，然 后再進行數(shù)據(jù)的比較和處理。這樣的方法數(shù)據(jù)處理速度慢，不能達到實時處理的 效果，并且用戶定制測試功能的增加完全要依靠測試功能模塊的增加，完成周期 很長成本高。

發(fā)明內(nèi)容
本發(fā)明目的在于提供一種可以提高測試工作效率的通用測試系統(tǒng)和方法，可 以實時處理測試結(jié)果數(shù)據(jù)。
本發(fā)明的技術(shù)方案如下
一種集成電路的通用測試系統(tǒng)，包括依次連接的主控模塊、測試功能模塊和 測試資源總線，所述測試功能模塊通過測試資源總線提供給被測集成電路測試資
源，其特征在于所述主控模塊包括MCU和FPGA或者PC和FPGA， MCU或者PC用 于測試流程控制，F(xiàn)PGA用于測試功能模塊的操作及測試結(jié)果數(shù)據(jù)的處理，MCU和 FPGA或者PC和FPGA都是通過通訊協(xié)議總線連接。
一種集成電路的通用測試方法，其特征在于工作流程如下所述PC或MCU 根據(jù)用戶的測試程序發(fā)送相關(guān)的測試功能模塊起動指令給FPGA，再由FPGA通過 硬件總線根據(jù)測試功能模塊的配置要求進行相關(guān)的測試功能模塊的配置，然后由 測試功能模塊為被測電路提供測試資源，最后被測電路的測試數(shù)據(jù)通過測試資源總線返回給FPGA，由FPGA對測試數(shù)據(jù)通過FPGA內(nèi)開發(fā)的硬件程序?qū)?shù)據(jù)進行 處理，后將測試對錯結(jié)果返回給PC或者MCU。 '
所述PC或MCU只需要根據(jù)對錯結(jié)果控制整個測試流程。由于在控制模塊中 引入FPGA協(xié)調(diào)各個測試功能模塊工作，所以PC或MCU只需要單一的控制整個 測試流程，不需要像現(xiàn)有的測試方法中PC或MCU既需要控制整個測試流程又需 要協(xié)調(diào)各個測試功能模塊工作。
本發(fā)明在測試時，在每一個測試向量讀回時，利用FPGA中的硬件程序可以 實現(xiàn)實時的對每一個測試向量與標(biāo)準(zhǔn)向量進行判斷比較，這樣不需要等測試向量 全部發(fā)回后在全部保存到后臺，然后在進行測試向量與標(biāo)準(zhǔn)向量的判斷比較。 ' 本發(fā)明的有益效果如下
本發(fā)明可以使PC或者MCU從復(fù)雜的測試數(shù)據(jù)處理及測試功能模塊的具體功能 控制中解脫，只單一的處理控制流程，這樣可以有效降低對PC或者MCU的性能要 求；FPGA本身為可編程器件，可以根據(jù)不同的集成電路測試要求，提供部分可以 供測試工程師二次開發(fā)的用戶定制測試功能，以達到更好的靈活通用及高效開發(fā) 的目的；可以使測試向量的每一個數(shù)據(jù)在讀回時就進行實時的比較，不用把測試 向量的數(shù)據(jù)全部讀回后再在后臺進行比較；這樣可以有效的提高測試的效率。


圖1為背景技術(shù)中測試方法所用的結(jié)構(gòu)示意圖 圖2為本發(fā)明系統(tǒng)的結(jié)構(gòu)示意圖
具體實施例方式
如圖2所示， 一種集成電路的通用測試系統(tǒng)，包括依次連接的主控模塊、測 試功能模塊和測試資源總線，所述測試功能模塊通過測試資源總線提供給被測集 成電路測試資源，所述主控模塊包括MCU和FPGA或者PC和FPGA， MCU或者PC用 于測試流程控制，F(xiàn)PGA用于測試功能模塊的操作及測試結(jié)果數(shù)據(jù)的處理，MCU和 FPGA或者PC和FPGA都是通過通訊協(xié)議總線連接。
一種集成電路的通用測試方法，工作流程如下
PC或MCU根據(jù)用戶的測試程序發(fā)送相關(guān)的測試功能模塊起動指令給FPGA， 再由FPGA通過硬件總線根據(jù)測試功能模塊的配置要求進行相關(guān)的測試功能模塊 的配置，然后由測試功能模塊為被測電路提供測試資源，最后被測電路的測試數(shù) 據(jù)通過測試資源總線返回給FPGA，由FPGA對測試數(shù)據(jù)通過FPGA內(nèi)開發(fā)的硬件程序?qū)?shù)據(jù)進行處理，后將測試對錯結(jié)果返回給PC或者MCU。
所述PC或MCU只需要根據(jù)對錯結(jié)果控制整個測試流程。由于在控制模塊中 引入FPGA協(xié)調(diào)各個測試功能模塊工作，所以PC或MCU只需要單一的控制整個 測試流程，不需要像現(xiàn)有的測試方法中PC或MCU既需要控制整個測試流程又需 要協(xié)調(diào)各個測試功能模塊工作。
本發(fā)明在測試時，在每一個測試向量讀回時，利用FPGA中的硬件程序可以 實現(xiàn)實時的對每一個測試向量與標(biāo)準(zhǔn)向量進行判斷比較，這樣不需要等測試向量 全部發(fā)回后在全部保存到后臺，然后在進行測試向量與標(biāo)準(zhǔn)向量的判斷比較。
例如，使用嵌入式MCU為控制模塊，配合ALTERA的FPGA。測試功能模塊提 供邏輯高低電平，測試資源總線采用DDK接頭與測試產(chǎn)品測試卡相連接，電源我 們采用5DC/1A電源。
還例如，同樣使用嵌入式MCU為控制模塊，配合ALTERA的FPGA。測試功能 模塊提供電壓測試功能，測試資源總線采用DDK接頭與測試產(chǎn)品測試卡相連接， 電源我們采用5DC/1A電源。
權(quán)利要求
1、一種集成電路的通用測試系統(tǒng)，包括依次連接的主控模塊、測試功能模塊和測試資源總線，所述測試功能模塊通過測試資源總線提供給被測集成電路測試資源，其特征在于所述主控模塊包括MCU和FPGA或者PC和FPGA，MCU或者PC用于測試流程控制，F(xiàn)PGA用于測試功能模塊的操作及測試結(jié)果數(shù)據(jù)的處理，MCU和FPGA或者PC和FPGA通過通訊協(xié)議總線連接。
2、 一種集成電路的通用測試方法，其特征在于工作流程如下PC或MCU根 據(jù)用戶的測試程序發(fā)送相關(guān)的測試功能模塊起動指令給FPGA，再由FPGA通過硬 件總線根據(jù)測試功能模塊的配置要求進行相關(guān)的測試功能模塊的配置，然后由測 試功能模塊為被測電路提供測試資源，最后被測電路的測試結(jié)果數(shù)據(jù)通過測試資 源總線返回給FPGA，由FPGA對測試數(shù)據(jù)通過FPGA內(nèi)開發(fā)的硬件程序?qū)?shù)據(jù)進 行處理后將對錯結(jié)果返回給PC或者MCU。
3、 根據(jù)權(quán)利要求1或2所述一種集成電路的通用測試方法，其特征在于所 述PC或者MCU根據(jù)對錯結(jié)果控制整個測試流程。
全文摘要
本發(fā)明公開了一種集成電路的通用測試系統(tǒng)，包括依次連接的主控模塊、測試功能模塊和測試資源總線，測試功能模塊通過測試資源總線提供給被測集成電路測試資源，主控模塊包括MCU和FPGA或者PC和FPGA，MCU或者PC用于測試流程控制，F(xiàn)PGA用于測試功能模塊的操作及測試結(jié)果數(shù)據(jù)的處理，MCU和FPGA或者PC和FPGA通過通訊協(xié)議總線連接；本發(fā)明可使MCU從復(fù)雜的測試數(shù)據(jù)處理及測試功能模塊的具體功能控制中解脫，只單一的處理控制流程，可有效降低對MCU的性能要求；FPGA可根據(jù)不同集成電路測試要求提供可供二次開發(fā)的用戶定制測試功能，以達到更好的靈活通用及高效開發(fā)的目的，這樣可以有效的提高測試的效率。
文檔編號G01R31/317GK101666855SQ20091005919
公開日2010年3月10日 申請日期2009年5月6日 優(yōu)先權(quán)日2009年5月6日
發(fā)明者非 徐 申請人:和芯微電子(四川)有限公司