專利名稱：基于多fpga并行處理的海底三維聲納圖像成像系統(tǒng)的制作方法
技術領域：
本發(fā)明涉及FPGA技術及分布式并行計算技術，具體來說是一種多 FPGA并行處理的海底三維聲納圖像成像系統(tǒng)。
背景技術：
"相控陣三維聲學攝像聲納"是一種新型的實時三維圖像聲納，它用一 個聲脈沖透射整個觀察體積，同時產生16384個實時波束信號，經過實時 信號處理得到三維聲納圖像。每秒鐘高達20次的更新率。
相控陣三維聲學攝像聲納系統(tǒng)成像的原理是采用數字波束形成器對 回波信號進行延時后進行乘累加的運算。
以前的聲納成像系統(tǒng)通常采用數字信號處理器(Digital Signal Processor, DSP)實現。DSP具有技術較為成熟、實現工具完善、編程簡 單等優(yōu)點，但由于其內部結構的限制，在進行計算時經常會出現緩存樸空 (Cache Miss)等現象，影響系統(tǒng)計算性能。DSP技術的設計通常持續(xù)計 算性能只能維持在其峰值計算性能的10% ~33%,無法取得很高的計算性 能。
近年來FPGA技術取得了飛速發(fā)展，已經從最初只能面向純邏輯替代 的應用轉變?yōu)槟軌蛎嫦驈碗s的計算密集型應用。最新推出的FPGA器件 中，不僅集成有豐富的可配置邏輯塊資源(Configurable Logic Block, CLB)，還包括大量面向計算密集應用的DSP單元、塊狀RAM (Block RAM, BRAM)和用于高速串行通信的RocketIO GTP收發(fā)器單元。同時 為方便FPGA的調試，各FPGA廠商還推出了片內邏輯分析測試工具(如 Xilinx公司的ChipScope)，在軟硬件上保證了在FPGA上實現高性能計算 的可行性。
雖然單FPGA芯片已經取得了較高的計算性能，但受到半導體工藝的 限制，器件的速度和性能不可能無限提高。而且由于高速器件的應用，也 給系統(tǒng)的設計和可靠性帶來了一系列的新問題，如功耗增大、信號完整性 惡化、系統(tǒng)的電磁兼容性難以保證等。并行計算技術的引入則為克服單器件的性能限制、滿足系統(tǒng)的高性能需求提供了4艮好的解決方案。為了在現 有技術條件下進一步提高系統(tǒng)的計算性能，需要采用并行計算技術。

發(fā)明內容
本發(fā)明提供了一種基于多FPGA并行處理的海底三維聲納圖像成像 系統(tǒng)，該系統(tǒng)利用對2304路回波信號進行同步采集，同時產生16384個 實時波束信號，經過實時信號處理得到三維聲納圖虧象。
一種基于多FPGA的并行處理的海底三維聲納圖像成像系統(tǒng)，采用主 從分布式結構，包括48個子信號處理機，1個主信號處理機與數據傳輸處 理器。
所述的子信號處理機(410)與主信號處理機(420)通過串行數據總線進 行數據交互；
所述的數據傳輸處理器(430)與主信號處理機(420)通過串行數據總線 進行數據交互。
所述的主信號處理機包含有4片FPGA芯片。
所述的48個子信號處理機是采用并行處理技術，每個子信號處理機 包含有l(wèi)片FPGA芯片與48路模數轉換器，所述的模數轉換器對聲納回 波信號進行同步數據采集。
所述的FPGA芯片內部集成大量的DSP單元和Ram單元，DSP單元 用于并行數據運算，Ram單元用于并行數據存儲。
所述的FPGA內部DSP單元的乘法器可以選擇Xilinx公司的V-4系 列DSP48單元或V-5系列DSP48E單元。
所述的數據傳輸處理器采用嵌入式處理器，包括命令參數發(fā)送模塊、 數據接收模塊、互連網絡控制器、和存儲控制器。
命令參數發(fā)送模塊用于系統(tǒng)運行工作、停止工作等命令與時間可變增 益(TVG)等數據參數的發(fā)送；
數據接收模塊用于接收主信號處理機處理的結果數據；
存儲控制器用于緩存主信號控制器傳來的結果數據；
互連網絡控制器將結果數據上傳到干端的PC機，進行最后結果的后 處理與顯示。
所述三維聲納圖像成像系統(tǒng)的整體處理流程如下1) 當數據傳輸處理器接收到上位機發(fā)來的"開始數據采集"命令時，
數據傳輸處理器將"開始數據采集"命令發(fā)送給子信號處理機，48個子信 號處理機上的多路模數轉換器開始同步工作，接著子信號處理機上的 FPGA對多路模數轉換器采集的數據進行離散傅里葉變換，并將計算結果 傳輸給主信號處理機。
2) 主信號處理機接收子信號處理機上傳輸過來的數據，并對接收到 的數據進行波束形成算法，接著將波束形成算法的結果(波束能量矩陣) 傳輸給數據傳輸處理器。
3) 數據傳輸處理器接收主信號處理板傳輸過來的波束能量矩陣，并 將波束能量矩陣上傳給干端的PC機。
4) 當數據傳輸處理器接收到上位機的"結束數據采集"命令時，數 據傳輸處理器會將"結束數據采集"命令發(fā)送給子信號處理^L,子信號處 理機就停止數據采樣。
本發(fā)明優(yōu)點為系統(tǒng)利用對2304路回波信號進行同步采集，同時產 生16384個實時波束信號，經過實時信號處理得到三維聲納圖像，從而實 現整個場景的實時顯示。實時的海底三維圖^^聲納成^f象系統(tǒng)在海上工程實 施、海港墻壁檢查、海底管道檢查、蛙人探測、水雷和水雷類目標識別、 水下航行器的避障、導航等各方面具有廣泛的應用前景。


圖1為本發(fā)明海底三維聲納圖像成像系統(tǒng)的結構示意框圖； 圖2為本發(fā)明海底三維聲納圖像成像系統(tǒng)的數據傳輸處理器的內部結 構示意框圖3為本發(fā)明海底三維聲納圖像成像系統(tǒng)的子信號處理機的內部結構 示意框圖4為本發(fā)明海底三維聲納圖像成像系統(tǒng)的主信號處理機的內部結構 示意框圖5為本發(fā)明海底三維聲納圖像成像系統(tǒng)的工作流程圖。
具體實施例方式
如圖1所示，基于多FPGA并行處理的海底三維聲納圖像成像系統(tǒng)，以嵌入式處理器作為數據傳輸處理器430,采用串行數據傳輸協(xié)議對子信 號處理機410與主信號處理機420進行互連，組成主從分布式多FPGA并 行處理架構。數據傳輸處理器430將主信號處理機的波束結果數據上傳到 干端的PC機，PC機對波束結果數據進行后處理并顯示。
子信號處理機410與主信號處理機420通過串行數據總線進行數據交 互；數據傳輸處理器430與主信號處理機420通過串行數據總線進行數據 交互。
如圖2所示，數據傳輸處理器里面的軟件功能模塊包括命令參數發(fā)送 模塊510、數據接收模塊520、以太網控制器530、和存儲控制器540，命 令參數發(fā)送^t塊510、數據接收模塊520、以太網控制器530、和存儲控制 器540在數據傳輸處理器內部通過軟件編程實現
命令參數發(fā)送模塊是數據傳輸處理器采用12C接口與子信號處理機相 連，將"開始數據采集"、"結束數據采集""T VG控制中需設置的數值" 等參數命令通過I2C傳輸給子信號處理機。
數據接收模塊是數據傳輸處理器通過本地數據總線與主信號處理機 相連。數據傳輸處理器通過數據接收模塊接收主信號處理機傳輸過來的波 束能量矩陣。
數據傳輸處理器里面的以太網控制器與外部以太網物理層芯片 (VITESSE公司的VSC8641芯片)相連實現千兆以太網接口，通過該千 兆以太網接口，數據傳輸處理器與干端的PC機進行互聯(lián)，將最終的波束 能量矩陣上傳給干端的PC機。
數據傳輸處理器里面的存儲控制器通過數據傳輸處理器芯片內部集 成的DDR控制器與外部的DDR存儲器相連，該DDR存儲空間起到緩存 波束能量矩陣數據作用。
如圖3所示，子信號處理機410包含有48路換能器110、 48組信號 調理電路120、 48路模數轉換器130和1片FPGA芯片140。數據傳輸器 傳輸過來的T VG值用于控制調理電路的增益的大小，傳輸過來的命令控 制信號("開始數據采集"、"結束數據采集"等命令)用于控制子信號處 理機的起動工作與停止工作。48路模數轉換器通過主信號處理機上傳輸過 來的同步時鐘信號完成對回波聲納信號的進行同步采集，FPGA用于對輸入數據進行離散傅里葉變換，其變換公式為J\TW-jjc(")exp(-j脊"A:),其 中W為離散傅里葉變換的點數，4")表示采樣數據，Z(A:)為離散傅里葉變
換的結果，A為頻率索引號，同時A滿足以下關系式A-丄，其中A為
離散傅里葉變換的結果Z(A:)所對應的信號頻率，厶為模數轉換器(ADC) 的采樣頻率。最終的離散傅里葉變換結果％(^)通過串行傳輸協(xié)議，發(fā)送給 主信號處理;t/L。
如圖4所示，主信號處理機420包含有4片FPGA芯片210。每片 FPGA芯片分別對子信號處理機處理過的576( 12x48 )路的信號進行處理， 與子信號處理機一樣，該4片FPGA同樣用于對輸入數據進行乘累加計算 操作，其計算公式為^=^7，其中g為一個128x128的波束能量矩陣， X代表x軸方向的時延參數組成的128x48的時延參數矩陣，該時延參數 矩陣通過查詢波束的時延參數表得到，M代表48x48的采樣數據的離散傅 里葉變換結果的數據矩陣，該數據矩陣是子信號處理機通過對采樣數據的 進行離散傅里葉變換得到，y代表y軸方向的時延參^t組成的48x128的 參數矩陣，該時延參數矩陣通過查詢波束的時延參數表得到，所有時延參 數可以查詢波束的時延參數表得到。該計算過程分布在4片FPGA芯片內 部，采用FPGA內部DSP單元實現(V-4系列的DSP48單元和V-5系列 的DSP48E單元)。該4片FPGA芯片也是通過串行數據傳輸協(xié)議進行數 據交換。主信號處理機最終將波束能量矩陣g上傳給數據傳輸處理器。
如圖5所示，基于多FPGA并行處理的海底三維聲納圖像成像系統(tǒng)工 作流程如下系統(tǒng)復位結束后，完成初始化，首先處于空閑狀態(tài)。當數據 傳輸處理器430接收到上位機發(fā)來的"開始數據采集，，命令時，48個子信 號處理機410上的多路模數轉換器開始同步工作,子信號處理機410上的 FPGA對多路模數轉換器采集的數據進行離散傅里葉變換，并將計算結果 傳輸給主信號處理機進行運算，主信號處理機420將波束能量矩陣傳輸給 數據傳輸處理器，最后，數據傳輸處理器430將波束能量矩陣傳給干端的 PC機。當數據傳輸處理器430接收到上位機"結束數據采集"命令時， 整個系統(tǒng)又處于空閑狀態(tài)。
權利要求
1.一種基于多FPGA并行處理的海底三維聲納圖像成像系統(tǒng)，其特征在于該系統(tǒng)采用主從分布式結構，由48個子信號處理機(410)、1個主信號處理機(420)和1個數據傳輸處理器(430)三部分組成；所述的子信號處理機(410)與主信號處理機(420)通過串行數據總線進行數據交互；所述的數據傳輸處理器(430)與主信號處理機(420)通過串行數據總線進行數據交互。
2. 如權利要求1所述的海底三維聲納圖像成像系統(tǒng)，其特征在于 所述的數據傳輸處理器(430)釆用嵌入式處理器。
3. 如權利要求1所述的海底三維聲納圖像成像系統(tǒng)，其特征在于 所述的數據傳輸處理器(430)包括命令參數發(fā)送模塊(510)、數據接收 模塊(520)、互連網絡控制器(530)、和存儲控制器(540);所述的命令參數發(fā)送模塊(510)用于數據參數的發(fā)送，所述的數據 參數包括系統(tǒng)運行工作命令、停止工作命令與時間可變增益；所述的數據接收模塊(520)用于接收主信號處理機(420)處理的結 果數據；存儲控制器(540)用于緩存主信號控制器傳來的結果數據； 互連網絡控制器(530)用于將結果數據上傳到干端的PC機并對最后 結果進行后處理與顯示。
4. 如權利要求1所述的海底三維聲納圖像成像系統(tǒng)，其特征在于 所述的主信號處理機(420)包含有4片FPGA芯片。
5. 如權利要求1所述的海底三維聲納圖像成像系統(tǒng)，其特征在于 所述的子信號處理機(410)每個均包含有1片FPGA芯片和48路模數轉換 器，所述的模數轉換器對聲納回波信號進行同步數據釆集。
6. 如權利要求5所迷的海底三維聲納圖像成像系統(tǒng)，其特征在于 所述的子信號處理機(410)每個均釆用并行處理^技術。
7. 如權利要求4或5所述的海底三維聲納圖像成像系統(tǒng)，其特征在 于所述的FPGA芯片內部設有大量的DSP單元和Ram單元，DSP單元 用于并行數據運算，Ram單元用于并行數據存儲。
8.如權利要求7所述的海底三維聲納圖像成像系統(tǒng)，其特征在于 所述的FPGA內部的DSP單元的乘法器為Xilinx的V-4系列的DSP48單 元或V-5系列的DSP48E單元。
全文摘要
本發(fā)明公開了基于多FPGA并行處理的海底三維聲納圖像成像系統(tǒng)，系統(tǒng)采用主從分布式結構，使用FPGA和嵌入式處理器完成對回波信號的處理與傳輸，由48個子信號處理機、1個主信號處理機和1個數據傳輸處理器組成。當系統(tǒng)的數據傳輸處理器收到上位機發(fā)送的“開始數據采集”命令時，子信號處理機上的多路模數轉換器開始同步工作，對多路模數轉換器采集的數據進行離散傅里葉變換，并將計算結果傳輸給主信號處理機，主信號處理機進行計算得到將波束能量矩陣傳輸給數據傳輸處理器，最后將波束能量矩陣傳給干端的PC機。本發(fā)明系統(tǒng)利用對2304路回波信號進行同步采集，產生16384個實時波束信號，經實時信號處理得到三維聲納圖像。
文檔編號G01S15/00GK101625412SQ20091010138
公開日2010年1月13日 申請日期2009年8月3日 優(yōu)先權日2009年8月3日
發(fā)明者翔 田, 朋 陳, 陳耀武 申請人:浙江大學