專利名稱：用于實(shí)現(xiàn)鏈?zhǔn)綔y(cè)試的方法和裝置及連接電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于實(shí)現(xiàn)鏈?zhǔn)綔y(cè)試的方法和裝置，特別涉及用于實(shí)現(xiàn)鏈?zhǔn)綔y(cè)試支持聯(lián)合測(cè)試行動(dòng)小組(JTAG )標(biāo)準(zhǔn)的器件的方法和裝置及連接電路。
技術(shù)背景隨著芯片電路的大規(guī)模集成化、體積小型化，以及芯片表面封裝技術(shù) (SMT )和電路板組裝技術(shù)的進(jìn)一步發(fā)展，聯(lián)合測(cè)試行動(dòng)小組(JTAG )為了 克服傳統(tǒng)測(cè)試技術(shù)面臨的困難，提高電路和系統(tǒng)的可測(cè)試性，于1987年提 出了一種新的電路板測(cè)試方法一一邊界掃描測(cè)試，并于1990年被IEEE接 納，形成了 IEEE1149. 1標(biāo)準(zhǔn)，人們通常稱之為JTAG標(biāo)準(zhǔn)。支持JTAG標(biāo)準(zhǔn)的IC器件內(nèi)部包含一個(gè)邊界掃描結(jié)構(gòu)，邊界掃描結(jié)構(gòu) 由測(cè)試存取通道(Test Access Port, TAP )端口 、 TAP控制器、邊界掃描 寄存器等部分組成。測(cè)試存取通道端口包括按照IEEE1149. 1標(biāo)準(zhǔn)強(qiáng)制要求的的四條串行 測(cè)試線，四條串行測(cè)試線分別是測(cè)試時(shí)鐘信號(hào)(TCK)、測(cè)試模式選擇信號(hào) (TMS )、測(cè)試數(shù)據(jù)輸入信號(hào)(TDI )和測(cè)試數(shù)據(jù)輸出信號(hào)(TD0 )線，JTAG 標(biāo)準(zhǔn)定義的所有搮:作都由這四條測(cè)試線來(lái)控制。通過(guò)TAP可以訪問(wèn)芯片提 供的所有數(shù)據(jù)寄存器和指令寄存器。TAP控制器是一個(gè)有限狀態(tài)機(jī)，完成TAP控制命令的翻譯和解析，選 擇使用指令寄存器掃描還是數(shù)據(jù)寄存器掃描，以及對(duì)邊界掃描測(cè)試的各個(gè) 狀態(tài)做出選擇。邊界掃描寄存器構(gòu)成邊界掃描鏈，實(shí)現(xiàn)對(duì)芯片輸入、輸出信號(hào)的觀察 和控制，它將JTAG電路與內(nèi)核邏輯電路聯(lián)系起來(lái)。邊界掃描寄存器電路 僅在進(jìn)行JTAG測(cè)試時(shí)有效。JTAG測(cè)試技術(shù)的基本原理就是用專用的JTAG測(cè)試工具通過(guò)器件的TAP 端口 ，由TAP控制器控制邊界掃描寄存器實(shí)現(xiàn)對(duì)器件內(nèi)部節(jié)點(diǎn)進(jìn)行測(cè)試和 調(diào)試。因此，JTAG的主要功能有兩種 一是測(cè)試芯片及互連設(shè)備的電氣特 性；二是對(duì)芯片以及其外圍設(shè)備進(jìn)行調(diào)試。在實(shí)際應(yīng)用中， 一個(gè)單板往往會(huì)包含多個(gè)JTAG標(biāo)準(zhǔn)器件，如何實(shí)現(xiàn)對(duì) 各個(gè)JTAG器件的分別測(cè)試，電路設(shè)計(jì)人員發(fā)明了各種各樣的方法，簡(jiǎn)單可 以歸結(jié)為以下幾類一是將單板上各JTAG器件單獨(dú)成鏈，每個(gè)JTAG器件各有一個(gè)JTAG 調(diào)試插座；二是將各JTAG器件JTAG接口通過(guò)串接電阻后連在JTAG調(diào)試插 座上，通過(guò)選擇焊接各串接電阻實(shí)現(xiàn)對(duì)JTAG芯片的選擇；三是根據(jù)JTAG 器件串行測(cè)試線的需要接上拉、下拉的情況將JTAG器件分類，每一類JTAG 器件通過(guò)JTAG接口串聯(lián)成鏈，這樣在單板中形成了多個(gè)JTAG鏈。采用以上的方式，不能將一個(gè)單板中的JTAG器件形成一個(gè)單一的JTAG 測(cè)試鏈。發(fā)明內(nèi)容本發(fā)明的目的在于提供用于實(shí)現(xiàn)鏈?zhǔn)綔y(cè)試的方法和裝置及連接電路， 既實(shí)現(xiàn)了把單板上多片JTAG器件連接在一個(gè)單一的JTAG測(cè)試鏈中，也能 將其中某一個(gè)JTAG器件選擇出來(lái)進(jìn)行測(cè)試或調(diào)試工作。本發(fā)明提供一種用于實(shí)現(xiàn)鏈?zhǔn)綔y(cè)試的方法，每一個(gè)支持聯(lián)合測(cè)試行動(dòng) 小組標(biāo)準(zhǔn)JTAG器件的測(cè)試數(shù)據(jù)輸入信號(hào)線的前端和測(cè)試數(shù)據(jù)輸出信號(hào)線 的后端分別與一個(gè)串接電阻耦合;所述JTAG器件的測(cè)試數(shù)據(jù)輸入信號(hào)串接 電阻的前端、所述JTAG器件的測(cè)試數(shù)據(jù)輸出信號(hào)串接電阻的后端，分別與 一個(gè)旁接電阻耦合；當(dāng)需要將JTAG器件接入JTAG鏈時(shí)，則將該JTAG器件 的測(cè)試數(shù)據(jù)輸入信號(hào)線的前端串接電阻和測(cè)試數(shù)據(jù)輸出信號(hào)線的后端串接 電阻接入，該JTAG器件的旁接電阻斷開(kāi)；當(dāng)無(wú)需將JTAG器件接入JTAG 鏈時(shí)，則將該JTAG器件的兩個(gè)旁接電阻接入，該JTAG器件的測(cè)試數(shù)據(jù)輸 入信號(hào)線的前端串接電阻和測(cè)試數(shù)據(jù)輸出信號(hào)線的后端串接電阻斷開(kāi)；該方法包括將測(cè)試數(shù)據(jù)輸入信號(hào)提供給所述JTAG鏈的第一片JTAG器件；根據(jù)所述JTAG鏈中接入的JTAG器件數(shù)量，將測(cè)試時(shí)鐘信號(hào)驅(qū)動(dòng)為相 應(yīng)的多路測(cè)試時(shí)鐘信號(hào)，并分別提供給接入的JTAG器件；根據(jù)所述HAG鏈中接入的JTAG器件數(shù)量，將測(cè)試沖莫式選擇信號(hào)驅(qū)動(dòng) 為相應(yīng)的多路測(cè)試模式選擇信號(hào)，并分別提供給接入的JTAG器件；將所述JTAG鏈中最后一片JTAG器件的測(cè)試數(shù)據(jù)輸出信號(hào)作為測(cè)試輸 出信號(hào)輸出。本發(fā)明還提供一種用于實(shí)現(xiàn)JTAG成鏈的連接電路，該電路包括至少一個(gè)JTAG器件，其中每一個(gè)JTAG器件的測(cè)試數(shù)據(jù)輸入信號(hào)線的 前端和測(cè)試數(shù)據(jù)輸出信號(hào)線的后端分別與一個(gè)串接電阻耦合；所述JTAG器件的測(cè)試數(shù)據(jù)輸入信號(hào)串接電阻的前端、所述JTAG器件 的測(cè)試數(shù)據(jù)輸出信號(hào)串接電阻的后端，分別與一個(gè)旁接電阻耦合；當(dāng)需要 將JTAG器件接入JTAG鏈時(shí)，則將該JTAG器件的測(cè)試數(shù)據(jù)輸入信號(hào)線的前 端串接電阻和測(cè)試數(shù)據(jù)輸出信號(hào)線的后端串接電阻接入，該JTAG器件的旁 接電阻斷開(kāi)；當(dāng)無(wú)需將JTAG器件接入JTAG鏈時(shí)，則將該JTAG器件的兩個(gè) 旁接電阻接入，該JTAG器件的測(cè)試數(shù)據(jù)輸入信號(hào)線的前端串接電阻和測(cè)試 數(shù)據(jù)輸出信號(hào)線的后端串接電阻斷開(kāi)。本發(fā)明還提供一種用于實(shí)現(xiàn)鏈?zhǔn)綔y(cè)試的裝置，該裝置包括JTAG插座、 驅(qū)動(dòng)器和JTAG鏈，其中所述JTAG插座，用于提供外部JTAG測(cè)試儀與所述JTAG鏈的接口 ；所述驅(qū)動(dòng)器，用于將所述JTAG插座連接進(jìn)來(lái)的外部測(cè)試信號(hào)驅(qū)動(dòng)增強(qiáng) 后連接到所迷JTAG鏈，將所述JTAG鏈的測(cè)試數(shù)據(jù)輸出信號(hào)驅(qū)動(dòng)增強(qiáng)后通 過(guò)所述JTAG插座連纟妻到所述外部HAG測(cè)試4義；所述JTAG鏈，包括至少一個(gè)JTAG器件，其中每一個(gè)JTAG器件的測(cè)試 數(shù)據(jù)輸入信號(hào)線的前端和測(cè)試數(shù)據(jù)輸出信號(hào)線的后端分別與一個(gè)串接電阻 耦合；所述JTAG器件的測(cè)試數(shù)據(jù)輸入信號(hào)串接電阻的前端、所述JTAG器 件的測(cè)試數(shù)據(jù)輸出信號(hào)串接電阻的后端，分別與一個(gè)旁接電阻耦合；當(dāng)需 要將JTAG器件接入JTAG鏈時(shí)，則將該JTAG器件的測(cè)試數(shù)據(jù)輸入信號(hào)線的 前端串接電阻和測(cè)試數(shù)據(jù)輸出信號(hào)線的后端串接電阻接入，該HAG器件的旁接電阻斷開(kāi)；當(dāng)無(wú)需將JTAG器件接入JTAG鏈時(shí)，則將該JTAG器件的兩 個(gè)旁接電阻接入，該JTAG器件的測(cè)試數(shù)據(jù)輸入信號(hào)線的前端串接電阻和測(cè) 試數(shù)據(jù)輸出信號(hào)線的后端串接電阻斷開(kāi)。采用本發(fā)明提供的用于實(shí)現(xiàn)鏈?zhǔn)綔y(cè)試的方法和裝置，通過(guò)控制JTAG 器件的串接電阻或者旁接電阻的接入/斷開(kāi)，既實(shí)現(xiàn)了把單板上多片JTAG 器件連接在一個(gè)單一的JTAG測(cè)試鏈中，也能將其中某一個(gè)JTAG器件選擇 出來(lái)進(jìn)行測(cè)試或調(diào)試工作。既簡(jiǎn)化了單板的JTAG測(cè)試，又可以對(duì)JTAG器 件靈活配置，滿足不同的調(diào)試和測(cè)試需求。


圖1示出本發(fā)明用于實(shí)現(xiàn)鏈?zhǔn)綔y(cè)試的方法的流程示意圖； 圖2示出本發(fā)明用于實(shí)現(xiàn)鏈?zhǔn)綔y(cè)試的裝置的結(jié)構(gòu)示意圖； 圖3示出本發(fā)明用于實(shí)現(xiàn)鏈?zhǔn)綔y(cè)試的裝置應(yīng)用的結(jié)構(gòu)示意圖； 圖4示出本發(fā)明用于實(shí)現(xiàn)鏈?zhǔn)綔y(cè)試的裝置應(yīng)用中將所有JTAG器件成鏈 測(cè)試示意圖；圖5示出本發(fā)明用于實(shí)現(xiàn)鏈?zhǔn)綔y(cè)試的裝置應(yīng)用中單獨(dú)選擇出某個(gè)JTAG 器件成鏈測(cè)試示意圖；圖6示出本發(fā)明用于實(shí)現(xiàn)鏈?zhǔn)綔y(cè)試的裝置應(yīng)用中隔離某個(gè)JTAG器件成 鏈測(cè)試示意圖。
具體實(shí)施方式
下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)闡述。本發(fā)明從硬件設(shè) 計(jì)上提出了 一種JTAG成鏈的方法和裝置及連接電路，既實(shí)現(xiàn)了把單板上多 片JTAG器件連接在一個(gè)單一的JTAG測(cè)試鏈中，也能將其中某一個(gè)JTAG 器件選擇出來(lái)進(jìn)行測(cè)試或調(diào)試工作。在本發(fā)明實(shí)施例中的JTAG器件包括但 不限于單板中所包含的支持HAG測(cè)試標(biāo)準(zhǔn)的器件，例如可編程邏輯器件、 CPU和/或業(yè)務(wù)處理集成電路(IC)芯片等。其中，用于實(shí)現(xiàn)JTAG成鏈的 連接電路包括至少一個(gè)JTAG器件，其中每一個(gè)JTAG器件的測(cè)試數(shù)據(jù)輸 入信號(hào)線的前端和測(cè)試數(shù)據(jù)輸出信號(hào)線的后端分別與一個(gè)串接電阻耦合；JTAG器件的測(cè)試教:據(jù)輸入信號(hào)串接電阻的前端、JTAG器件的測(cè)試數(shù)據(jù)輸出 信號(hào)串接電阻的后端，分別與一個(gè)旁接電阻耦合；當(dāng)需要將JTAG器件接入 JTAG鏈時(shí)，則將該JTAG器件的測(cè)試數(shù)據(jù)輸入信號(hào)線的前端串接電阻和測(cè) 試數(shù)據(jù)輸出信號(hào)線的后端串接電阻接入，該JTAG器件的旁接電阻斷開(kāi)；當(dāng) 無(wú)需將JTAG器件接入JTAG鏈時(shí)，則將該JTAG器件的兩個(gè)旁接電阻接入， 該JTAG器件的測(cè)試數(shù)據(jù)輸入信號(hào)線的前端串接電阻和測(cè)試數(shù)據(jù)輸出信號(hào) 線的后端串接電阻斷開(kāi)。圖1示出本發(fā)明用于實(shí)現(xiàn)鏈?zhǔn)綔y(cè)試的方法的流程示意圖。請(qǐng)參閱圖1, 一種用于實(shí)現(xiàn)鏈?zhǔn)綔y(cè)試的方法，101、組成JTAG旁連，具體的每一個(gè)支持聯(lián)合測(cè)試行動(dòng)小組標(biāo)準(zhǔn)JTAG器件的測(cè)試數(shù)據(jù)輸入信號(hào)線 的前端和測(cè)試數(shù)據(jù)輸出信號(hào)線的后端分別與 一個(gè)串接電阻耦合；JTAG器件的測(cè)試數(shù)據(jù)輸入信號(hào)串接電阻的前端、JTAG器件的測(cè)試數(shù)據(jù) 輸出信號(hào)串接電阻的后端，分別與一個(gè)旁接電阻耦合；其中，串接電阻和 旁接電阻為阻值為零歐姆的電阻，其作用一是可以將某個(gè)JTAG器件單獨(dú)選 擇出來(lái)進(jìn)行測(cè)試或調(diào)試，二是可以將某個(gè)器件隔離，將單板中其他JTAG 器件連接成鏈；三是選擇出或隔離某個(gè)JTAG器件時(shí)，單板PCB上的JTAG 串行測(cè)試信號(hào)不會(huì)出現(xiàn)較長(zhǎng)的分叉，保證了 JTAG測(cè)試信號(hào)的完整性。當(dāng)需要將JTAG器件接入JTAG鏈時(shí)，則將該JTAG器件的測(cè)試數(shù)據(jù)輸入 信號(hào)線的前端串接電阻和測(cè)試數(shù)據(jù)輸出信號(hào)線的后端串接電阻接入，該 JTAG器件的旁接電阻斷開(kāi)；當(dāng)無(wú)需將JTAG器件接入JTAG鏈時(shí)，則將該JTAG 器件的兩個(gè)旁接電阻接入，該JTAG器件的測(cè)試數(shù)據(jù)輸入信號(hào)線的前端串接 電阻和測(cè)試數(shù)據(jù)輸出信號(hào)線的后端串接電阻斷開(kāi)；其中，串接電阻或者旁接電阻接入的方法包括但不限于將串接電阻 或者旁接電阻焊接上；或者，在串接電阻、旁接電阻與JTAG器件之間耦合 開(kāi)關(guān)，將開(kāi)關(guān)閉合則可以將串接電阻或者旁接電阻接入。串接電子或者旁接電阻斷開(kāi)的方法包括但不限于將串接電阻或者旁 接電阻不焊；或者，在串接電阻、旁接電阻與JTAG器件之間耦合開(kāi)關(guān)，將 開(kāi)關(guān)斷開(kāi)則可以將串接電阻或者旁接電阻斷開(kāi)。該方法包括102、 將測(cè)試凄t據(jù)輸入信號(hào)提供給JTAG鏈的第一片JTAG器件。103、 根據(jù)JTAG鏈中接入的JTAG器件數(shù)量，將測(cè)試時(shí)鐘信號(hào)驅(qū)動(dòng)為相 應(yīng)的多路測(cè)試時(shí)鐘信號(hào)，并分別提供給接入的JTAG器件。104、 根據(jù)JTAG鏈中接入的JTAG器件數(shù)量，將測(cè)試模式選擇信號(hào)驅(qū)動(dòng) 為相應(yīng)的多路測(cè)試模式選擇信號(hào)，并分別提供給接入的JTAG器件。105、 將JTAG鏈中最后一片JTAG器件的測(cè)試數(shù)據(jù)輸出信號(hào)作為測(cè)試輸 出信號(hào)輸出。為了實(shí)現(xiàn)將上拉下拉要求不同的JTAG器件連接在同 一個(gè)JTAG鏈中， 步驟103可以包:fe:根據(jù)JTAG鏈中接入的JTAG器件中對(duì)于上拉和下拉的需求，將測(cè)試時(shí) 鐘信號(hào)進(jìn)行上拉或者下拉的調(diào)整；根據(jù)JTAG鏈中接入的JTAG器件數(shù)量，將調(diào)整后的測(cè)試時(shí)鐘信號(hào)驅(qū)動(dòng) 為相應(yīng)的多路測(cè)試時(shí)鐘信號(hào)，并分別提供給接入的JTAG器件。步驟104可以包括根據(jù)JTAG鏈中接入的JTAG器件中對(duì)于上拉和下拉的需求，將測(cè)試模式選擇信號(hào)進(jìn)行上拉或者下拉的調(diào)整；根據(jù)JTAG鏈中接入的JTAG器件數(shù)量，將調(diào)整后的測(cè)試模式選擇信號(hào) 驅(qū)動(dòng)為相應(yīng)的多路測(cè)試模式選擇信號(hào)，并分別提供給接入的JTAG器件。采用本實(shí)施例的技術(shù)方案，通過(guò)控制JTAG器件的串接電阻或者旁接電 阻的接入/斷開(kāi)，既實(shí)現(xiàn)了把單板上多片JTAG器件連接在一個(gè)單一的JTAG 測(cè)試鏈中，也能將其中某一個(gè)JTAG器件選擇出來(lái)進(jìn)行測(cè)試或調(diào)試工作。既 簡(jiǎn)化了單板的JTAG測(cè)試，又可以對(duì)JTAG器件靈活配置，滿足不同的調(diào)試 和測(cè)試需求。圖2示出本發(fā)明用于實(shí)現(xiàn)鏈?zhǔn)綔y(cè)試的裝置的結(jié)構(gòu)示意圖，請(qǐng)參閱圖2，該裝置包括JTAG插座、驅(qū)動(dòng)器和JTAG鏈，其中JTAG插座201，用于提供外部JTAG測(cè)試儀與JTAG鏈的接口； 驅(qū)動(dòng)器202,用于將JTAG插座連接進(jìn)來(lái)的外部測(cè)試信號(hào)驅(qū)動(dòng)增強(qiáng)后連接到JTAG鏈，將JTAG鏈的測(cè)試數(shù)據(jù)輸出信號(hào)驅(qū)動(dòng)增強(qiáng)后通過(guò)JTAG插座連接到外部JTAG測(cè)試儀；JTAG鏈203,包括至少一個(gè)JTAG器件，其中每一個(gè)JTAG器件的測(cè)試 數(shù)據(jù)輸入信號(hào)線的前端和測(cè)試數(shù)據(jù)輸出信號(hào)線的后端分別與 一個(gè)串接電阻 耦合；JTAG器件的測(cè)試數(shù)據(jù)輸入信號(hào)串接電阻的前端、JTAG器件的測(cè)試數(shù) 據(jù)輸出信號(hào)串接電阻的后端，分別與一個(gè)旁接電阻耦合；當(dāng)需要將HAG 器件接入JTAG鏈時(shí)，則將該JTAG器件的測(cè)試數(shù)據(jù)輸入信號(hào)線的前端串接 電阻和測(cè)試數(shù)據(jù)輸出信號(hào)線的后端串接電阻接入，該JTAG器件的旁接電阻 斷開(kāi)；當(dāng)無(wú)需將JTAG器件接入JTAG鏈時(shí)，則將該JTAG器件的兩個(gè)旁接電 阻接入，該JTAG器件的測(cè)試數(shù)據(jù)輸入信號(hào)線的前端串接電阻和測(cè)試數(shù)據(jù)輸 出信號(hào)線的后端串接電阻斷開(kāi)；。其中，串接電阻和旁接電阻為阻值為零歐姆的電阻。將本發(fā)明提供的用于實(shí)現(xiàn)鏈?zhǔn)綔y(cè)試的方法和裝置進(jìn)行具體應(yīng)用，該裝 置包括一 JTAG插座、 一驅(qū)動(dòng)器和通過(guò)一定成鏈方法串接成鏈的JTAG鏈。其中，JTAG插座與單板上驅(qū)動(dòng)芯片相連，是外部JTAG測(cè)試儀與單板 內(nèi)JTAG鏈的接口 ，外部JTAG測(cè)試儀連接到JTAG插座上對(duì)單板上的JTAG 器件進(jìn)行測(cè)試；JTAG仿真器連接到JTAG插座上對(duì)單板上的某個(gè)器件進(jìn)行 調(diào)試。驅(qū)動(dòng)器為單板中一驅(qū)動(dòng)芯片，將JTAG插座連接進(jìn)來(lái)的外部測(cè)試信號(hào)驅(qū) 動(dòng)增強(qiáng)后連接到JTAG鏈，也將JTAG鏈的測(cè)試數(shù)據(jù)輸出信號(hào)驅(qū)動(dòng)增強(qiáng)后連 接到外部測(cè)試儀。JTAG鏈為單板中所包含的支持JTAG測(cè)試標(biāo)準(zhǔn)的器件，如單板中包含 的可編程邏輯器件、CPU、業(yè)務(wù)處理IC芯片等等，通過(guò)其外圍電路按照一 定的成鏈方法連接成一個(gè)JTAG鏈。該JTAG鏈中的每一個(gè)JTAG器件測(cè)試數(shù)據(jù)輸入信號(hào)TDI的前端、測(cè)試 數(shù)據(jù)輸出信號(hào)TDO的后端^#一個(gè)串接電阻。該JTAG鏈中的每一個(gè)JTAG器件的測(cè)試數(shù)據(jù)輸入信號(hào)TDI串接電阻前、 和測(cè)試數(shù)據(jù)輸出信號(hào)TDO串接電阻后，^4矣一個(gè)旁接電阻。所述兩個(gè)旁接 電阻串接。JTAG鏈的成鏈方法包括以下三個(gè)方面的內(nèi)容。一是將單板中所有JTAG器件都連接到一個(gè)JTAG鏈中的成鏈方法，即 將前一個(gè)JTAG器件測(cè)試數(shù)據(jù)輸出信號(hào)TD0的串接電阻與下一個(gè)JTAG器件 測(cè)試數(shù)據(jù)輸入信號(hào)TDI的串接電阻連接，而每一個(gè)JTAG器件的旁接電阻都 不焊接。二是將單板中某個(gè)JTAG器件單獨(dú)選擇出來(lái)進(jìn)行測(cè)試的成鏈方法，即將 該JTAG器件的兩個(gè)串接電阻都焊接上，而該器件的旁接電阻不焊；其他各 JTAG器件則只焊接旁接電阻，串接電阻不焊接。三是將單板中某個(gè)JTAG器件隔離的成鏈方法，即將該JTAG器件的串 接電阻不焊接，將該器件的旁接電阻焊接上；其他各JTAG器件則只焊接串 接電阻，旁接電阻不焊接。JTAG插座、驅(qū)動(dòng)器和JTAG鏈的連^^妄方法歸結(jié)如下一是所述JTAG插座的測(cè)試數(shù)據(jù)輸入信號(hào)TDI連接到驅(qū)動(dòng)器輸入側(cè)，驅(qū) 動(dòng)器將輸入的測(cè)試數(shù)據(jù)輸入信號(hào)TDI驅(qū)動(dòng)為一路測(cè)試數(shù)據(jù)輸入信號(hào)TDI， 連接到JTAG鏈中第一片JTAG器件測(cè)試數(shù)據(jù)輸入信號(hào)TDI前端的電阻上；二是JTAG插座的JTAG測(cè)試時(shí)鐘信號(hào)TCK連接到驅(qū)動(dòng)器的輸入側(cè)，驅(qū) 動(dòng)器將輸入的測(cè)試時(shí)鐘信號(hào)TCK驅(qū)動(dòng)為一路測(cè)試時(shí)鐘信號(hào)TCK或多路測(cè)試 時(shí)鐘信號(hào)TCK，連接到各JTAG器件的TCK引腳上；三是JTAG插座的JTAG測(cè)試模式選擇信號(hào)TMS連接到驅(qū)動(dòng)器的輸入側(cè)， 驅(qū)動(dòng)器將輸入的測(cè)試模式選"^信號(hào)TMS驅(qū)動(dòng)為一i 各測(cè)試才莫式選擇信號(hào)TMS 或多路測(cè)試模式選擇信號(hào)TMS ，連接到各JTAG器件的TMS引腳上；四是JTAG鏈中最后一片JTAG器件的測(cè)試輸出信號(hào)TDO串接電阻后連 接到驅(qū)動(dòng)器的輸入端，驅(qū)動(dòng)器將測(cè)試數(shù)據(jù)輸出信號(hào)驅(qū)動(dòng)為 一路測(cè)試輸出信 號(hào)，連接到JTAG插座上。上述連接關(guān)系中驅(qū)動(dòng)器將輸入的一路測(cè)試時(shí)鐘信號(hào)TCK、測(cè)試模式選 擇信號(hào)TMS驅(qū)動(dòng)為一路或多路輸出的測(cè)試時(shí)鐘信號(hào)TCK、測(cè)試模式選擇信 號(hào)TMS,具體驅(qū)動(dòng)為多少路測(cè)試時(shí)鐘信號(hào)TCK、測(cè)試模式選擇信號(hào)TMS,要 視JTAG鏈中串聯(lián)的JTAG器件而定，每一路測(cè)試時(shí)鐘信號(hào)TCK、測(cè)試模式 選擇信號(hào)TMS應(yīng)滿足驅(qū)動(dòng)JTAG器件的要求。通過(guò)該成鏈方法將單板中JTAG器件包含在一個(gè)單一的JTAG鏈中。所述驅(qū)動(dòng)器的作用一是增加JTAG測(cè)試信號(hào)的驅(qū)動(dòng)能力，二是只要在驅(qū)動(dòng)器的 輸入側(cè)對(duì)JTAG測(cè)試信號(hào)進(jìn)行上拉或下拉，而在驅(qū)動(dòng)器的輸出側(cè)不再需要進(jìn) 行上拉或下拉，實(shí)現(xiàn)將上拉下拉要求不同的JTAG器件連接在同一個(gè)JTAG 鏈中。所述串接電阻和旁路電阻都是阻值為0歐姆的電阻，其作用一是可 以將某個(gè)JTAG器件單獨(dú)選擇出來(lái)進(jìn)行測(cè)試或調(diào)試，二是可以將某個(gè)器件隔 離，將單板中其他JTAG器件連接成鏈；三是選^l奪出或隔離某個(gè)JTAG器件 時(shí)，單板PCB上的JTAG串行測(cè)試信號(hào)不會(huì)出現(xiàn)較長(zhǎng)的分叉，保證了 JTAG測(cè)試信號(hào)的完整性。采用以上的裝置和成鏈方法，既簡(jiǎn)化了單板的JTAG測(cè)試，又可以對(duì) JTAG裝置進(jìn)行靈活配置，滿足不同的調(diào)試和測(cè)試需求。具體的，圖3示出本發(fā)明用于實(shí)現(xiàn)鏈?zhǔn)綔y(cè)試的裝置應(yīng)用的結(jié)構(gòu)示意圖。 圖4示出本發(fā)明用于實(shí)現(xiàn)鏈?zhǔn)綔y(cè)試的裝置應(yīng)用中將所有JTAG器件成鏈測(cè)試 示意圖。圖5示出本發(fā)明用于實(shí)現(xiàn)鏈?zhǔn)綔y(cè)試的裝置應(yīng)用中單獨(dú)選擇出某個(gè) JTAG器件成鏈測(cè)試示意圖。圖6示出本發(fā)明用于實(shí)現(xiàn)鏈?zhǔn)綔y(cè)試的裝置應(yīng)用 中隔離某個(gè)JTAG器件成鏈測(cè)試示意圖。圖3中，用于實(shí)現(xiàn)鏈?zhǔn)綔y(cè)試的裝置(下稱JTAG測(cè)試裝置)包括一 JTAG 插座、 一驅(qū)動(dòng)器和一JTAG鏈。圖3中，JTAG鏈?zhǔn)荍TAG器件及其外圍的串 接電阻、旁接電阻按照 一定的成鏈方法連接而成的。圖3中，JTAG器件1的測(cè)試數(shù)據(jù)輸入信號(hào)TDI的前端串接電阻Rll， 測(cè)試數(shù)據(jù)輸出信號(hào)TDO的后端串接電阻R12，串接電阻Rll前端連接旁接 電阻R13，串接電阻R12后端連接旁接電阻R14;以同樣的方式，JTAG器 件2外圍連接串接電阻R21、 R22和旁接電阻R23、 R24, JTAG器件3外圍連接串接電阻R31、 R32和旁接電阻R33、 R34...... JTAG器件N外圍連接串接電阻Rnl、 Rn2和旁接電阻Rn3、 Rn4。圖3所示JTAG測(cè)試裝置中JTAG鏈根據(jù)實(shí)際應(yīng)用情況，會(huì)有不同的成 鏈方法。JTAG鏈的成鏈方法可以歸結(jié)如下。一是應(yīng)用中要對(duì)單板中的所有JTAG器件進(jìn)行測(cè)試，即要將單板中的所 有JTAG器件都連接到JTAG鏈中。如圖3所示JTAG測(cè)試裝置中只將串接電 阻Rll、 R12、 R21、 R22、 R31、 R32...... Rnl、 Rn2焊接，旁接電阻R13、R14、 R23、 R24、 R33、 R34...... Rn3、 Rn4不焊才妄，如圖4所示。二是應(yīng)用中將JTAG測(cè)試裝置中某個(gè)JTAG器件單獨(dú)選擇出來(lái)進(jìn)行測(cè)試 和調(diào)試。以要對(duì)圖3所示JTAG測(cè)試裝置中JTAG器件2進(jìn)^f亍單獨(dú)測(cè)試為例， 圖3所示JTAG測(cè)試裝置中JTAG器件2串接電阻R21、 R22焊接，旁接電阻 R23、 R24不焊接，其他JTAG器件只焊接旁接電阻，即旁接電阻R13、 R14、R33、 R34......Rn3、 Rn4焊接,串接電阻Rll、 R12、 R31、 R32......Rnl、Rn2不焊接，如圖5所示。三是應(yīng)用中JTAG測(cè)試裝置將某個(gè)JTAG器件隔離，將其余的JTAG器 件形成一個(gè)獨(dú)立的JTAG鏈。以要對(duì)圖3所示JTAG測(cè)試裝置中JTAG器件2 隔離為例，圖3所示JTAG測(cè)試裝置中JTAG器件2旁接電阻R23、R24焊接， 串接電阻R21、 R22不焊接，其他JTAG器件只焊接串接電阻，即串接電阻Rll、 R12、 R31、 R32...... Rnl、 Rn2焊接，旁對(duì)姿電阻R13、 R14、 R33、R34...... Rn3、 Rn4不焊接，如圖6所示。圖3所示JTAG測(cè)試裝置中各部件的連接方法歸結(jié)如下。 一是JTAG插座上的JTAG測(cè)試輸入信號(hào)TDI連接到驅(qū)動(dòng)器的輸入側(cè)， 驅(qū)動(dòng)器驅(qū)動(dòng)測(cè)試輸入信號(hào)TDI后輸出dTDI信號(hào)，dTDI信號(hào)與JTAG鏈中第 一片JTAG器件的測(cè)試輸入信號(hào)TDI前的串接電阻連接；二是JTAG插座上的JTAG測(cè)試時(shí)鐘信號(hào)TCK連接到驅(qū)動(dòng)器的輸入側(cè)， 驅(qū)動(dòng)器驅(qū)動(dòng)測(cè)試時(shí)鐘信號(hào)TCK后輸出 一路或多賂dTCK信號(hào)，本例為兩路 dTCK信號(hào)dTCKl、 dTCK2。驅(qū)動(dòng)器輸出的dTCK信號(hào)連接到單板中各JTAG 器件TCK引腳。三是JTAG插座上的JTAG測(cè)試模式選擇信號(hào)TMS連接到驅(qū)動(dòng)器的輸入 側(cè)，驅(qū)動(dòng)器驅(qū)動(dòng)測(cè)試才莫式選擇信號(hào)TMS后輸出一路或多賂dTMS信號(hào)，本例 為兩路dTMS信號(hào)dTMSl、 dTMS2。驅(qū)動(dòng)器輸出的dTMS信號(hào)連接到單板中 各JTAG器件TMS引腳。四是JTAG鏈中最后一片JTAG器件的測(cè)試輸出信號(hào)TDO串接電阻后連 接到驅(qū)動(dòng)器的輸入端dTDO, dTDO經(jīng)驅(qū)動(dòng)器驅(qū)動(dòng)后輸出JTAG鏈的測(cè)試輸出 信號(hào)TDO,連接到JTAG插座的測(cè)試輸出信號(hào)TDO。以上所述僅是本發(fā)明的具體實(shí)施方式
，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明原理的前提下，還可以做出若干改進(jìn) 和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng)視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1、一種用于實(shí)現(xiàn)鏈?zhǔn)綔y(cè)試的方法，其特征在于，每一個(gè)支持聯(lián)合測(cè)試行動(dòng)小組標(biāo)準(zhǔn)JTAG器件的測(cè)試數(shù)據(jù)輸入信號(hào)線的前端和測(cè)試數(shù)據(jù)輸出信號(hào)線的后端分別與一個(gè)串接電阻耦合；所述JTAG器件的測(cè)試數(shù)據(jù)輸入信號(hào)串接電阻的前端、所述JTAG器件的測(cè)試數(shù)據(jù)輸出信號(hào)串接電阻的后端，分別與一個(gè)旁接電阻耦合；當(dāng)需要將JTAG器件接入JTAG鏈時(shí)，則將該JTAG器件的測(cè)試數(shù)據(jù)輸入信號(hào)線的前端串接電阻和測(cè)試數(shù)據(jù)輸出信號(hào)線的后端串接電阻接入，該JTAG器件的旁接電阻斷開(kāi)；當(dāng)無(wú)需將JTAG器件接入JTAG鏈時(shí)，則將該JTAG器件的兩個(gè)旁接電阻接入，該JTAG器件的測(cè)試數(shù)據(jù)輸入信號(hào)線的前端串接電阻和測(cè)試數(shù)據(jù)輸出信號(hào)線的后端串接電阻斷開(kāi)；該方法包括將測(cè)試數(shù)據(jù)輸入信號(hào)提供給所述JTAG鏈的第一片JTAG器件；根據(jù)所述JTAG鏈中接入的JTAG器件數(shù)量，將測(cè)試時(shí)鐘信號(hào)驅(qū)動(dòng)為相應(yīng)的多路測(cè)試時(shí)鐘信號(hào)，并分別提供給接入的JTAG器件；根據(jù)所述JTAG鏈中接入的JTAG器件數(shù)量，將測(cè)試模式選擇信號(hào)驅(qū)動(dòng)為相應(yīng)的多路測(cè)試模式選擇信號(hào)，并分別提供給接入的JTAG器件；將所述JTAG鏈中最后一片JTAG器件的測(cè)試數(shù)據(jù)輸出信號(hào)作為測(cè)試輸出信號(hào)輸出。
2、 根據(jù)權(quán)利要求1所述的方法，其特征在于，所述串接電阻或者旁接 電阻接入的方法為將所述串接電阻或者旁接電阻焊接上；所述串接電子 或者旁接電阻斷開(kāi)的方法為將所述串接電阻或者旁接電阻不焊。
3、 根據(jù)權(quán)利要求1或2所述的方法，其特征在于，所述串接電阻和旁 接電阻為阻值為零歐姆的電阻。
4、 根據(jù)權(quán)利要求1所述的方法，其特征在于，所述根據(jù)所述JTAG鏈 中接入的JTAG器件數(shù)量，將測(cè)試時(shí)鐘信號(hào)驅(qū)動(dòng)為相應(yīng)的多路測(cè)試時(shí)鐘信 號(hào)，并分別提供給接入的JTAG器件包括根據(jù)所述JTAG鏈中接入的JTAG器件中對(duì)于上拉和下拉的需求，將測(cè) 試時(shí)鐘信號(hào)進(jìn)行上拉或者下拉的調(diào)整；根據(jù)所述JTAG鏈中接入的JTAG器件數(shù)量，將調(diào)整后的測(cè)試時(shí)鐘信號(hào) 驅(qū)動(dòng)為相應(yīng)的多路測(cè)試時(shí)鐘信號(hào)，并分別提供給接入的JTAG器件。
5、 根據(jù)權(quán)利要求1所述的方法，其特征在于，所述根據(jù)所述JTAG鏈中接入的JTAG器件數(shù)量，將測(cè)試模式選擇信號(hào)驅(qū)動(dòng)為相應(yīng)的多路測(cè)試模式選捧信號(hào)，并分別提供給接入的JTAG器件包括根據(jù)所述JTAG鏈中接入的JTAG器件中對(duì)于上拉和下拉的需求，將測(cè)試模式選擇信號(hào)進(jìn)行上拉或者下拉的調(diào)整；根據(jù)所述JTAG鏈中接入的JTAG器件數(shù)量，將調(diào)整后的測(cè)試模式選擇信號(hào)驅(qū)動(dòng)為相應(yīng)的多路測(cè)試模式選擇信號(hào)，并分別提供給接入的JTAG器件。
6、 根據(jù)權(quán)利要求1所述的方法，其特征在于，所述JTAG器件包括可編程邏輯器件、CPU和/或業(yè)務(wù)處理集成電路芯片
7、 一種用于實(shí)現(xiàn)JTAG成鏈的連接電路，其特征在于，該電路包括至少一個(gè)JTAG器件，其中每一個(gè)JTAG器件的測(cè)試數(shù)據(jù)輸入信號(hào)線的前端和測(cè)試數(shù)據(jù)輸出信號(hào)線的后端分別與一個(gè)串接電阻耦合；所述JTAG器件的測(cè)試數(shù)據(jù)輸入信號(hào)串接電阻的前端、所述JTAG器件的測(cè)試數(shù)據(jù)輸出信號(hào)串接電阻的后端，分別與一個(gè)旁接電阻耦合；當(dāng)需要將JTAG器件接入JTAG鏈時(shí)，則將該JTAG器件的測(cè)試數(shù)據(jù)輸入信號(hào)線的前端串接電阻和測(cè)試數(shù)據(jù)輸出信號(hào)線的后端串接電阻接入，該JTAG器件的旁接電阻斷開(kāi)；當(dāng)無(wú)需將JTAG器件接入JTAG鏈時(shí)，則將該JTAG器件的兩個(gè)旁接電阻接入，該JTAG器件的測(cè)試數(shù)據(jù)輸入信號(hào)線的前端串接電阻和測(cè)試數(shù)據(jù)輸出信號(hào)線的后端串接電阻斷開(kāi)。
8、 根據(jù)權(quán)利要求7所述的電路，其特征在于，所述串接電阻和旁接電阻為阻值為零歐姆的電阻。
9、 一種用于實(shí)現(xiàn)鏈?zhǔn)綔y(cè)試的裝置，其特征在于，該裝置包括JTAG插座、驅(qū)動(dòng)器和JTAG鏈，其中所述JTAG插座，用于4是供外部JTAG測(cè)試4義與所述JTAG鏈的接口 ；所述驅(qū)動(dòng)器，用于將所述JTAG插座連接進(jìn)來(lái)的外部測(cè)試信號(hào)驅(qū)動(dòng)增強(qiáng)后連接到所述JTAG鏈，將所述JTAG鏈的測(cè)試數(shù)據(jù)輸出信號(hào)驅(qū)動(dòng)增強(qiáng)后通過(guò)所述JTAG插座連接到所述外部JTAG測(cè)試儀；所述JTAG鏈，包括至少一個(gè)JTAG器件，其中每一個(gè)JTAG器件的測(cè)試數(shù)據(jù)輸入信號(hào)線的前端和測(cè)試數(shù)據(jù)輸出信號(hào)線的后端分別與 一個(gè)串接電阻耦合；所述JTAG器件的測(cè)試數(shù)據(jù)輸入信號(hào)串"f妄電阻的前端、所述HAG器件的測(cè)試數(shù)據(jù)輸出信號(hào)串接電阻的后端，分別與一個(gè)旁接電阻耦合；當(dāng)需 要將JTAG器件接入JTAG鏈時(shí)，則將該JTAG器件的測(cè)試數(shù)據(jù)輸入信號(hào)線的 前端串接電阻和測(cè)試數(shù)據(jù)輸出信號(hào)線的后端串接電阻接入，該JTAG器件的 旁接電阻斷開(kāi)；當(dāng)無(wú)需將JTAG器件接入JTAG鏈時(shí)，則將該JTAG器件的兩 個(gè)旁接電阻接入，該JTAG器件的測(cè)試數(shù)據(jù)輸入信號(hào)線的前端串接電阻和測(cè) 試數(shù)據(jù)輸出信號(hào)線的后端串接電阻斷開(kāi)。
10、根據(jù)權(quán)利要求9所述的裝置，其特征在于，所述串接電阻和旁接 電阻為阻值為零歐姆的電阻。
全文摘要
本發(fā)明公開(kāi)用于實(shí)現(xiàn)鏈?zhǔn)綔y(cè)試的方法和裝置及連接電路，其中，該方法包括將測(cè)試數(shù)據(jù)輸入信號(hào)提供給所述JTAG鏈的第一片JTAG器件；根據(jù)所述JTAG鏈中接入的JTAG器件數(shù)量，將測(cè)試時(shí)鐘信號(hào)驅(qū)動(dòng)為相應(yīng)的多路測(cè)試時(shí)鐘信號(hào)，并分別提供給接入的JTAG器件；根據(jù)所述JTAG鏈中接入的JTAG器件數(shù)量，將測(cè)試模式選擇信號(hào)驅(qū)動(dòng)為相應(yīng)的多路測(cè)試模式選擇信號(hào)，并分別提供給接入的JTAG器件；將所述JTAG鏈中最后一片JTAG器件的測(cè)試數(shù)據(jù)輸出信號(hào)作為測(cè)試輸出信號(hào)輸出。既實(shí)現(xiàn)了把單板上多片JTAG器件連接在一個(gè)單一的JTAG測(cè)試鏈中，也能將其中某一個(gè)JTAG器件選擇出來(lái)進(jìn)行測(cè)試或調(diào)試工作。
文檔編號(hào)G01R31/3185GK101592708SQ200910108098
公開(kāi)日2009年12月2日 申請(qǐng)日期2009年6月18日 優(yōu)先權(quán)日2009年6月18日
發(fā)明者何秀紅 申請(qǐng)人:中興通訊股份有限公司