專利名稱：線性霍爾傳感器的信號處理電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種信號處理電路，尤其是一種線性霍爾傳感器的信號處理電路。
背景技術(shù)：
線性霍爾傳感器通過感應(yīng)磁場，并把穿過傳感器的磁通量的變化轉(zhuǎn)化為電信號， 過去，人們一般通過放大器直接放大霍爾感應(yīng)電動勢以控制其它系統(tǒng)。當(dāng)前，面對更低成本 與更高效率的要求，在CMOS技術(shù)中直接內(nèi)嵌霍爾盤與采用SOC系統(tǒng)(system on chip芯片 上系統(tǒng))。在CMOS技術(shù)中的霍爾效應(yīng)器件能夠感應(yīng)磁場，但是靈敏度很低。為了高線性度 的要求，并不適合將霍爾感應(yīng)電動勢直接放大。內(nèi)置過采樣ADC是當(dāng)前普遍的設(shè)計。在控制系統(tǒng)中，要求霍爾傳感器具有高線度，低失調(diào)電壓與低噪聲，ADC的精度 ^ 12位。在很多其它的解決方案中，過采樣ADC本身就是適用于高精度ADC，對于汽車與特 殊的工業(yè)控制。芯片的工作溫度可達(dá)150到200°C。在這種極端條件下線性度必須保證。 對于IC設(shè)計，同時要求ADC的面積必須控制在一個合理的范圍內(nèi)?，F(xiàn)有的發(fā)明中，常規(guī)的設(shè)計通常采用離散型過采樣ADC，或2階甚至更高階的過采 樣ADC，這些結(jié)構(gòu)不但設(shè)計復(fù)雜且需要更大的版圖面積。常規(guī)設(shè)計通常面對在反饋中嚴(yán)峻的 噪聲問題，與對于濾波器更加復(fù)雜的設(shè)計與更多的版圖開銷，這些都會導(dǎo)致線性度的惡化。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種線性霍爾傳感器的信號處理電路，能夠在 簡化濾波器設(shè)計與節(jié)省版圖開銷的基礎(chǔ)上，提高抑制噪聲的能力與線性度。為解決上述技術(shù)問題，本發(fā)明線性霍爾傳感器的信號處理電路的技術(shù)方案是，包 括第一斬波調(diào)制器，所述第一斬波調(diào)制器的輸入端連接霍爾傳感器的兩個電壓信號 輸出端，根據(jù)時鐘信號的頻率將兩個輸入信號在正相與反相之間切換，并由所述第一斬波 調(diào)制器的兩個信號輸出端將切換之后的電壓信號輸出；斬波放大器，所述斬波放大器兩個輸入端連接到所述第一斬波調(diào)制器的兩個輸出 端，將第一斬波調(diào)制器輸出的兩個電壓信號轉(zhuǎn)換成兩個電流信號，并由斬波放大器的兩個 輸出端輸出；第二斬波調(diào)制器，所述第而斬波調(diào)制器的輸入端連接所述斬波放大器的兩個電流 信號輸出端，根據(jù)時鐘信號的頻率將兩個輸入信號在正相與反相之間切換，并由所述第二 斬波調(diào)制器的兩個信號輸出端將切換之后的電流信號輸出；一階濾波器，包括一個積分放大器和兩個電容，所述積分放大器的兩個輸入端連 接所述第二斬波調(diào)制器的兩個輸出端，第一電容的兩端分別連接積分放大器的正相輸入端 和反相輸出端，第二電容的兩端分別連接積分放大器的反相輸入端和正相輸出端，所述一 階濾波器將輸入的電流信號轉(zhuǎn)換成放大的電壓信號并輸出；并行式模數(shù)轉(zhuǎn)換器，將所述一階濾波器輸出的電壓信號進(jìn)行模數(shù)轉(zhuǎn)換，輸出數(shù)字信號，模數(shù)轉(zhuǎn)換器的采樣頻率是時鐘信號頻率2倍，并且模數(shù)轉(zhuǎn)換器采樣頻率信號的上升 沿在時鐘信號的高電平或低電平時的正中間；電流型數(shù)模轉(zhuǎn)換器，將所述并行式模數(shù)轉(zhuǎn)換器輸出的數(shù)字信號轉(zhuǎn)換成模擬的電流 信號，將該電流信號連接到所述第一斬波調(diào)制器的兩個輸入端。作為本發(fā)明的進(jìn)一步改進(jìn)是，所述斬波放大器中，第一 PMOS管的柵極與第二 PMOS 管的柵極相連接，第一 PMOS管的源極連接第三PMOS管的漏極，第三PMOS管的柵極連接第 四PMOS管的柵極，第二 PMOS管的源極連接第四PMOS管的漏極，第一 NMOS管的柵極與第二 NMOS管的柵極連接，第一 NMOS管的漏極連接第三NMOS管的源極，第二 NMOS管的漏極連接 第四NMOS管的源極，第三NMOS管的柵極與第四NMOS管的柵極連接，第一 PMOS管的柵極作 為第一 PMOS節(jié)點，連接第四PMOS管的源極，并通過第三電阻連接到第四NMOS管的源極和 第三PMOS管的柵極，第三PMOS管的柵極作為第二 PMOS節(jié)點，第一 NMOS管的柵極作為第一 NMOS節(jié)點，連接第三NMOS管的漏極，并通過第二電阻連接第三PMOS管的源極和第三NMOS 管的柵極，第三NMOS管的柵極作為第二 NMOS節(jié)點，第五PMOS管的柵極連接第一 PMOS節(jié) 點，第五PMOS管的源極連接第六PMOS管的漏極，第六PMOS管的柵極連接第二 PMOS節(jié)點， 第六PMOS管的源極連接第七、第八PMOS管的源極和襯底端，第七PMOS管的柵極作為第一 信號輸入端，第八PMOS管的柵極作為第二信號輸入端，第九、第十PMOS管的柵極連接第一 PMOS節(jié)點，第九PMOS管的源極連接第十一 PMOS管的漏極，第十PMOS管的源極連接第十二 PMOS管的漏極，第十一、第十二 PMOS管的柵極連接第二 PMOS節(jié)點，第五、第六NMOS管的柵 極連接第一 NMOS節(jié)點，第五NMOS管的漏極連接第七PMOS管的源極和第七NMOS管的源極， 第六PMOS管的漏極連接第八PMOS管的源極和第八NMOS管的源極，第七、第八NMOS管的柵 極連接第二 NMOS節(jié)點，第十一 PMOS管的源極和第七NMOS管的漏極相連接并作為第二信號 輸出端，第十二 PMOS管的源極和第八NMOS管的漏極相連接并作為第一信號輸出端，第一 PMOS管的漏極和襯底端相連接，并通過第一電阻連接到電源端，第二 PMOS管的漏極和襯底 端、第三PMOS管的襯底端、第四PMOS管的襯底端、第五PMOS管的漏極和襯底端、第六PMOS 管的襯底端、第九PMOS管的漏極和襯底端、第十PMOS管的漏極和襯底端、第十一 PMOS管的 襯底端、第十二 PMOS管的襯底端都連接到電源端，第一 NMOS管的源極和襯底端、第二 NMOS 管的源極和襯底端、第三NMOS管的襯底端、第四NMOS管的襯底端、第五NMOS管的源極和襯 底端、第六NMOS管的源極和襯底端、第七NMOS管的襯底端、第八NMOS管的襯底端都接地。本發(fā)明通過采用上述結(jié)構(gòu)，在合理的版圖面積開銷的條件下，實現(xiàn)了全溫度范圍 內(nèi)的(-40 150°C )的很強(qiáng)的噪聲抑制與高線性度。


下面結(jié)合附圖和實施例對本發(fā)明作進(jìn)一步詳細(xì)的說明圖1為本發(fā)明線性霍爾傳感器的信號處理電路的結(jié)構(gòu)示意圖；圖2為本發(fā)明斬波調(diào)制器的結(jié)構(gòu)示意圖；圖3為本發(fā)明斬波放大器的結(jié)構(gòu)示意圖；圖4為本發(fā)明模數(shù)轉(zhuǎn)換器的結(jié)構(gòu)示意圖；圖5為本發(fā)明數(shù)模轉(zhuǎn)換器的結(jié)構(gòu)示意圖。
具體實施例方式本發(fā)明公開了一種線性霍爾傳感器的信號處理電路，如圖1所示，包括第一斬波調(diào)制器，所述第一斬波調(diào)制器的輸入端連接霍爾傳感器的兩個電壓信號 輸出端，根據(jù)時鐘信號(CK、CKB)的頻率將兩個輸入信號在正相與反相之間切換，并由所述 第一斬波調(diào)制器的兩個信號輸出端將切換之后的電壓信號輸出；斬波放大器(CPA)，所述斬波放大器兩個輸入端連接到所述第一斬波調(diào)制器的兩 個輸出端，將第一斬波調(diào)制器輸出的兩個電壓信號轉(zhuǎn)換成兩個電流信號，并由斬波放大器 的兩個輸出端輸出；第二斬波調(diào)制器，所述第而斬波調(diào)制器的輸入端連接所述斬波放大器的兩個電流 信號輸出端，根據(jù)時鐘信號的頻率將兩個輸入信號在正相與反相之間切換，并由所述第二 斬波調(diào)制器的兩個信號輸出端將切換之后的電流信號輸出；一階濾波器，包括一個積分放大器(ITA)和兩個電容，所述積分放大器的兩個輸 入端連接所述第二斬波調(diào)制器的兩個輸出端，第一電容的兩端分別連接積分放大器的正相 輸入端和反相輸出端，第二電容的兩端分別連接積分放大器的反相輸入端和正相輸出端， 所述一階濾波器將輸入的電流信號轉(zhuǎn)換成放大的電壓信號并輸出；并行式模數(shù)轉(zhuǎn)換器，將所述一階濾波器輸出的電壓信號進(jìn)行模數(shù)轉(zhuǎn)換，輸出數(shù)字 信號，模數(shù)轉(zhuǎn)換器的采樣頻率是時鐘信號頻率2倍，并且模數(shù)轉(zhuǎn)換器采樣頻率信號的上升 沿在時鐘信號的高電平或低電平時的正中間；電流型數(shù)模轉(zhuǎn)換器(DAC)，將所述并行式模數(shù)轉(zhuǎn)換器輸出的數(shù)字信號轉(zhuǎn)換成模擬 的電流信號，將該電流信號連接到所述第一斬波調(diào)制器的兩個輸入端。所述電路中的模擬信號都是差分信號。所述斬波放大器中，第一 PMOS管的柵極MPl與第二 PMOS管MP2的柵極相連接，第 一 PMOS管MPl的源極連接第三PMOS管MP3的漏極，第三PMOS管MP3的柵極連接第四PMOS 管MP4的柵極，第二 PMOS管MP2的源極連接第四PMOS管MP4的漏極，第一 NMOS管MPl的柵 極與第二 NMOS管MP2的柵極連接，第一 NMOS管麗1的漏極連接第三NMOS管麗3的源極， 第二匪OS管麗2的漏極連接第四匪OS管麗4的源極，第三匪OS管麗3的柵極與第四匪OS 管MN4的柵極連接，第一 PMOS管MPl的柵極作為第一 PMOS節(jié)點VPl，連接第四PMOS管MP4 的源極，并通過第三電阻R3連接到第四NMOS管麗1的源極和第三PMOS管MP3的柵極，第 三PMOS管MP3的柵極作為第二 PMOS節(jié)點VP2，第一匪OS管麗1的柵極作為第一匪OS節(jié)點 VNl，連接第三NMOS管麗3的漏極，并通過第二電阻R2連接第三PMOS管MP3的源極和第三 NMOS管MN3的柵極，第三NMOS管MN3的柵極作為第二 NMOS節(jié)點VN2，第五PMOS管MP5的 柵極連接第一 PMOS節(jié)點VPl，第五PMOS管MP5的源極連接第六PMOS管MP6的漏極，第六 PMOS管MP6的柵極連接第二 PMOS節(jié)點VP2，第六PMOS管MP2的源極連接第七、第八PMOS管 MP7、MP8的源極和襯底端，第七PMOS管MP7的柵極作為第一信號輸入端INP，第八PMOS管 MP8的柵極作為第二信號輸入端INN，第九、第十PMOS管MP9、MP10的柵極連接第一 PMOS節(jié) 點VPl，第九PMOS管MP9的源極連接第i^一 PMOS管MPl 1的漏極，第十PMOS管MPlO的源極 連接第十二 PMOS管MP12的漏極，第i^一、第十二 PMOS管MP11、MP12的柵極連接第二 PMOS 節(jié)點VP2，第五、第六匪OS管麗5、麗6的柵極連接第一匪OS節(jié)點VNl，第五匪OS管麗5的 漏極連接第七PMOS管MP7的源極和第七NMOS管麗7的源極，第六PMOS管MP6的漏極連接第八PMOS管MP8的源極和第八NMOS管MN8的源極，第七、第八NMOS管MN7、MN8的柵極連 接第二 NMOS節(jié)點VN2，第i^一 PMOS管MPll的源極和第七NMOS管麗7的漏極相連接并作為 第二信號輸出端0UTN，第十二 PMOS管MP12的源極和第八NMOS管MN8的漏極相連接并作為 第一信號輸出端0UTP，第一 PMOS管MPl的漏極和襯底端相連接，并通過第一電阻Rl連接 到電源端VDD，第二 PMOS管MP2的漏極和襯底端、第三PMOS管MP3的襯底端、第四PMOS管 MP4的襯底端、第五PMOS管MP5的漏極和襯底端、第六PMOS管MP6的襯底端、第九PMOS管 MP9的漏極和襯底端、第十PMOS管MPlO的漏極和襯底端、第i^一 PMOS管MPll的襯底端、 第十二 PMOS管MP12的襯底端都連接到電源端VDD，第一 NMOS管麗1的源極和襯底端、第 二 NMOS管麗2的源極和襯底端、第三NMOS管麗3的襯底端、第四NMOS管MN4的襯底端、第 五NMOS管麗5的源極和襯底端、第六NMOS管M6的源極和襯底端、第七NMOS管麗7的襯底 端、第八NMOS管MN8的襯底端都接地GND。本發(fā)明中，帶有霍爾傳感器，例如霍爾盤作為反饋，內(nèi)置斬波穩(wěn)定以獲得更高的精 度，提高了噪聲性能并優(yōu)化版圖面積。具體來說，本發(fā)明包含的過采樣調(diào)制器中的霍爾盤既 作為磁傳感器件，也作為調(diào)制器中的反饋模塊。霍爾盤輸出VAP與VAN信號，不但感應(yīng)穿過 它的磁場，還作為環(huán)路的反饋負(fù)載。來自霍爾盤與反饋的VAP-VAN的信號被CK和CKB的第 一斬波調(diào)制器調(diào)制成VBP-VBN。VBP與VBN被灌入CPA，在這里VBP與VBN被轉(zhuǎn)換成電流，通 過節(jié)點VCP與VCN。CPA之后是第二斬波調(diào)制器，它的作用是通過CK與CKB周期性地切換把 輸入信號VCP與VCN變?yōu)檩敵鲂盘朧DP與VDN。VDP與VDN連著ITA與電容Cl與C2。ITA 與電容C1、C2組成了一階濾波器。ITA的直流增益大于80db，VDP與VDN的節(jié)點電位相同。 來自CPA的電流將流入Cl與C2根據(jù)電容電流的積分效應(yīng)。電容的輸出電流被轉(zhuǎn)換成放大 電壓VEP與VEN，本發(fā)明中所采用的模數(shù)轉(zhuǎn)換器是4位的并行式ADC。當(dāng)時鐘信號STRB為 高電平時，它把VEP與VEN的電壓轉(zhuǎn)換成4位的數(shù)字碼DOUT (3:0)，臺階的大小由灌入IREF 口的電流的大小決定。本發(fā)明中所采用的數(shù)模轉(zhuǎn)換器是4位的電流型DAC，輸出一對差分電 流到節(jié)點VAP與VAN。由于霍爾盤的阻抗負(fù)載特性，一個反饋電壓從霍爾盤感應(yīng)的霍爾感應(yīng) 電動勢中減去，在模數(shù)轉(zhuǎn)換器并行輸出D0UT(3:0)之后，數(shù)模轉(zhuǎn)換器將根據(jù)DOUT(3:0)信號 調(diào)整輸出到節(jié)點VAP與VAN的電流。為了在環(huán)路達(dá)到高線性度，霍爾盤的輸出信號，電流型DAC輸出，CPA與ITA的輸 入與輸出，4位并行式ADC的輸入，以上這些信號都是全差分信號，以消除由于環(huán)路的非線 性特性導(dǎo)致的二階諧波失真。雖然是一個連續(xù)時間的過采樣ADC，它仍然需要時鐘驅(qū)動電路。時鐘主要有兩個 用途一是用于兩個斬波調(diào)制器，斬波調(diào)制器將失調(diào)電壓與CPA的低頻噪聲調(diào)制到時鐘頻 率附近的頻帶，然后通過環(huán)路濾波器與數(shù)字轉(zhuǎn)換器的采樣將它們從環(huán)路中移除。第二是用 作4位數(shù)字轉(zhuǎn)換器的時鐘間門，數(shù)字轉(zhuǎn)換器采樣模擬信號，并把模擬信號電平轉(zhuǎn)換成數(shù)字 碼。為實現(xiàn)失調(diào)電壓與低頻噪聲良好的抑制，給數(shù)字轉(zhuǎn)換器的STRB的頻率應(yīng)該是給斬波調(diào) 制器的時鐘的2倍。為了在噪聲衰減、失調(diào)、低頻噪聲消除這些性能上實現(xiàn)折衷平衡，斬波 調(diào)制器的頻率應(yīng)當(dāng)在50KHz 500KHz范圍內(nèi)。如圖1所示，其中霍爾傳感器采用的是霍爾盤，輸出VAP與VAN，霍爾盤不但感應(yīng)穿 過它的磁場，而且是環(huán)路的反饋負(fù)載。在第一斬波調(diào)制器，VAP-VAN的信號被CK與CKB調(diào) 制成VBP-VBN。然后CPA把VBP與VBN節(jié)點的電壓信號轉(zhuǎn)換成電流信號，流過VCP與VCN節(jié)點。第二斬波調(diào)制器通過CK與CKB周期性地把輸入信號VCP與VCN切換成輸出信號VDP 與VDN。積分放大器與C1，C2組成了一階環(huán)路濾波器。積分環(huán)路濾波器ITA的直流增益大 于80db，節(jié)點VDP與VDN的電位相同，來自CPA的電流將流入Cl與C2。根據(jù)電容電流的 積分效應(yīng)，電容的輸出電流被轉(zhuǎn)換成放大電壓VEP與VEN。模數(shù)轉(zhuǎn)換器采用4位的并行式 ADC0當(dāng)STRB在高位時，它把VEP與VEN的電壓轉(zhuǎn)換成4位的數(shù)字碼DOUT (3:0)，臺階的大 小由灌入IREF 口的電流的大小決定。數(shù)模轉(zhuǎn)換器是4位的電流型DAC，輸出一對差分電流 到節(jié)點VAP與VAN。由于霍爾盤的阻抗負(fù)載特性，一個反饋電壓從霍爾盤感應(yīng)的霍爾感應(yīng) 電動勢中減去，在模數(shù)轉(zhuǎn)換器并行輸出D0UT(3:0)之后，數(shù)模轉(zhuǎn)換器將根據(jù)DOUT(3:0)信號 調(diào)整輸出到節(jié)點VAP與VAN的電流。對于霍爾盤對磁場的感應(yīng)，它的靈敏度大約是IOuV IOOuV每毫特(mili-Tesla，mT)，一般的磁場應(yīng)用范圍在IOmT 150mT之間，感應(yīng)到的電壓 小于15mV，感應(yīng)到電壓與失調(diào)電壓，噪聲一起加入ADC環(huán)路。在本發(fā)明中，霍爾感應(yīng)電壓通 過Gm-C結(jié)構(gòu)放大與過濾。CK與CKB是互補(bǔ)信號，它們的占空比嚴(yán)格控制在50%。STRB的 頻率是CK與CKB的2倍，且它的高電平在CK/CKB的高低電平的正中間。圖2為嵌套在過采樣ADC中斬波調(diào)制器。它由SWl到SW4的開關(guān)陣列組成。SWl 到SW4的開關(guān)由CK與CKB控制。當(dāng)CK為高，CKB為低時，SWl與SW4關(guān)閉，同時SW2與SW3 斷開。輸出OUTl被連接到輸入IN1，輸出0UT2被連接到輸入IN2。當(dāng)CK為低，CKB為高時， Sffl與SW4斷開，同時SW2與SW3關(guān)閉，輸出0UT2被連接到輸入IN1，輸出OUTl被連接到輸 入 IN2。圖3是斬波放大器CPA的電路示意圖，這個CPA的作用是把斬波信號轉(zhuǎn)換成1階 濾波器的充電電流。恒定Gm的CPA包含兩部分PM0S管MPl MP4，NM0S管MNl MN4與 電阻Rl R3組成偏置產(chǎn)生電路；PMOS管MP5 MP12與匪OS管麗4 麗7組成預(yù)算跨導(dǎo) 放大器電路。通過選擇Il = 12，(ff/L)MP0 (ff/L)MPl = 4 1，12 可以表達(dá)成如下C=^^設(shè)(W/L)MP5 (ff/L)MPl = A。MP7 MP8的DC Gm(直流跨導(dǎo))可以表達(dá)如下Gmpi = Gmps = JlA2XKpXl2 = 4。
K
Gm 跨導(dǎo)A:器件的寬長比W/LI 流過器件的電流Kp 跨導(dǎo)參數(shù)，Kp = μ pXCox，μ P為PMOS管中空穴遷移率，Cox為氧化層電容。本發(fā)明中，霍爾盤的感應(yīng)電壓減去環(huán)路反饋電壓所產(chǎn)生輸入交流信號小于ImVJi 于全輸入范圍，用直流Gm把輸入電壓信號轉(zhuǎn)換成輸出電流已經(jīng)足夠精確。為了電流的匹 配，采用被VP2與VN2控制的共源共柵偏置結(jié)構(gòu)。圖4為具有簡單的拓?fù)浣Y(jié)構(gòu)與高線性度的4位并行式ADC的示意圖。電路包含三 部分電阻梯RO R15產(chǎn)生15個基準(zhǔn)電壓Vl V15 ；比較器陣列Il 115把VIP-VIN的 電壓轉(zhuǎn)換成15位的溫度碼。116是編碼器，把溫度碼編碼為4位的二進(jìn)制碼。數(shù)字轉(zhuǎn)換器的轉(zhuǎn)換臺階由IREF*R決定。出于速度考慮，以及考慮到工藝或環(huán)境因素造成的衰減效應(yīng)， IREF應(yīng)當(dāng)大于20uA，IREF應(yīng)當(dāng)與R在工藝與溫度變化上有相同的趨勢。這個4位并行式 ADC通過時鐘STRB控制并行輸出，當(dāng)STRB的高電平來時，ADC把VIP-VIN信號轉(zhuǎn)換成數(shù)字 碼。為了達(dá)到高線性度，從霍爾盤到并行式ADC采用差分信號通路。為降低4位并行式ADC 的復(fù)雜度，在實現(xiàn)上采用4輸入的比較器，它可以表達(dá)如下，例如對于Il 如果VIP-VIN > V15-V1，則 D14 = 1，否則 D14 = 0。圖5為本發(fā)明中，由4位電流型DAC與霍爾盤的阻抗模型組成的反饋部分的示意 圖。反饋包含2部分一部分是4位電流輸出DAC，它由4位解碼器，與15個相同的電 流單元組成，這個DAC差分輸出電流；另一部分是霍爾盤阻抗模型。霍爾盤的阻抗模型由四 個相等的電阻與兩個電壓源組成，四個電阻作龜甲狀連接，電壓源代表感應(yīng)到的霍爾感應(yīng) 電動勢。如果沒有電流型DAC連接到節(jié)點VHP與VHN，VHP到VHN的電壓可以表達(dá)成2VH(VH =0. 5*S*B，S是霍爾盤的磁感應(yīng)強(qiáng)度，B是通過磁爾盤的磁場大小)，VHP-VHN這個電壓就是 感應(yīng)到霍爾電壓。4位電流型DAC由4位解碼器與15個電流單元Ql Q16組成，解 碼器QO把二進(jìn)制碼DIN (3:0)轉(zhuǎn)換成互補(bǔ)的溫度碼DP (14:0)與DN (14:0)，DP (η)與DN (η) (η = 0 14)，將決定選通哪個電流單元Q (n+1)，IOUTP或IOUTN拉出單元電流，當(dāng)DP (η) =1，選通I0UTP，當(dāng)DN(n) =1，選通10^^。電流型DAC選通IOUTP可以表達(dá)成IOUTP = 0頂(3:0)*1，且10^ +10^^ = 15*1。這個模塊后面接的是節(jié)點VHP與VHN，VHP到VHN的 電壓可以表達(dá)成VHP-VHN = 2VH-{[2*DIN(3:0)_15]*I*R}，DIN(3:0)是十進(jìn)制，因為DIN(3:0)代表前一時間的霍爾電壓的值。這個功能體現(xiàn) 了 ADC的環(huán)路反饋。為了避免從霍爾盤拉電流的負(fù)面效應(yīng)，DAC的總電流大約是給霍爾盤 偏置電流的左右。本發(fā)明帶有霍爾盤反饋與內(nèi)置斬波調(diào)制器，包含過采樣的環(huán)路與斬波調(diào)制器。過 采樣環(huán)路由斬波放大器(CPA)，包含濾波電容與積分放大器的一階環(huán)路濾波器，4位模數(shù)轉(zhuǎn) 換器與反饋電路組成。兩個斬波調(diào)制器分別嵌套在CPA的前后。斬波調(diào)制器是一系列CMOS 開關(guān)，開關(guān)的尺寸是精心設(shè)計的。CPA是一個運(yùn)算跨導(dǎo)放大器(OTA)，它能把輸出的電壓信 號線性地轉(zhuǎn)化為電流，并且在全條件下例如工藝與溫度變化中保持固定增益。濾波電容與 ITA連接過采樣環(huán)路的有源一階濾波器。4位的數(shù)字轉(zhuǎn)換器是15個比較器組成的陣列，它 的作用是把濾波出來信號轉(zhuǎn)換為4位的數(shù)字信號。由4位DAC與霍爾盤組成的反饋把輸出 碼轉(zhuǎn)換成反饋電壓，這個反饋電壓將從輸入信號中被減去。因為輸入的信號非常微弱，CPA 前后的斬波調(diào)制器把CPA失調(diào)電壓與閃爍噪聲調(diào)制到高頻帶，并被濾波器濾除。CPA中的恒 定Gm在全條件下保持環(huán)路更加穩(wěn)定。
權(quán)利要求
1.一種線性霍爾傳感器的信號處理電路，其特征在于，包括第一斬波調(diào)制器，所述第一斬波調(diào)制器的輸入端連接霍爾傳感器的兩個電壓信號輸出 端，根據(jù)時鐘信號的頻率將兩個輸入信號在正相與反相之間切換，并由所述第一斬波調(diào)制 器的兩個信號輸出端將切換之后的電壓信號輸出；斬波放大器，所述斬波放大器兩個輸入端連接到所述第一斬波調(diào)制器的兩個輸出端， 將第一斬波調(diào)制器輸出的兩個電壓信號轉(zhuǎn)換成兩個電流信號，并由斬波放大器的兩個輸出 端輸出；第二斬波調(diào)制器，所述第而斬波調(diào)制器的輸入端連接所述斬波放大器的兩個電流信號 輸出端，根據(jù)時鐘信號的頻率將兩個輸入信號在正相與反相之間切換，并由所述第二斬波 調(diào)制器的兩個信號輸出端將切換之后的電流信號輸出；一階濾波器，包括一個積分放大器和兩個電容，所述積分放大器的兩個輸入端連接所 述第二斬波調(diào)制器的兩個輸出端，第一電容的兩端分別連接積分放大器的正相輸入端和反 相輸出端，第二電容的兩端分別連接積分放大器的反相輸入端和正相輸出端，所述一階濾 波器將輸入的電流信號轉(zhuǎn)換成放大的電壓信號并輸出；并行式模數(shù)轉(zhuǎn)換器，將所述一階濾波器輸出的電壓信號進(jìn)行模數(shù)轉(zhuǎn)換，輸出數(shù)字信號， 模數(shù)轉(zhuǎn)換器的采樣頻率是時鐘信號頻率2倍，并且模數(shù)轉(zhuǎn)換器采樣頻率信號的上升沿在時 鐘信號的高電平或低電平時的正中間；電流型數(shù)模轉(zhuǎn)換器，將所述并行式模數(shù)轉(zhuǎn)換器輸出的數(shù)字信號轉(zhuǎn)換成模擬的電流信 號，將該電流信號連接到所述第一斬波調(diào)制器的兩個輸入端。
2.根據(jù)權(quán)利要求1所述的線性霍爾傳感器的信號處理電路，其特征在于，所述電路中 的模擬信號都是差分信號。
3.根據(jù)權(quán)利要求1所述的線性霍爾傳感器的信號處理電路，其特征在于，所述斬波放 大器中，第一 PMOS管的柵極與第二 PMOS管的柵極相連接，第一 PMOS管的源極連接第三 PMOS管的漏極，第三PMOS管的柵極連接第四PMOS管的柵極，第二 PMOS管的源極連接第四 PMOS管的漏極，第一 NMOS管的柵極與第二 NMOS管的柵極連接，第一 NMOS管的漏極連接第 三NMOS管的源極，第二 NMOS管的漏極連接第四NMOS管的源極，第三NMOS管的柵極與第四 NMOS管的柵極連接，第一 PMOS管的柵極作為第一 PMOS節(jié)點，連接第四PMOS管的源極，并通 過第三電阻連接到第四NMOS管的源極和第三PMOS管的柵極，第三PMOS管的柵極作為第二 PMOS節(jié)點，第一 NMOS管的柵極作為第一 NMOS節(jié)點，連接第三NMOS管的漏極，并通過第二 電阻連接第三PMOS管的源極和第三NMOS管的柵極，第三NMOS管的柵極作為第二 NMOS節(jié) 點，第五PMOS管的柵極連接第一 PMOS節(jié)點，第五PMOS管的源極連接第六PMOS管的漏極， 第六PMOS管的柵極連接第二 PMOS節(jié)點，第六PMOS管的源極連接第七、第八PMOS管的源極 和襯底端，第七PMOS管的柵極作為第一信號輸入端，第八PMOS管的柵極作為第二信號輸入 端，第九、第十PMOS管的柵極連接第一 PMOS節(jié)點，第九PMOS管的源極連接第十一 PMOS管 的漏極，第十PMOS管的源極連接第十二 PMOS管的漏極，第十一、第十二 PMOS管的柵極連接 第二 PMOS節(jié)點，第五、第六NMOS管的柵極連接第一 NMOS節(jié)點，第五NMOS管的漏極連接第 七PMOS管的源極和第七NMOS管的源極，第六PMOS管的漏極連接第八PMOS管的源極和第八 NMOS管的源極，第七、第八NMOS管的柵極連接第二 NMOS節(jié)點，第十一 PMOS管的源極和第七 NMOS管的漏極相連接并作為第二信號輸出端，第十二 PMOS管的源極和第八NMOS管的漏極相連接并作為第一信號輸出端，第一 PMOS管的漏極和襯底端相連接，并通過第一電阻連接 到電源端，第二 PMOS管的漏極和襯底端、第三PMOS管的襯底端、第四PMOS管的襯底端、第 五PMOS管的漏極和襯底端、第六PMOS管的襯底端、第九PMOS管的漏極和襯底端、第十PMOS 管的漏極和襯底端、第十一 PMOS管的襯底端、第十二 PMOS管的襯底端都連接到電源端，第 一 NMOS管的源極和襯底端、第二 NMOS管的源極和襯底端、第三NMOS管的襯底端、第四NMOS 管的襯底端、第五NMOS管的源極和襯底端、第六NMOS管的源極和襯底端、第七NMOS管的襯 底端、第八NMOS管的襯底端都接地。
全文摘要
本發(fā)明公開了一種線性霍爾傳感器的信號處理電路，包含過采樣的環(huán)路與斬波調(diào)制器。過采樣環(huán)路由CPA、包含濾波電容與積分放大器的一階環(huán)路濾波器及4位數(shù)字轉(zhuǎn)換器與反饋電路組成。兩個斬波調(diào)制器分別嵌套在CPA的前后。CPA是一個運(yùn)算跨導(dǎo)放大器，把輸出的電壓信號線性地轉(zhuǎn)化為電流，并且在全條件下保持固定增益。濾波電容與ITA連接過采樣環(huán)路的有源一階濾波器。4位的模數(shù)轉(zhuǎn)換器把濾波出來信號轉(zhuǎn)換為4位的數(shù)字信號，由4位DAC與霍爾盤組成的反饋把輸出碼轉(zhuǎn)換成反饋電壓，這個反饋電壓將從輸入信號中被減去。因為輸入的信號非常微弱，CPA前后的斬波調(diào)制器把CPA失調(diào)電壓與閃爍噪聲調(diào)制到高頻帶，并被濾波器濾除。CPA中的恒定Gm在全條件下保持環(huán)路更加穩(wěn)定。
文檔編號G01D5/14GK102109360SQ20091020204
公開日2011年6月29日 申請日期2009年12月24日 優(yōu)先權(quán)日2009年12月24日
發(fā)明者古炯鈞, 周平, 張寧, 王楠, 駱川 申請人:上海華虹Nec電子有限公司