專利名稱：壓阻式單片集成三軸加速度傳感器及制造方法
技術領域：
本發(fā)明涉及一種壓阻式加速度傳感器領域。
背景技術：
常見的微加速度計產品以單軸為主，而微慣性系統以及其他一些應用場合往往需 要雙軸或者三軸的加速度計來檢測加速度矢量，為滿足多軸檢測的需要，目前通常使用三 個單軸加速度計組合使用，因而會導致矢量測量精度低、可靠性差、質心不重合、體積大的 缺點。已有一些文獻報道開發(fā)的多軸微加速度計器件，使用壓電原理設計的三軸加速度計， 存在精度低、穩(wěn)定性差的弱點；使用電容原理設計的三軸加速度計存在信號處理困難，與 C0MS工藝兼容性差的缺點。
發(fā)明內容
本發(fā)明為了解決目前使用多種原理所設計出的三軸加速度計在測量時都存在的 矢量測量精度低、可靠性差、質心不重合、體積大的缺點，而提出了一種壓阻式單片集成三 軸加速度傳感器及制造方法。本發(fā)明的壓阻式單片集成三軸加速度傳感器是由一塊芯片集成，芯片劃分為固支 框區(qū)、電路區(qū)和傳感區(qū)；傳感區(qū)由第一質量塊、第二質量塊、第一中間梁、第二中間梁、第一 至第四L型敏感梁和第一至第十二壓敏電阻組成；第一質量塊和第二質量塊沿傳感區(qū)的縱 向中軸線對稱設置，第一質量塊與第二質量塊之間的兩個側面通過兩個第一中間梁和第二 中間梁連接，第一質量塊與第二質量塊之間的兩個側面相對的兩個側面上分別設置有兩個 L型敏感梁，即為第一至第四L型敏感梁的一端分別連接在第一質量塊與第二質量塊的側 表面上，第一至第四L型敏感梁至相對于傳感區(qū)M的橫向中軸線和縱向中軸線對稱設置， 第一 L型敏感梁的另一端上設置并排有第一壓敏電阻和第二壓敏電阻；第二 L型敏感梁的 另一端上設置并排有第三壓敏電阻和第四壓敏電阻；第三L型敏感梁的另一端上設置并排 有第五壓敏電阻和第六壓敏電阻；第四L型敏感梁的另一端上設置并排有第七壓敏電阻和 第八壓敏電阻；第一中間梁上設置有第九壓敏電阻和第十壓敏電阻，第十壓敏電阻垂直于 第九壓敏電阻形成T字形，T字形的橫邊位于第一中間梁的外邊緣；第二中間梁上設置有第 十一壓敏電阻和第十二壓敏電阻，第十二壓敏電阻垂直于第十一壓敏電阻形成T字形，T字 形的橫邊位于第二中間梁的外邊緣；第一質量塊、第二質量塊、第一中間梁、第二中間梁和 第一至第四L型敏感梁的上表面位于同一水平面，第一中間梁、第二中間梁和第一至第四L 型敏感梁的厚度為20 40微米，第一中間梁、第二中間梁和第一至第四L型敏感梁厚度小 于第一質量塊和第二質量塊的厚度，厚度差值為370 380微米；第一質量塊和第二質量塊 的厚度小于固支框區(qū)和電路區(qū)的厚度，厚度差值為10 20微米。本發(fā)明的壓阻式單片集成三軸加速度傳感器制造的步驟如下步驟一對N型單晶硅片進行清洗和一次氧化，在N型單晶硅片的上下表面分別生 成上層二氧化硅層和下層二氧化硅層；并劃分出固支框區(qū)、電路區(qū)和傳感區(qū)；
步驟二 根據電路圖在電路區(qū)內對上層二氧化硅層進行光刻形成阱區(qū)的注入孔；步驟三通過大束流注入機對阱區(qū)的注入孔內N型單晶硅片注入劑量為4el4 6el4、注入能量為80kev的硼，形成阱區(qū)；步驟四去除N型單晶硅片上表面上的所有上層二氧化硅層，對去除了上層二氧 化硅層的表面依次生長薄二氧化硅層和氮化硅層；步驟五根據電路圖在電路區(qū)N設定有源區(qū)，并通過光刻得到P管場區(qū)與N管場 區(qū)；步驟六將N管場區(qū)以外的區(qū)域用光刻膠覆蓋，并對N管場區(qū)進行光刻，光刻得到 N管場區(qū)的注入孔；步驟七漂去P管場區(qū)與N管場區(qū)上的薄二氧化硅和氮化硅層，再在P管場區(qū)與N 管場區(qū)四周生長場氧，并且在P管場區(qū)與N管場區(qū)內生長柵氧；步驟八將P管場區(qū)以外的區(qū)域用光刻膠7覆蓋，并對P管場區(qū)進行光刻，光刻得 到P管場區(qū)的注入孔，并在P管場區(qū)和N管場區(qū)生長多晶硅；步驟九通過光刻在P管場區(qū)和N管場區(qū)形成多晶硅柵和多晶硅電阻；步驟十根據傳感區(qū)M的壓敏電阻的位置設定壓敏電阻區(qū)域；將壓敏電阻區(qū)域和P 管場區(qū)以外的區(qū)域用光刻膠覆蓋，光刻得到P+的注入孔，再通過大束流注入機對P+的注入 孔內N型單晶硅片注入劑量為4el4 6el4、注入能量為80kev的硼，形成加速度傳感器的 壓敏電阻，以及PM0S管的源、漏區(qū)和P+的保護環(huán)；步驟十一將N管場區(qū)以外的區(qū)域用光刻膠覆蓋，光刻得到N+的注入孔，再通過大 束流注入機對N+的注入孔內N型單晶硅片注入劑量為4el4 6el4、注入能量為80kev的 磷，形成NM0S管的源、漏區(qū)和N+的保護環(huán)；步驟十二 在電路區(qū)N和傳感區(qū)M的上表面都生長磷硅玻璃；步驟十三根據電路圖第一次鋁引線部分設定第一次鋁引線區(qū)域；將第一次鋁引 線區(qū)域以外的區(qū)域用光刻膠覆蓋，光刻去除未覆蓋光刻膠的磷硅玻璃，使需要第一次蒸發(fā) 鋁的部位裸露在外部；步驟十四在第一次蒸發(fā)鋁的部位的上表面蒸發(fā)厚度為1. 2 ym的鋁；并加以刻蝕 形成第一鋁引線；步驟十五去除上表面上所有的磷硅玻璃，并對去除了磷硅玻璃的表面進行低溫 二氧化硅的生長；步驟十六根據電路圖第二次鋁引線部分設定第二次鋁引線區(qū)域；將第二次鋁引 線區(qū)域以外的區(qū)域用光刻膠覆蓋，光刻去除未覆蓋光刻膠的低溫二氧化硅，使需要第二次 蒸發(fā)鋁的部位裸露在外部；步驟十七在第二次蒸發(fā)鋁的部位的上表面也蒸發(fā)厚度為1. 2pm的鋁；并加以刻 蝕形成第二鋁引線；步驟十八再在步驟十七完成后的上表面淀積鈍化層，并光刻壓焊點；步驟十九取完成步驟一至步驟十八工藝的N型單晶硅片，在其上下表面均涂覆 光刻膠，上表面為滿涂覆，下表面涂覆傳感區(qū)以外的區(qū)域；并將敏感區(qū)的下表面劃分第一質 量塊區(qū)域、第二質量塊區(qū)域、第一中間梁區(qū)域、第二中間梁區(qū)域和第一至第四L型敏感梁的 區(qū)域；
步驟二十腐蝕裸露在外部的下層二氧化硅層；步驟二十一在整個下表面蒸鋁，并通過光刻鋁，露出下層二氧化硅層的區(qū)域、第 一質量塊區(qū)域和第二質量塊區(qū)域以外要刻蝕掉的N型單晶硅片部分；步驟二十二 采用感應耦合等離子的方法對要刻蝕掉的N型單晶硅片部分垂直刻 蝕，刻蝕去除為10 30微米；步驟二十三去除下表面上的鋁，保留下層二氧化硅層；步驟二十四采用感應耦合等離子的方法對覆蓋有下層二氧化硅層以外的部分進 行垂直刻蝕，刻蝕去除為10 30微米；步驟二十五根據第一中間梁區(qū)域、第二中間梁區(qū)域和第一至第四L型敏感梁區(qū) 域的形狀和位置去除光刻膠；使刻透部分裸露出來，并濕法去掉要刻透部分的鈍化層，露出 要刻透部分的N型單晶硅片；步驟二十六采用感應耦合等離子的方法對露出要刻透部分的N型單晶硅片進行 垂直刻蝕，并刻透，使結構完全釋放；步驟二十七去掉表面上的光刻膠；并使用玻璃對其進行靜電封接；步驟二十八最后進行劃片、封裝、壓焊、電路調試和性能測試，最終完成。本專利采用系統芯片技術和硅微機械加工技術研制的單片集成三軸加速度傳感 器，將信號處理電路與壓阻式三軸加速度傳感器制作在同一個芯片上，實現上述目標的關 鍵就在于解決集成電路與傳感器的設計技術與工藝兼容技術，使該產品具有體積極小、重 量極輕、可靠性高、可用范圍廣。專利就是將壓阻式三軸加速度傳感器設計成利于與信號處 理電路工藝相兼容的結構與工藝，采用ICP技術加工三維復雜立體結構，將信號處理電路 與傳感器制作在同一芯片上，有效的減少外部使用電子元器件的數量，縮小三軸加速度傳 感器的整體尺寸，提高產品的可靠性。該種傳感器可以使具有信號處理電路的三軸加速度 傳感器尺寸小于10X10X5(長X寬X高)。
圖1是本發(fā)明的壓阻式單片集成三軸加速度傳感器的俯視圖；圖2是本發(fā)明制 造方法中步驟一的結構示意圖；圖3是本發(fā)明制造方法中步驟二的結構示意圖；圖4是本 發(fā)明制造方法中步驟三的結構示意圖；圖5是本發(fā)明制造方法中步驟四的結構示意圖；圖 6是本發(fā)明制造方法中步驟五的結構示意圖；圖7是本發(fā)明制造方法中步驟六的結構示意 圖；圖8是本發(fā)明制造方法中步驟七的結構示意圖；圖9是本發(fā)明制造方法中步驟八的結 構示意圖；圖10是本發(fā)明制造方法中步驟九的結構示意圖；圖11是本發(fā)明制造方法中步 驟十的結構示意圖；圖12是本發(fā)明制造方法中步驟十一的結構示意圖；圖13是本發(fā)明制 造方法中步驟十二的結構示意圖；圖14是本發(fā)明制造方法中步驟十三的結構示意圖；圖15 是本發(fā)明制造方法中步驟十四的結構示意圖；圖16是本發(fā)明制造方法中步驟十五的結構 示意圖；圖17是本發(fā)明制造方法中步驟十六的結構示意圖；圖18是本發(fā)明制造方法中步 驟十七的結構示意圖；圖19是本發(fā)明制造方法中步驟十八的結構示意圖；圖20是本發(fā)明 的壓阻式單片集成三軸加速度傳感器的仰視立體圖；圖21是本發(fā)明制造方法中步驟十九 的結構示意圖；圖22是本發(fā)明制造方法中步驟二十的結構示意圖；圖23是本發(fā)明制造方 法中步驟二十一的結構示意圖；圖24是本發(fā)明制造方法中步驟二十二的結構示意圖；圖25是本發(fā)明制造方法中步驟二十三的結構示意圖；圖26是本發(fā)明制造方法中步驟二十四的 結構示意圖；圖27是本發(fā)明制造方法中步驟二十五的結構示意圖；圖28是本發(fā)明制造方 法中步驟二十六的結構示意圖；圖29是本發(fā)明制造方法中步驟二十七的結構示意圖；圖30 是壓阻式單片集成三軸加速度傳感器的等效電路圖，X電阻不變，O電阻減小，■ 電阻增加。
具體實施例方式具體實施方式
一結合圖1和圖20說明本實施方式，本實施方式的壓阻式單片集 成三軸加速度傳感器是由一塊芯片集成，芯片劃分為固支框區(qū)K、電路區(qū)N和傳感區(qū)M;傳感 區(qū)M由第一質量塊Ml、第二質量塊M2、第一中間梁M3、第二中間梁M4、第一至第四L型敏感 梁 M5、M6、M7、M8 和第一至第十二壓敏電阻 A、A，、B、B，、C、C，、D、D’、a、b、c、d 組成；第一 質量塊Ml和第二質量塊M2沿傳感區(qū)M的縱向中軸線對稱設置，第一質量塊Ml與第二質量 塊M2之間的兩個側面通過兩個第一中間梁M3和第二中間梁M4連接，第一質量塊Ml與第 二質量塊M2之間的兩個側面相對的兩個側面上分別設置有兩個L型敏感梁，即為第一至第 四L型敏感梁M5至M8的一端分別連接在第一質量塊Ml與第二質量塊M2的側表面上，第 一至第四L型敏感梁M5至M8相對于傳感區(qū)M的橫向中軸線和縱向中軸線對稱設置，第一 L型敏感梁M5的另一端上設置并排有第一壓敏電阻A和第二壓敏電阻A’ ；第二 L型敏感梁 M6的另一端上設置并排有第三壓敏電阻B和第四壓敏電阻B’ ；第三L型敏感梁M7的另一 端上設置并排有第五壓敏電阻C和第六壓敏電阻C’ ；第四L型敏感梁M8的另一端上設置并 排有第七壓敏電阻D和第八壓敏電阻D’ ；第一中間梁M3上設置有第九壓敏電阻a和第十 壓敏電阻b，第十壓敏電阻b垂直于第九壓敏電阻a形成T字形，T字形的橫邊位于第一中 間梁M3的外邊緣；第二中間梁M4上設置有第十一壓敏電阻c和第十二壓敏電阻d，第十二 壓敏電阻d垂直于第十一壓敏電阻c形成T字形，T字形的橫邊位于第二中間梁M4的外邊 緣；第一質量塊Ml、第二質量塊M2、第一中間梁M3、第二中間梁M4和第一至第四L型敏感 梁M5至M8的上表面位于同一水平面，第一中間梁M3、第二中間梁M4和第一至第四L型敏 感梁M5至M8的深度小于第一質量塊Ml和第二質量塊M2的深度，深度差值為20 40微 米；第一質量塊Ml和第二質量塊M2的深度小于固支框區(qū)K和電路區(qū)N的深度，深度差值為 10 20微米。
具體實施方式
二 結合圖1和圖20說明本實施方式，本實施方式與具體實施方式
一不同點在于第一質量塊Ml和第二質量塊M2之間的兩個空隙處分別設置有兩個縱向限位 塊。其它組成和連接方式與具體實施方式
一相同。設置兩個縱向限位塊是為實現對x軸方 向加速度的過載保護的目的。
具體實施方式
三結合圖1和圖20說明本實施方式，本實施方式與具體實施方式
一或二不同點在于第一 L型敏感梁M5和第二 L型敏感梁M6之間的空隙處與第三L型敏感 梁M7和第四L型敏感梁M8之間的空隙處分別設置有兩個橫向限位塊。其它組成和連接方 式與具體實施方式
一或二相同。設置兩個橫向限位塊是為實現對y軸方向加速度的過載保 護的目的。
具體實施方式
四結合圖1至圖29說明本實施方式，壓阻式單片集成三軸加速度 傳感器制造的步驟如下
步驟一如圖2所示；對N型單晶硅片1進行清洗和一次氧化，在N型單晶硅片1 的上下表面分別生成上層二氧化硅層2和下層二氧化硅層3 ；并如圖1所示，劃分出固支框 區(qū)K、電路區(qū)N和傳感區(qū)M ；清洗采用半導體平面工藝的標準清洗工藝進行清洗；步驟二 如圖3所示；根據電路圖在電路區(qū)N內對上層二氧化硅層2進行光刻形成 阱區(qū)的注入孔；步驟三如圖4所示；通過大束流注入機對阱區(qū)的注入孔內N型單晶硅片1注入劑 量為4el4 6el4、注入能量為80kev的硼，形成阱區(qū)4 ；步驟四如圖5所示；去除N型單晶硅片1上表面上的所有上層二氧化硅層2，對 去除了上層二氧化硅層2的表面依次生長薄二氧化硅層5和氮化硅層6 ；薄二氧化硅層5厚 度為50nm ；氮化硅層6厚度為lOOnm 150nm ；步驟五如圖6所示；根據電路圖在電路區(qū)N設定有源區(qū)，并通過光刻得到P管場 區(qū)與N管場區(qū)；步驟六如圖7所示；將N管場區(qū)以外的區(qū)域用光刻膠7覆蓋，并對N管場區(qū)進行 光刻，光刻得到N管場區(qū)的注入孔；步驟七如圖8所示；漂去P管場區(qū)與N管場區(qū)上的薄二氧化硅5和氮化硅層6， 再在P管場區(qū)與N管場區(qū)四周生長場氧8，并且在P管場區(qū)與N管場區(qū)內生長柵氧9 ；步驟八如圖9所示；將P管場區(qū)以外的區(qū)域用光刻膠7覆蓋，并對P管場區(qū)進行 光刻，光刻得到P管場區(qū)的注入孔，并在P管場區(qū)和N管場區(qū)生長多晶硅10 ；步驟九如圖10所示；通過光刻在P管場區(qū)和N管場區(qū)形成多晶硅柵和多晶硅電 阻；步驟十如圖11所示；根據傳感區(qū)M的壓敏電阻的位置設定壓敏電阻區(qū)域11 ；將 感電阻區(qū)域9和P管場區(qū)以外的區(qū)域用光刻膠7覆蓋，光刻得到P+的注入孔，再通過大束 流注入機對P+的注入孔內N型單晶硅片1注入劑量為4el4 6el4、注入能量為80kev的 硼，形成加速度傳感器的壓敏電阻，以及PM0S管的源、漏區(qū)和P+的保護環(huán)；所注入的P+濃 度即需要兼顧集成電路中PM0S管的源、漏區(qū)及P+的保護環(huán)的濃度要求，又需要兼顧加速度 傳感器的壓敏電阻，在保證集成電路的性能的同時，保證加速度傳感器的熱靈敏度溫度系 數為正溫度系數，以使加速度傳感器在恒流源供電下可使用固定電阻進行溫度補償；步驟十一如圖12所示；將N管場區(qū)以外的區(qū)域用光刻膠7覆蓋，光刻得到N+的 注入孔，再通過大束流注入機對N+的注入孔內N型單晶硅片1注入劑量為4el4 6el4、注 入能量為80kev的磷，形成NM0S管的源、漏區(qū)和N+的保護環(huán)；步驟十二 如圖13所示；在電路區(qū)N和傳感區(qū)M的上表面都生長磷硅玻璃12 ；做 為一鋁引線的阻擋層，為使傳感器與集成電路工藝相兼容，在本專利中采用雙層布線工藝， 以保證12個壓敏電阻的引出；步驟十三如圖14所示；根據電路圖第一次鋁引線部分設定第一次鋁引線區(qū)域 13 ；將第一次鋁引線區(qū)域13以外的區(qū)域用光刻膠7覆蓋，光刻去除未覆蓋光刻膠7的磷硅 玻璃12，使需要第一次蒸發(fā)鋁的部位裸露在外部；步驟十四如圖15所示；在第一次蒸發(fā)鋁的部位的上表面蒸發(fā)厚度為1.2i!m的 鋁；并加以刻蝕形成第一鋁引線14 ；刻蝕鋁是采用濕法標準工藝；所述光刻采用對準精度 優(yōu)于士 1 P m的光刻機進行光刻，表面要求涂膠保護，再進行濕法刻蝕；
9
步驟十五如圖16所示；去除上表面上所有的磷硅玻璃12，并對去除了磷硅玻璃 12的表面進行低溫二氧化硅15的生長；做為二次鋁引線的阻擋層；步驟十六如圖17所示；根據電路圖第二次鋁引線部分設定第二次鋁引線區(qū)域 16 ；將第二次鋁引線區(qū)域16以外的區(qū)域用光刻膠7覆蓋，光刻去除未覆蓋光刻膠7的低溫 二氧化硅15，使需要第二次蒸發(fā)鋁的部位裸露在外部；步驟十七如圖18所示；在第二次蒸發(fā)鋁的部位的上表面也蒸發(fā)厚度為1.2i!m 的鋁；并加以刻蝕形成第二鋁引線17 ；步驟十八如圖19所示；再在步驟十七完成后的上表面淀積鈍化層18，并光刻壓 焊點19 ；步驟十九如圖21所示；取完成步驟一至步驟十八工藝的N型單晶硅片1，在其 上下表面均涂覆光刻膠7，上表面為滿涂覆，下表面涂覆傳感區(qū)M以外的區(qū)域；并如圖20所 示，將敏感區(qū)M的下表面劃分第一質量塊Ml區(qū)域、第二質量塊M2區(qū)域、第一中間梁M3區(qū)域、 第二中間梁M4區(qū)域和第一至第四L型敏感梁M5至M8區(qū)域；步驟二十如圖22所示；腐蝕裸露在外部的下層二氧化硅層3 ；以備后面刻蝕質 量塊做準備；步驟二十一如圖23所示；在整個下表面蒸鋁20，并通過光刻鋁，露出下層二氧化 硅層3的區(qū)域、第一質量塊Ml區(qū)域和第二質量塊M2區(qū)域以外要刻蝕掉的N型單晶硅片1 部分；步驟二十二 如圖24所示；采用感應耦合等離子的方法(ICP)對要刻蝕掉的N型 單晶硅片1部分垂直刻蝕，刻蝕去除為10 30微米；以備形成第一中間梁M3區(qū)域、第二中 間梁M4區(qū)域和第一至第四L型敏感梁M5至M8區(qū)域做基礎刻蝕；以士 70g量程加速度傳感 器為例，刻蝕剩余深度為80微米；步驟二十三如圖25所示；去除下表面上的鋁，保留下層二氧化硅層3 ；步驟二十四如圖26所示；采用感應耦合等離子的方法(ICP)對覆蓋有下層二氧 化硅層3以外的部分進行垂直刻蝕，刻蝕去除為10 30微米；此時第一質量塊Ml區(qū)域與 第二質量塊M2區(qū)域比固支框區(qū)域K低20微米，形成Z軸限位所需要的距離；步驟二十五如圖27所示；根據第一中間梁M3區(qū)域、第二中間梁M4區(qū)域和第一至 第四L型敏感梁M5至M8區(qū)域的形狀和位置去除光刻膠7 ；使刻透部分裸露出來，并濕法去 掉要刻透部分的鈍化層，露出要刻透部分的N型單晶硅片1 ；步驟二十六如圖28所示；采用感應耦合等離子的方法(ICP)對露出要刻透部分 的N型單晶硅片1進行垂直刻蝕，并刻透，使結構完全釋放；步驟二十七如圖29所示；去掉表面上的光刻膠；并使用玻璃21對其進行靜電封 接；步驟二十八最后進行劃片、封裝、壓焊、電路調試和性能測試，最終完成。壓阻式單片集成三軸加速度傳感器所采用的工作原理器件中壓敏電阻的位置如圖1所示，壓敏電阻a，b，c, d，位于中心梁上，用于感受 z方向的加速度；壓敏電阻A，A’，B，B’，C，C’，D，D’位于末端L形梁上，用于感受x和y方 向的加速度。不同的惠斯通電橋構成的壓敏電阻以及對加速度的變化如圖30所示。下面是為了說明問題方便，惠斯通電橋Y和惠斯通電橋X是由相同的壓敏電阻A，B，C，D構成，實際上它們是在壓敏電阻A，B, C，D的位置各有兩個不同的壓敏電阻A’，B’， C’，D’，共8個電阻分別構成惠斯通電橋Y和惠斯通電橋X，即，實際的三維加速度傳感器共 12個電阻，構成3個不同的惠斯通電橋，分別用于檢測x軸、y軸和z軸的加速度，但x軸、 y軸的惠斯通電橋輸入和輸出接法不同，因而它們之間互不干擾，這樣使得信號處理電路變 得非常簡單，分別處理X軸、y軸和z軸的加速度信號，再對矢量進行求和即可完成。具體說明如下對于惠斯通電橋Z，當對其施加z軸加速度時，電阻b，c阻值增加， 電阻a，d阻值減小，因此惠斯通電橋Z同z軸加速度有一個線性輸出，當對其施加對X或y 軸加速度時，質量塊移動對中心梁的作用相同，因此沒有應變產生，惠斯通電橋Z對x或y 加速度的輸出為零，所以惠斯通電橋Z只對z軸加速度敏感；對于惠斯通電橋Y，對其施加 y軸加速度，電阻A，D阻值增加，電阻B，C阻值減小，因此惠斯通電橋Y對y軸加速度敏感， 當對其施加z軸加速度時，四個壓敏電阻A，B, C，D變化相同，惠斯通電橋Y輸出為零，當對 其施加對x維加速度時，電阻B，D阻值增加，電阻A，C阻值減小，同樣惠斯通電橋Y輸出為 零，因此惠斯通電橋Y只對y軸加速度敏感。對于惠斯通電橋X，同惠斯通電橋Y的情況類 似，只對x軸加速度敏感，對y軸和z軸加速度不敏感。在傳感器的固支邊位置采用C0MS工藝制作信號處理電路，采用合適的P+注入濃 度使所制作的電路與傳感器加工工藝相兼容，為了使所做的電路與傳感器工藝相兼容，并 使三個電橋的壓敏電阻合理引出，采用了雙層金屬布線工藝，信號處理電路采用儀表放大 器形式的專用電路，使之適用于加速度傳感器的信號處理。
1權利要求
壓阻式單片集成三軸加速度傳感器，其特征在于它是由一塊芯片集成，芯片劃分為固支框區(qū)(K)、電路區(qū)(N)和傳感區(qū)(M)；傳感區(qū)(M)由第一質量塊(M1)、第二質量塊(M2)、第一中間梁(M3)、第二中間梁(M4)、第一至第四L型敏感梁(M5)至(M8)和第一至第十二壓敏電阻組成；第一質量塊(M1)和第二質量塊(M2)沿傳感區(qū)(M)的縱向中軸線對稱設置，第一質量塊(M1)與第二質量塊(M2)之間的兩個側面通過兩個第一中間梁(M3)和第二中間梁(M4)連接，第一質量塊(M1)與第二質量塊(M2)之間的兩個側面相對的兩個側面上分別設置有兩個L型敏感梁，即為第一至第四L型敏感梁(M5)至(M8)的一端分別連接在第一質量塊(M1)與第二質量塊(M2)的側表面上，第一至第四L型敏感梁相對于傳感區(qū)(M)的橫向中軸線和縱向中軸線對稱設置，第一L型敏感梁(M5)的另一端上設置并排有第一壓敏電阻(A)和第二壓敏電阻(A’)；第二L型敏感梁(M6)的另一端上設置并排有第三壓敏電阻(B)和第四壓敏電阻(B’)；第三L型敏感梁(M7)的另一端上設置并排有第五壓敏電阻(C)和第六壓敏電阻(C’)；第四L型敏感梁(M8)的另一端上設置并排有第七壓敏電阻(D)和第八壓敏電阻(D’)；第一中間梁(M3)上設置有第九壓敏電阻(a)和第十壓敏電阻(b)，第十壓敏電阻(b)垂直于第九壓敏電阻(a)形成T字形，T字形的橫邊位于第一中間梁(M3)的外邊緣；第二中間梁(M4)上設置有第十一壓敏電阻(c)和第十二壓敏電阻(d)，第十二壓敏電阻(d)垂直于第十一壓敏電阻(c)形成T字形，T字形的橫邊位于第二中間梁(M4)的外邊緣；第一質量塊(M1)、第二質量塊(M2)、第一中間梁(M3)、第二中間梁(M4)和第一至第四L型敏感梁(M5)至(M8)的上表面位于同一水平面，第一中間梁(M3)、第二中間梁(M4)和第一至第四L型敏感梁(M5)至(M8)的厚度為20～40微米，第一中間梁(M3)、第二中間梁(M4)和第一至第四L型敏感梁(M5)至(M8)厚度小于第一質量塊(M1)和第二質量塊(M2)的厚度，厚度差值為370～380微米；第一質量塊(M1)和第二質量塊(M2)的厚度小于固支框區(qū)K和電路區(qū)(N)的厚度，厚度差值為10～20微米。
2.根據權利要求1所述的壓阻式單片集成三軸加速度傳感器，其特征在于第一質量塊 (Ml)和第二質量塊(M2)之間的兩個空隙處分別設置有兩個縱向限位塊。
3.根據權利要求1或2所述的壓阻式單片集成三軸加速度傳感器，其特征在于第一L 型敏感梁(M5)和第二 L型敏感梁(M6)之間的空隙處與第三L型敏感梁(M7)和第四L型 敏感梁(M8)之間的空隙處分別設置有兩個橫向限位塊。
4.壓阻式單片集成三軸加速度傳感器的制造方法，其特征在于它制造的步驟如下 步驟一對N型單晶硅片(1)進行清洗和一次氧化，在N型單晶硅片(1)的上下表面分別生成上層二氧化硅層(2)和下層二氧化硅層(3)；并劃分出固支框區(qū)(K)、電路區(qū)(N)和 傳感區(qū)(M)；步驟二 根據電路圖在電路區(qū)(N)內對上層二氧化硅層(2)進行光刻形成阱區(qū)的注入孔；步驟三通過大束流注入機對阱區(qū)的注入孔內N型單晶硅片(1)注入劑量為4el4 6el4、注入能量為SOkev的硼，形成阱區(qū)(4)；步驟四去除N型單晶硅片(1)上表面上的所有上層二氧化硅層(2)，對去除了上層二 氧化硅層(2)的表面依次生長薄二氧化硅層(5)和氮化硅層(6)；步驟五根據電路圖在電路區(qū)N設定有源區(qū)，并通過光刻得到P管場區(qū)與N管場區(qū)； 步驟六將N管場區(qū)以外的區(qū)域用光刻膠(7)覆蓋，并對N管場區(qū)進行光刻，光刻得到 N管場區(qū)的注入孔；步驟七漂去P管場區(qū)與N管場區(qū)上的薄二氧化硅層(5)和氮化硅層(6)，再在P管場 區(qū)與N管場區(qū)四周生長場氧(8)，并且在P管場區(qū)與N管場區(qū)內生長柵氧(9)；步驟八將P管場區(qū)以外的區(qū)域用光刻膠(7)覆蓋，并對P管場區(qū)進行光刻，光刻得到 P管場區(qū)的注入孔，并在P管場區(qū)和N管場區(qū)生長多晶硅(10)； 步驟九通過光刻在P管場區(qū)和N管場區(qū)形成多晶硅柵和多晶硅電阻； 步驟十根據傳感區(qū)(M)的壓敏電阻的位置設定壓敏電阻區(qū)域(11)；將壓敏電阻區(qū)域 (11)和P管場區(qū)以外的區(qū)域用光刻膠(7)覆蓋，光刻得到P+的注入孔，再通過大束流注入 機對P+的注入孔內N型單晶硅片(1)注入劑量為4el4 6el4、注入能量為SOkev的硼，形 成加速度傳感器的壓敏電阻，以及PMOS管的源、漏區(qū)和P+的保護環(huán)；步驟十一將N管場區(qū)以外的區(qū)域用光刻膠(7)覆蓋，光刻得到N+的注入孔，再通過大 束流注入機對N+的注入孔內N型單晶硅片(1)注入劑量為4el4 6el4、注入能量為SOkev 的磷，形成匪OS管的源、漏區(qū)和N+的保護環(huán)；步驟十二 在電路區(qū)N和傳感區(qū)(M)的上表面都生長磷硅玻璃(12)； 步驟十三根據電路圖第一次鋁引線部分設定第一次鋁引線區(qū)域(13)；將第一次鋁引 線區(qū)域(13)以外的區(qū)域用光刻膠(7)覆蓋，光刻去除未覆蓋光刻膠(7)的磷硅玻璃(12)， 使需要第一次蒸發(fā)鋁的部位裸露在外部；步驟十四在第一次蒸發(fā)鋁的部位的上表面蒸發(fā)厚度為1.2μπι的鋁；并加以刻蝕形成 第一鋁引線(14)；步驟十五去除上表面上所有的磷硅玻璃(12)，并對去除了磷硅玻璃(12)的表面進行 低溫二氧化硅(15)的生長；步驟十六根據電路圖第二次鋁引線部分設定第二次鋁引線區(qū)域(16)；將第二次鋁引 線區(qū)域(16)以外的區(qū)域用光刻膠(7)覆蓋，光刻去除未覆蓋光刻膠(7)的低溫二氧化硅 (15)，使需要第二次蒸發(fā)鋁的部位裸露在外部；步驟十七在第二次蒸發(fā)鋁的部位的上表面也蒸發(fā)厚度為1. 2ym的鋁；并加以刻蝕形 成第二鋁引線(17)；步驟十八再在步驟十七完成后的上表面淀積鈍化層(18)，并光刻壓焊點(19)； 步驟十九取完成步驟一至步驟十八工藝的N型單晶硅片(1)，在其上下表面均涂覆光 刻膠(7)，上表面為滿涂覆，下表面涂覆傳感區(qū)(M)以外的區(qū)域；并將傳感區(qū)(M)的下表面 劃分第一質量塊(Ml)區(qū)域、第二質量塊(M2)區(qū)域、第一中間梁(M3)區(qū)域、第二中間梁(M4) 區(qū)域和第一至第四L型敏感梁(M5)至(M8)的區(qū)域； 步驟二十腐蝕裸露在外部的下層二氧化硅層(3)；步驟二十一在整個下表面蒸鋁(20)，并通過光刻鋁，露出下層二氧化硅層(3)的區(qū) 域、第一質量塊(Ml)區(qū)域和第二質量塊(M2)區(qū)域以外要刻蝕掉的N型單晶硅片(1)部分； 步驟二十二 采用感應耦合等離子的方法對要刻蝕掉的N型單晶硅片(1)部分垂直刻 蝕，刻蝕去除為10 30微米；步驟二十三去除下表面上的鋁，保留下層二氧化硅層(3)；步驟二十四采用感應耦合等離子的方法對覆蓋有下層二氧化硅層(3)以外的部分進 行垂直刻蝕，刻蝕去除為10 30微米；步驟二十五根據第一中間梁(M3)區(qū)域、第二中間梁(M4)區(qū)域和第一至第四L型敏感梁(M5)至(M8)區(qū)域的形狀和位置去除光刻膠(7)；使刻透部分裸露出來，并濕法去掉要刻 透部分的鈍化層，露出要刻透部分的N型單晶硅片(1)；步驟二十六采用感應耦合等離子的方法對露出要刻透部分的N型單晶硅片1進行垂 直刻蝕，并刻透，使結構完全釋放；步驟二十七去掉表面上的光刻膠；并使用玻璃(21)對其進行靜電封接； 步驟二十八最后進行劃片、封裝、壓焊、電路調試和性能測試，最終完成。
全文摘要
壓阻式單片集成三軸加速度傳感器及制造方法。本發(fā)明涉及壓阻式加速度傳感器領域。它解決了測量時存在的矢量測量精度低、可靠性差、質心不重合、體積大的缺點。它是由一塊芯片集成，芯片劃分為固支框區(qū)、電路區(qū)和傳感區(qū)；第一二質量塊沿傳感區(qū)的縱向中軸線對稱設置，第一二質量塊之間連有第一二中間梁，第一二質量塊外側面上分別設置兩個L型敏感梁，第一至四L型敏感梁相對于傳感區(qū)的橫向中軸線和縱向中軸線對稱設置，第一至八壓敏電阻設置在L型敏感梁頭上，第九至十二壓敏電阻設置在第一二中間梁上，芯片的上表面位于同一水平面，從深到淺依次為梁、質量塊和敏感區(qū)外部。利用壓阻效應原理，將加速度計與電路集成在一個芯片上，提高測量精度和可靠性。
文檔編號G01P15/12GK101852816SQ200910215479
公開日2010年10月6日 申請日期2009年12月31日 優(yōu)先權日2009年12月31日
發(fā)明者付博, 寇文兵, 張巖, 李海博, 李玉玲, 王振, 王曉光, 王永剛, 王江, 田雷, 金建東, 齊虹 申請人:中國電子科技集團公司第四十九研究所