專利名稱：一種抗干擾的頻率測量方法
技術(shù)領(lǐng)域：
本發(fā)明涉及機(jī)電控制領(lǐng)域，具體涉及一種抗干擾的頻率測量方法。
背景技術(shù)：
電力系統(tǒng)頻率穩(wěn)定性是近年來受到電力工程界廣泛關(guān)注的課題。失去頻率穩(wěn)定 性，會使系統(tǒng)頻率崩潰而招致系統(tǒng)全停電。傳統(tǒng)的頻率測量方法在測量精度、測量速度和抗 干擾方面存在著不足，影響了實際應(yīng)用。因此，準(zhǔn)確的測量頻率在現(xiàn)代電力系統(tǒng)的運行中起 著重要的作用。而傳統(tǒng)的頻率測量電路一般采用模擬電路的方法實現(xiàn)，這種方法存在響應(yīng) 時間長，測量精度低等缺點。

發(fā)明內(nèi)容
為了解決傳統(tǒng)頻率測量方法測量精度低的技術(shù)問題，本發(fā)明的提供一種具有精度 高、實時性強、集成度高、具有較強抗干擾能力的頻率測量方法。一種抗干擾的頻率測量方法，該方法包括以下步驟步驟1，被測頻率信號經(jīng)過EMI濾波；步驟2，對濾波后的信號通過限幅電路進(jìn)行限幅；步驟3，對限幅后的信號再進(jìn)入電壓比較器，轉(zhuǎn)換為頻率相同的方波信號；步驟4，對轉(zhuǎn)換后的信號進(jìn)入可編程邏輯器件內(nèi)完成測頻功能。上述步驟1中的濾波電路由電阻與電容實現(xiàn)。上述限幅電路采用二極管的導(dǎo)通和截止實現(xiàn)，以防止過高的信號使后級的電壓比 較器損壞。 上述可編程器件選用的是CPLD，邏輯采用VHDL語言實現(xiàn)，通過周期計數(shù)器的方法 完成頻率測量。上述周期計數(shù)是對永磁機(jī)電壓一個完整周期進(jìn)行計數(shù)，為了提高測量精度和范 圍，采用16位計數(shù)器，計數(shù)脈沖的頻率為3. 6864M，測頻范圍為57Hz < f < 3. 6864MHz。上述周期計數(shù)根據(jù)具體的需求選擇頻率更高的時鐘作為計數(shù)脈沖，從而進(jìn)一步提 高測頻的精度，在邏輯內(nèi)，首先對輸入的頻率信號FRE1200通過二分頻電路進(jìn)行二分頻， 變?yōu)镕RE1200/2信號，在FRE1200/2信號的上升沿開始計數(shù)，并在高電平內(nèi)保持計數(shù)，在 FRE1200/2信號的下降沿鎖存當(dāng)前計數(shù)值，以備讀取。實施本發(fā)明的頻率測量方法，具有以下有益效果該測頻電路實時性強，測量精度高，抗干擾能力強，通用性較強。


圖1為本發(fā)明的原理框圖；圖2為本發(fā)明邏輯濾波前的二分頻波形圖；圖3為本發(fā)明邏輯濾波后的二分頻波形圖。
具體實施例方式參見圖1，本電路采用數(shù)字化的方法實現(xiàn)，并采用可編程邏輯器件通過邏輯的編寫 來完成測頻功能。被測頻率信號經(jīng)過，首先由電阻、電容實現(xiàn)EMI濾波，然后再進(jìn)行限幅，限幅電路采用二極管的導(dǎo)通和截止實現(xiàn)，以防止過高的信號使 后級的電壓比較器損壞。限幅后的信號再進(jìn)入電壓比較器，轉(zhuǎn)換為頻率相同的方波信號，然后進(jìn)入可編程 邏輯器件內(nèi)完成測頻功能。可編程器件選用的是1032，邏輯采用VHDL語言實現(xiàn)，通過周期計數(shù)器的方法完成
頻率測量。周期計數(shù)即是對永磁機(jī)電壓一個完整周期進(jìn)行計數(shù)，為了提高測量精度和范圍， 采用16位計數(shù)器，計數(shù)脈沖的頻率為3. 6864M，測頻范圍為57Hz < f < 3. 6864MHz。也可根據(jù)具體的需求選擇頻率更高的時鐘作為計數(shù)脈沖，從而進(jìn)一步提高測頻 的精度，在邏輯內(nèi)，首先對輸入的頻率信號FRE1200進(jìn)行二分頻，變?yōu)镕RE1200/2信號，在 FRE1200/2信號的上升沿開始計數(shù)，并在高電平內(nèi)保持計數(shù)，在FRE1200/2信號的下降沿鎖 存當(dāng)前計數(shù)值，以備讀取，這樣就保證了計數(shù)周期為被測信號的一個完整周期。其中，二分頻電路的實現(xiàn)邏輯在傳統(tǒng)的二分頻邏輯上進(jìn)行了改進(jìn)。如下圖2-圖3所示傳統(tǒng)的二分頻邏輯如下所示FRE1200_DIV process (SYSCLK, RESET_L)beginif RESET_L =，0，thendivl200 < =，0，；elsif frel200' event and frel200 =' 1' thendivl200 <= not divl200 ；end if ；end process FRE1200_DIV ；通過測量發(fā)現(xiàn)，這樣做存在一個問題，由于被測頻率信號有時會存在毛尖，該毛尖 將導(dǎo)致二分頻后的信號不準(zhǔn)確，從而導(dǎo)致測頻結(jié)果的不準(zhǔn)確。為了解決這一問題，在傳統(tǒng)的二分頻邏輯中增加了兩個延時信號，這樣做可以將 被測信號的毛刺進(jìn)行兩次濾波，從而將毛刺消除，使測頻結(jié)果準(zhǔn)確，實現(xiàn)方法如下所示processbeginwait until SYSCLK，event and SYSCLK = ’ 1’ ；frel200_sync0 <= frel200 ；frel200_syncl <= frel200_sync0 ；end process ；
FRE1200_DIVprocess(SYSCLK, RESET_L)beginif RESET_L =，0，thendivl200 < =，0，；elsif SYSCLK，event and SYSCLK = ’ 1’ thenif (frel200_sync0 =，1，) and(frel200_syncl =，1，) thendivl200 <= not divl200 ；end if ；end if ；end process FRE1200_DIV。
權(quán)利要求
一種抗干擾的頻率測量方法，該方法包括以下步驟步驟1，被測頻率信號經(jīng)過EMI濾波；步驟2，對濾波后的信號通過限幅電路進(jìn)行限幅；步驟3，對限幅后的信號再進(jìn)入電壓比較器，轉(zhuǎn)換為頻率相同的方波信號；步驟4，對轉(zhuǎn)換后的信號進(jìn)入可編程邏輯器件內(nèi)完成測頻功能。
2.根據(jù)權(quán)利要求1所述的抗干擾的頻率測量方法，其特征在于 所述步驟1中的濾波電路由電阻與電容實現(xiàn)。
3.根據(jù)權(quán)利要求1或2所述的抗干擾的頻率測量方法，其特征在于所述限幅電路采用二極管的導(dǎo)通和截止實現(xiàn)，以防止過高的信號使后級的電壓比較器 損壞。
4.根據(jù)權(quán)利要求3所述的抗干擾的頻率測量方法，其特征在于所述可編程器件選用的是CPLD，邏輯采用VHDL語言實現(xiàn)，通過周期計數(shù)器的方法完成頻率測量。
5.根據(jù)權(quán)利要求4所述的抗干擾的頻率測量方法，其特征在于所述周期計數(shù)是對永磁機(jī)電壓一個完整周期進(jìn)行計數(shù)，為了提高測量精度和范圍，采 用16位計數(shù)器，計數(shù)脈沖的頻率為3. 6864M，測頻范圍為57Hz < f < 3. 6864MHz。
6.根據(jù)權(quán)利要求4所述的抗干擾的頻率測量方法，其特征在于所述周期計數(shù)根據(jù)具體的需求選擇頻率更高的時鐘作為計數(shù)脈沖，從而進(jìn)一步提 高測頻的精度，在邏輯內(nèi)，首先對輸入的頻率信號FRE1200通過二分頻電路進(jìn)行二分頻， 變?yōu)镕RE1200/2信號，在FRE1200/2信號的上升沿開始計數(shù)，并在高電平內(nèi)保持計數(shù)，在 FRE1200/2信號的下降沿鎖存當(dāng)前計數(shù)值，以備讀取。
全文摘要
本發(fā)明提供的抗干擾的頻率測量方法，該方法通過被測頻率信號經(jīng)過EMI濾波；對濾波后的信號通過限幅電路進(jìn)行限幅；對限幅后的信號再進(jìn)入電壓比較器，轉(zhuǎn)換為頻率相同的方波信號；對轉(zhuǎn)換后的信號進(jìn)入可編程邏輯器件內(nèi)完成測頻功能。解決了傳統(tǒng)頻率測量方法測量精度低的技術(shù)問題，具有精度高、實時性強、集成度高等優(yōu)點。
文檔編號G01R23/02GK101865951SQ20091031213
公開日2010年10月20日 申請日期2009年12月23日 優(yōu)先權(quán)日2009年12月23日
發(fā)明者白潔, 艾莉, 閆穩(wěn), 齊山松 申請人:中國航空工業(yè)集團(tuán)公司第六三一研究所