專利名稱：用于詢問電子部件的方法和設(shè)備的制作方法
技術(shù)領(lǐng)域：
在IC制造之前、期間和之后無線測試晶圓上的一個或幾個IC部件或作為IC和 部分的被制造組件的IC部件。
背景技術(shù)：
通常在制造過程結(jié)束時進行制造期間的集成電路(IC)測試。例如，首先制造完 整的晶圓，其包括100到1000個IC，然后對其進行切割以進行進一步測試。由于晶圓上 放置的結(jié)構(gòu)具有脆弱的屬性，一般在制造結(jié)束時進行晶圓測試，所述結(jié)構(gòu)首先是晶體管 或有源元件，然后是一系列用于互連的導(dǎo)電結(jié)構(gòu)，通常是金屬化導(dǎo)電結(jié)構(gòu)，以及絕緣結(jié) 構(gòu)。通常，構(gòu)建輸入/輸出(I/O)焊盤和結(jié)構(gòu)，提供用于探針測試的接觸。探針測試必然要求至少一個探針和對應(yīng)的I/O焊盤之間有至少一個物理接觸。 這種接觸可能無法重復(fù)，或可能無法可靠地執(zhí)行，因為可能會因為物理接觸導(dǎo)致?lián)p傷。 因此，希望能夠無需物理接觸就進行測試。這樣的測試方法被稱為無接觸或無線測試。特別具有挑戰(zhàn)性且成本高的是工藝監(jiān)測，其中對關(guān)鍵工藝參數(shù)進行模擬和可變 測量。到目前為止，在這一層次上進行測試都要求從生產(chǎn)流水線取下晶圓并在線下進行 接觸測試。優(yōu)選進行線中無接觸測試。這種技術(shù)的一個問題是其需要與要訪問的裝置物理接觸?？紤]集成電路的范 例。集成電路具有芯片上結(jié)構(gòu)，用于將半導(dǎo)體芯片連接到外部世界。這些結(jié)構(gòu)是導(dǎo)電 的，通常在屬性上是金屬的。通用結(jié)構(gòu)(“觸摸焊盤”或“結(jié)合焊盤”)包括焊盤和焊 球。典型地，在這些觸摸焊盤處將測試針與電路接觸，以便制造DC耦合的無線鏈接， 通過其測試集成電路。測試針的典型特性包括在接觸點誘發(fā)壓力的彈力和尖端形狀?，F(xiàn)代集成電路中通常用于耦合電子信號的觸摸焊盤非常易碎且在機械探查期間 容易損傷。觸摸焊盤的損傷可能導(dǎo)致集成電路故障。此外，與和結(jié)構(gòu)的機械接觸相關(guān)聯(lián) 的機械應(yīng)力常常在超過導(dǎo)電結(jié)構(gòu)自身的集成電路中誘發(fā)應(yīng)力，導(dǎo)致集成電路的額外故障 模式。這也造成了其它問題，因為在封裝集成電路時稍后會使用這些結(jié)構(gòu)。對觸摸焊盤 造成的損傷使得難以將集成電路連接到其能夠與其它電氣系統(tǒng)接口連接的封裝或襯底。這種物理損傷會導(dǎo)致問題的其它領(lǐng)域在封裝級系統(tǒng)(“SiP”)集成中。已知制 造商希望SiP上沒有焊盤被探查一次以上。這樣的限制使得難以在組裝工藝流程期間觸及 多次。于是，測試已組裝SiP裝置和SiP的部件是對大規(guī)模采用該技術(shù)的嚴(yán)重障礙。在 使用堆疊方式的存儲器件中已經(jīng)廣泛采用了 SiP，但其它領(lǐng)域中幾乎沒有接受SiP。無線 手機正開始加快SiP制造，但由于已知良好管芯(KGD)的測試可靠性，制造成品率是一 個主要問題。測試這種不同SiP模塊是電子線路制造業(yè)中重要的且越來越嚴(yán)重的問題， 其中當(dāng)前的測試技術(shù)僅允許在SiP完全組裝和封裝之后進行測試。對成本高度關(guān)注的消 費者和通信(主要是蜂窩電話)應(yīng)用的快速增長使得這種問題更加嚴(yán)重。SiP被視為減少 上市時間的經(jīng)濟方式，其利用了微型襯底上的小的特定功能IC，而不是構(gòu)建被稱為片上 系統(tǒng)(SoC)的完全集成的IC的時間、成本和工作量。與SoC方案要昂貴很多的完全電路集成不同的是，SiP技術(shù)在要在一個SiP襯底上組裝的分立IC中實現(xiàn)了最佳類別、最佳 成本或最佳混合技術(shù)。典型地，用于集成電路的封裝僅包含一個半導(dǎo)體芯片。由于尺寸、成本和性能 的原因，常常希望在單個封裝之內(nèi)放置多個芯片。然而，如果在單個封裝之內(nèi)放置多個 未測試的電路，且單個芯片是有缺陷的，則變得成本極高，或者可能不適于更換或修理 單個有缺陷芯片。因此丟棄包括工作管芯的整個封裝。這會導(dǎo)致成本增加。因此，希望在單個封裝之內(nèi)集成它們之前對集成電路進行完整地測試。然而， 在常規(guī)測試方法中經(jīng)歷的物理接觸導(dǎo)致?lián)p傷時，變得難以利用SiP方法集成這些芯片。此 外自動測試設(shè)備(ATE)和晶圓探查環(huán)境涉及非常昂貴的設(shè)備，給在晶圓級進行測試帶來 很大成本。于是，半導(dǎo)體制造商在測試成本和器件成品率之間進行平衡時陷入兩難，因 此，必須要開發(fā)出在測試期間不損傷襯底的新技術(shù)。令人遺憾的是，測試SiP與測試IC是不同的。SiP測試的難題類似于系統(tǒng)或PCB 級別的測試，并與芯片測試的技術(shù)難題組合。后者的范例是精密放置SiP測試所需的測試 探針。SiP級集成的固有靈活性意味著，可以利用比單片方案更小的非再現(xiàn)工程學(xué)(NRE) 投資改變SiP上包括的特定IC。這意味著SiP測試方法也必需是靈活的。SiP中單個單 片IC的測試設(shè)計是不可用的，因為SiP通常不使用完全定制的IC。像PCB測試那樣，IC測試已經(jīng)演進到包括邊界掃描測試，邊界掃描測試包括在 很多芯片上并根據(jù)諸如用于測試IEEE 1149.1的JTAG標(biāo)準(zhǔn)的標(biāo)準(zhǔn)構(gòu)建。邊界掃描TAP技 術(shù)允許測試PCB上的IC，而無需個別探查IC管腳。這項技術(shù)克服了 SiP制造的兩個主 要經(jīng)濟和技術(shù)難題，即測試覆蓋度和處理量。這種方法也是經(jīng)濟的，因為其使用的是標(biāo) 準(zhǔn)的自動測試設(shè)備(ATE)基礎(chǔ)設(shè)施和技術(shù)。對于SiP封裝上的多器件測試，需要擴展到 標(biāo)準(zhǔn)邊界掃描技術(shù)。詢問電子部件而不對器件造成損傷是有利的。一種避免這種物理方式誘發(fā)的損 傷的方法是利用無線(而非有線)方式詢問電子部件的方法根本避免物理接觸。前面已 經(jīng)描述了實現(xiàn)無線測試的方法。無線非接觸測試可能會減輕很多上述SiP測試約束，允 許SiP制造的經(jīng)濟性和利用較少I/O集成更多測試功能的能力都得到顯著改善。有幾種得到驗證的所提出的用于實現(xiàn)IC無接觸測試的設(shè)備和方法，其中以下各 項代表一些現(xiàn)有技術(shù)· Moore等人在美國專利6,759,863中展示了如何可以在晶圓上放置無線測試結(jié) 構(gòu)(環(huán)形振蕩器)以對制造工藝進行檢查。Moore等人在美國專利7,183,788和美國申請 20070162801中描述了晶圓上控制機構(gòu)的各方面?！?Slupsky等人在美國專利6,885,202和7,109,730中描述了針對晶圓上IC的微制
造和I/O基元。· Kwark在美國專利7,215,133中描述了利用單端輸出進行管芯級別的區(qū)分?！?Khandros等人在美國專利7,202,687和7,218,094中描述了傳輸?shù)綔y試器的信
號形式?！?Aghababazadeh等人在美國專利7,256,055中描述了使用熱電偶結(jié)對結(jié)構(gòu)進行
功率測試?！?Walker等人在美國專利6,374,379中描述了用于監(jiān)控和控制自動測試設(shè)備中的參數(shù)測量單元的低成本配置。該專利論述了 PMU的方框圖實現(xiàn)?！?Ralston-Good等人在美國專利申請2007239163-001中描述了晶圓上的管芯級
測試結(jié)構(gòu)?！?Roberts等人在美國專利7,242,209中公開了針對包括在IC中的測試元件的設(shè) 計。# Hess 等人在 2007 IEEE International Conference onMicroelectronic Test Structures, 3月19-22日，日本東京，論文7.4中描述了利用接觸探針測試晶圓刻線中各 晶體管的陣列結(jié)構(gòu)?！?Sayil 等人在"Comparison of contactless measurement andtesting techniques to a new All-Silicon optical test andcharacterization method”，IEEE Transactions onlnstramentation and Measurement, vol.54, no.5, pp.2082-2089, 2005 年 10 月，中提供
了八種非接觸探查方法的比較。CMOS管芯的光學(xué)測試尤其得到關(guān)注。用于無線通信的本方法是電感耦合方法。流經(jīng)一個電感器的電流產(chǎn)生磁場，該 磁場延伸到電感器之外。該磁場在與第一電感器非常接近的另一電感器中誘發(fā)電流，將 兩個電感器耦合在一起。然后使用RF技術(shù)在電感器之間發(fā)射數(shù)據(jù)。例如，可以由載波調(diào)制數(shù)字信號，然 后通過電感器驅(qū)動數(shù)字信號。接收電感器拾取該經(jīng)調(diào)制波的一些部分，將信號傳遞到接 收機電路。RF技術(shù)用于發(fā)射數(shù)據(jù)的原因在于電感器有時被稱為“天線”。已經(jīng)針對各 種應(yīng)用，例如時鐘和數(shù)據(jù)傳輸研究了并繼續(xù)研究很多微制造的天線設(shè)計。這些設(shè)計總體 上用于非測試應(yīng)用，不滿足諸如SiP測試的應(yīng)用對成本、性能和數(shù)據(jù)完整性的要求。這 里給出的設(shè)計生成了滿足SiP應(yīng)用成本和性能目標(biāo)的RF收發(fā)器。因為所述經(jīng)濟原因，專 門的RF CMOS技術(shù)和像SiGe的其它技術(shù)未被使用，但出于技術(shù)原因，在這些工藝中可 以實施這些概念。盡管很多設(shè)計可以用于以無線方式發(fā)射和接收數(shù)據(jù)，但很多設(shè)計在晶 圓測試應(yīng)用中不適合，因為它們需要大的功率預(yù)算，或在被測器件(DUT)或探針上大量 的硅面積。此外，用于測試目的的比特誤碼率必須極其低。使用基于RF的互連緩解了對下觸信號i/o(輸入/輸出)焊盤次數(shù)的需要。此 外，如上所述，KGD級獲得顯著改善，因為進行了更徹底的晶圓級測試。這兩個好處結(jié) 合證明基于RF的互連提供了用于改善SiP工藝測試流程并因此改善制造成品率的手段。不過，該無線通信方法不限于電感耦合。有可能將其它形式的近場通信，例如 電容耦合，用于通信。而且，遠場通信也是可行的技術(shù)，其中一個天線從發(fā)射天線接收 遠場輻射。此外，可以使用諸如激光器、光電二極管和電光部件的光學(xué)方法來耦合電子 電路。另一種方法涉及使用諸如高速磁路(MR、GMR、TMR等)部件的磁性部件來耦 合電子電路。一種用于改善制造成品率的方法是在制造工藝流程期間執(zhí)行SiP的測試。這種 測試能夠在工藝早期發(fā)現(xiàn)缺陷，能夠?qū)嵤┲刈龊托扪a，或可以丟棄部件，通過消除額外 工藝步驟及其關(guān)聯(lián)的額外價值來減少丟棄成本。實施僅具有一個修補步驟的工藝可能對 制造成品率帶來顯著影響。SiP是利用與CMOS VLSI集成電路相同易受探針損傷的材料 制造的。然而，無線接入具有局限。一個局限是可能需要向要接入的器件提供功率。例如，可以向被接入芯片提供有限量的功率而不進行物理接觸，但這一量的功率對于接入 這種芯片上復(fù)雜的多部件電路可能是不夠的。因此，可能更有利的是開發(fā)一種用于接入 電子部件的方法，其中可以將探針配置成與無線接入和有線接入方法之一或兩者接口連 接。一種允許物理探查而不導(dǎo)致?lián)p傷的方法是使物理接觸“加強”。例如，使用經(jīng) 得起多次觸地或冶金術(shù)的厚金屬，所述冶金術(shù)與用于集成電路的標(biāo)準(zhǔn)制造技術(shù)不兼容但 可應(yīng)用于后期工藝中。這樣的冶金術(shù)可以包括金觸點、鎢觸點等。封裝級系統(tǒng)測試測試SiP模塊是電子制造業(yè)中重要的正出現(xiàn)的問題。在僅僅八年中，SiP封裝已 經(jīng)從封裝IC市場的不到5%成長到接近50%。于是，在很短時間內(nèi)SiP和SiP測試已經(jīng) 稱為數(shù)十億美元的產(chǎn)業(yè)。半導(dǎo)體工業(yè)協(xié)會(SIA)將SiP定義為集成到單個封裝中的半導(dǎo) 體、無源器件和互連的任意組合。SiP的經(jīng)濟性基于能夠?qū)⒍喾N不同技術(shù)(有源的和無源 的)組合到微型封裝中。在使用一個襯底組合多個芯片和無源器件方面來講，SiP類似于PCB (印刷電 路板)。SiP使用組合在微型封裝中的無源襯底和各種技術(shù)，包括Si、SiGe、0.13um、 0.25um、數(shù)字、模擬、RF、裸露管芯、倒裝芯片IC等。然而，與PCB不同的是，SiP 的微型尺寸排除了正常測試，因為信號連接和IC焊盤自身是微型的，難以接近或占據(jù)。 基于IC產(chǎn)業(yè)發(fā)展期間的經(jīng)驗，預(yù)計隨著SiP演變成更復(fù)雜設(shè)計，測試SiP的成本比其制造 成本增加更快。SiP與填充器件的PCB相比具有功能復(fù)雜性，而且不能為內(nèi)部信號提供接入或測 試點。經(jīng)典的PCB測試已經(jīng)演進到通過提供測試進入端(TAP)的概念來改善測試時間 和覆蓋度，測試進入端通向PCB上的信號。對于測試進入端而言最通用的標(biāo)準(zhǔn)是JTAG IEEE 1149.1，測試進入端用于輔助故障定位，從而能夠以有效率的方式進行PCB修理和 重測?？紤]到它們的組裝和構(gòu)造方法，修理和重測SiP是不可行的。測試SiP與測試IC 是不同的。SiP測試的難題類似于系統(tǒng)或PCB級測試，并與芯片測試的技術(shù)難題組合。 后者的范例是精密放置SiP測試所需的測試探針。SiP級集成固有靈活性意味著，可以利 用比單片方案更小的非再現(xiàn)工程學(xué)(NRE)投資改變SiP上包括的特定IC。這意味著SiP 測試方法也必需是靈活的。SiP中單個單片IC的測試設(shè)計是不可用的，因為SiP通常不 使用完全定制的IC。像PCB測試那樣，IC測試已經(jīng)演進到包括邊界掃描測試，邊界掃 描測試包括在很多芯片上并被置入諸如用于測試IEEE 1149.1的JTAG標(biāo)準(zhǔn)中。JTAG TAP 技術(shù)允許測試PCB上的IC，而無需個別探查IC管腳。封裝測試對于SiP封裝而言仍然存在較早提到的PCB和IC測試問題，其中，向襯底上放 置一組VLSI IC和分立部件以產(chǎn)生緊湊系統(tǒng)。SiP組件包括裸露管芯和倒裝芯片技術(shù)，以 在物理上很小但成本很低的封裝中提供非常高級別的系統(tǒng)集成。此外，可以包括無源器 件作為分立部分，或甚至集成在SiP襯底中。SiP中使用的襯底正沿著與IC相同的道路 演進，特征越來越細，復(fù)雜性越來越大。能夠同時在單個晶圓上生產(chǎn)大量的SiP造成瓶 頸，因為目前SiP測試是順序執(zhí)行的。向SiP襯底增加每個IC都會對生產(chǎn)期間的成品率造成負面影響。典型地，進行最后封裝而不能在將器件添加到SiP襯底上時測試器件。即使在將器件添加到SiP時能 夠測試器件，當(dāng)前也不這樣做，因為由于多個測試探針觸地可能造成損傷而導(dǎo)致成品率 損失。SiP探針測試需要觸地和刮擦IC焊盤。刮擦對焊盤造成一些損傷，這影響到將它 們引線結(jié)合到SiP的能力。另一個成本是需要針對每個制造步驟或個體SiP設(shè)計的多個探 針卡設(shè)計。在制造SiP期間封裝前測試受限的另一個理由是，如果單獨測試，信號/焊 盤的數(shù)量很大。此外，如果SiP上的IC焊盤易于進行大規(guī)模并行接觸探針測試，在隨后 的引線結(jié)合制造步驟中會有成品率損失。即使沒有這些問題，由于制造SiP時使用的SiP 組件的三維屬性和混合技術(shù)(倒裝芯片，引線結(jié)合，表面安裝，離散等)的原因，也難以 想象如何利用物理接觸進行中間測試。盡管有技術(shù)可用于實現(xiàn)這樣的測試，但成本會非 常高，需要在多個多級定制探針卡、測試站和時間上的投資，這會對SiP的經(jīng)濟性造成不 利。SiP設(shè)計發(fā)展獲勝是由成本以及生產(chǎn)微型但先進產(chǎn)品的能力驅(qū)動的。使用已知良 好管芯(KGD)是一種提高產(chǎn)品成品率的方法。然而，對于SiP而言，出于成本和測試時 間的原因，并非總是可能的或可行的。于是，出于經(jīng)濟原因，電子制造商常常使用未測 試的SiP、部分測試的或僅進行了晶圓測試的管芯。這意味著按照當(dāng)前的做法，內(nèi)置入 SiP制造過程中的被拒部件和所造成的浪費水平增大。因為通常僅在封裝之后測試SiP， 所以在起始管芯和最后封裝的SiP之間產(chǎn)生測試覆蓋間隙。這一間隙或測試盲區(qū)可能導(dǎo) 致問題，尤其是對于大量制造的產(chǎn)品來說，這是SiP技術(shù)的主要目標(biāo)。因此提高成品率 非常困難，投入的組件和封裝成本投入到所有單元，包括無功能的單元。沒有流程中間 測試，就沒有機會在制造價值鏈條的早期挑選出有缺陷的器件。完整的封裝投資浪費在 無功能的SiP上，其狀況只能在封裝過程的結(jié)尾看到。安裝管芯或無源器件時導(dǎo)致的成 品率損失保持不可見，在生產(chǎn)期間不能進行測試。在所有封裝系統(tǒng)的一半是SiP且僅在 組裝之后測試SiP的情況下，測試盲區(qū)帶來了嚴(yán)重的經(jīng)濟成本。因此，需要一種快速、靈活和非破壞性方法和設(shè)備，用于測試諸如SiP的電子部 件。

發(fā)明內(nèi)容
提供了一種用于在晶圓上或在襯底上的IC組件上無線測試一個或幾個IC部件的 設(shè)備和方法。與現(xiàn)有技術(shù)方法相比，可以在IC制造之前、期間和之后使用該設(shè)備和方法。根據(jù)一個方面，提供了一種用于詢問電子部件的設(shè)備，該設(shè)備由具有接口的主 體構(gòu)成，該接口用于詢問裝置，以在可靠執(zhí)行電子部件的多次分立詢問而無需詢問裝置 物理接觸電子部件時用作管道。根據(jù)另一方面，提供了一種用于詢問電子部件的方法。第一步涉及提供具有接 口的主體，該接口用于詢問裝置以在測試電子部件時用作導(dǎo)管。第二步涉及經(jīng)由主體的 接口執(zhí)行電子部件的多次分立詢問而無需詢問裝置物理接觸電子部件?，F(xiàn)代集成電路中通用于耦合電子信號的集成電路導(dǎo)電結(jié)構(gòu)非常易碎且在機械探 查期間易受損傷。結(jié)構(gòu)的損傷可能導(dǎo)致集成電路的故障。此外，與和結(jié)構(gòu)的機械接觸相 關(guān)聯(lián)的機械應(yīng)力常常向超過導(dǎo)電結(jié)構(gòu)自身的集成電路中誘發(fā)應(yīng)力，導(dǎo)致集成電路的額外故障模式。反復(fù)的物理接觸導(dǎo)致引線結(jié)合故障并導(dǎo)致可靠性問題。與本方法和設(shè)備一起 提出的方法提供了一種耐用的接口，可以將該接口詢問可能需要的次數(shù)以完成一系列分 立測試協(xié)議。這種詢問可以通過無線探查、物理探查或兩者都涉及的混合方式。根據(jù)一方面，提供了一種用于詢問由襯底支撐的電子電路的設(shè)備。該設(shè)備包括 襯底外部的測試器，測試器包括測試器收發(fā)器。測試電路由襯底支撐并連接到電子電 路。測試電路包括處理器和與測試器收發(fā)器通信的測試電路收發(fā)器，用于從測試器向處 理器發(fā)射指令并從處理器向測試器發(fā)射詢問結(jié)果。處理器處理來自測試器的指令以利用 與指令對應(yīng)的詢問來詢問電子電路，處理器接收對應(yīng)詢問的結(jié)果。根據(jù)一方面，提供了一種用于在襯底上制造電子電路期間詢問電子電路的方 法。所述方法包括如下步驟提供由所述襯底支撐并連接到所述電子電路的測試電路， 所述測試電路包括處理器和測試電路收發(fā)器；從測試器向所述測試電路發(fā)射指令；利用 所述處理器處理所述指令；以及利用與所述指令對應(yīng)的詢問來詢問所述電子電路。根據(jù)一方面，提供了一種用于在制造電子電路期間詢問由襯底支撐的電子電路 的方法。所述方法包括如下步驟提供由襯底支撐的測試電路，所述測試電路包括用 于與測試探針通信的測試電路收發(fā)器和用于處理來自所述測試探針的指令的處理器，所 述測試電路電連接到所述電子電路；指示所述測試電路利用第一詢問來詢問所述電子電 路；向所述電子電路應(yīng)用制造步驟；以及指示所述測試電路利用第二詢問來詢問所述電 子電路。


通過以下描述，這些和其它特征將變得更加顯而易見，在描述中參考了附圖， 附圖的目的僅在于例示，并非意在以任何方式進行限制，其中圖Ia是示出了探針和對應(yīng)的DUT (被測器件)的方框圖。圖Ib示出了圖Ia的變化，實施的是利用多個天線的探針和DUT。圖Ic示出了圖Ia的變化，實施的是利用用于功率和信號傳輸?shù)慕M合天線的探針 禾P DUT。圖2是I-V測量系統(tǒng)的方框圖。圖3是電阻測量系統(tǒng)的方框圖。圖4示出了測試器(探針卡)的各部件和被測器件(IC/子電路/晶圓)之間的
相互通信。圖5是示出了晶圓上測量系統(tǒng)的部件的圖示。圖6是晶圓上復(fù)用器開關(guān)的圖示，其能夠復(fù)用測試和晶圓上DUT資源以在各種 子元件或子DUT上執(zhí)行各種測試。圖7示出了四線或Kelvin測量，在本圖中，被測子元件是電容器C。可以將這 一類似方法用于簡單的和復(fù)雜的器件。圖8示出了圖6所示的晶圓上A/D轉(zhuǎn)換器，以及用于產(chǎn)生模擬到數(shù)字轉(zhuǎn)換的功 能和時間序列。圖9示出了具有通信能力的晶圓上A到D或A到t轉(zhuǎn)換器，以提供可控輸出電 壓，輸出電壓與作為時間函數(shù)的開關(guān)狀態(tài)相關(guān)。
圖10示出了 D/A轉(zhuǎn)換器及其功能。圖Ila到Ilc示出了可以測試的晶圓上DUT結(jié)構(gòu)和子結(jié)構(gòu)的范例。圖12示出了要測試的多管芯板/SiP/MCM模塊。圖13示出了結(jié)合焊盤位置上或焊盤位置內(nèi)部的IC上可用的管芯測試位置。圖14示出了能夠用于晶圓或SiP上同時測試多個DUT的多頭探針頭。圖15示出了管芯劃線干線和出現(xiàn)于管芯和劃線區(qū)域內(nèi)外的可能測試位置。圖16示出了多管芯封裝內(nèi)測試，示出了能夠用于封裝測試或晶圓切割后的進一 步測試的方法和設(shè)備。圖17示出了堆疊管芯到管芯測試，示出了該方法和設(shè)備如何能夠用于測試堆疊管芯。圖20a示出了單頭晶圓測試，示出了在表征晶圓的單個測試部位進行測試。圖20b示出了雙頭晶圓測試，示出了在多個部位上測試。圖20c示出了多頭晶圓測試配置。圖21a示出了管芯和跨管芯測試結(jié)構(gòu)和元件，示出了如何可以通過通往測試電路 外部的其它區(qū)域的互連跨管芯進行測試。圖21b示出了相鄰管芯測試，示出了在與測試部位相鄰的管芯上執(zhí)行的測試。圖22示出了晶圓管芯測試，示出了測試電路部位以及IC部位。圖23示出了在晶圓上各位置的晶圓測試部位位置。圖24示出了用于多部位晶圓測試的測試部位和IC位置。圖25示出了用于包括在DUT中的簡單HF (高頻)采樣不足測試電路，以利用 低速控制實現(xiàn)高速測試。圖26示出了如何可以將DUT電路上的圖25的窄帶快速采樣電路用于表征高頻信號。圖27示出了制造和測試工藝流程。圖28示出了典型的芯片制造工藝。圖29a和29b是利用量子力學(xué)(QM)效應(yīng)的參考產(chǎn)生。圖30示出了利用量子力學(xué)效應(yīng)的參考產(chǎn)生和探測。這是在DUT晶圓上產(chǎn)生基 于物理的參考的備選方法，其中斜坡電壓輔助或產(chǎn)生閾值電平。注意，在不同實施方式 中光子產(chǎn)生可以在晶圓外或晶圓上。圖31a是用于詢問電子部件的設(shè)備實施例的方框圖。圖31b是用于詢問電子部件的設(shè)備另一實施例的方框圖。圖31c是用于詢問電子部件的設(shè)備另一實施例的方框圖。圖32是用于詢問電子部件的設(shè)備的方框圖，該設(shè)備具有無線通信塊形式的接 口，該無線通信塊具有發(fā)射機和接收機或雙向發(fā)射機_接收機。圖33是用于詢問電子部件的設(shè)備的方框圖，該設(shè)備具有無線通信塊形式的接 口，該無線通信塊具有多個發(fā)射機和接收機的組合或雙向發(fā)射機_接收機。圖34是用于詢問具有邏輯控制器的電子部件的設(shè)備的方框圖。圖35是用于詢問電子部件的設(shè)備的方框圖，該電子部件具有用于隨機指令/數(shù) 據(jù)產(chǎn)生的線性反饋移位寄存器。
12
圖36是用于詢問電子部件的設(shè)備的方框圖，該電子部件具有從被測器件自己檢 查輸出的能力，無需向測試探針發(fā)送數(shù)據(jù)。圖37是用于詢問電子部件的設(shè)備的方框圖，該電子部件具有存儲電路，以存儲 可應(yīng)用于被測器件的測試矢量。圖38是用于詢問電子部件的設(shè)備的方框圖，該電子部件具有存儲輸入測試矢量 的存儲電路和存儲來自被測器件的預(yù)期結(jié)果的另一存儲芯片。圖39是用于詢問電子部件的設(shè)備的方框圖，該電子部件用于測試模擬和混合信 號器件，具有模擬到數(shù)字(A/D)轉(zhuǎn)換器和數(shù)字到模擬(D/A)轉(zhuǎn)換器，以及用于存儲輸入 和輸出的線性反饋移位寄存器或存儲電路。圖40是用于詢問電子部件的設(shè)備的方框圖，該電子部件適于映射，具有一個無 線通信塊和一個測試通路端口。圖41是用于詢問電子部件的更復(fù)雜設(shè)備的方框圖，該電子部件具有單個無線通 信塊和多個測試通路端口，適于并行測試多個被測器件或增加冗余性。圖42是用于詢問電子部件的更復(fù)雜設(shè)備的方框圖，該電子部件具有多個無線通 信塊和單個測試通路端口，用于向多個測試探針并行發(fā)射數(shù)據(jù)。圖43是用于詢問電子部件的更復(fù)雜設(shè)備的方框圖，該電子部件具有多個無線通 信塊和多個測試通路端口。圖44是用于詢問電子部件的設(shè)備的方框圖，該電子部件被設(shè)計成與單個被測器 件通信。圖45是用于詢問電子部件的設(shè)備的方框圖，該電子部件被設(shè)計成與多個被測 器件通信，具有復(fù)用器以控制在任何給定時間點哪個被測器件正與無線測試通路端口通信。圖46是用于詢問電子部件的設(shè)備的方框圖，該電子部件與串聯(lián)連接的幾個器件通信。圖47是用于詢問電子部件的設(shè)備的方框圖，該電子部件具有發(fā)射機、接收機和 集成于諸如芯片、電路板、襯底或擴充卡的同一襯底上的發(fā)射機-接收機電路。圖48是用于詢問電子部件的設(shè)備的方框圖，該電子部件具有發(fā)射機、接收機以 及構(gòu)建于諸如芯片、電路板、襯底或擴充卡的獨立襯底上的發(fā)射機-接收機電路。圖49是用于詢問電子部件的設(shè)備的方框圖，該電子部件具有各不相同并分立且 構(gòu)建于諸如芯片、電路板、襯底或擴充卡的分立襯底上的電感器/電容器極板/天線。圖50示出了用于詢問已處理但未切割半導(dǎo)體晶圓上的被測電子部件器件的設(shè) 備。圖51示出了用于詢問集成到DUT中的電子部件的設(shè)備。圖52示出了用于詢問作為DUT部件的電子部件的設(shè)備。圖53示出了用于詢問作為倒裝芯片安裝的DUT的部件的電子部件的設(shè)備。圖54示出了用于詢問集成到DUT中的具有WTAP的電子部件的設(shè)備。圖55示出了用于詢問電子部件的設(shè)備，該電子部件具有芯片，芯片具有若干發(fā) 射機和天線、接收機和天線以及收發(fā)器和天線。圖56示出了用于詢問電子部件的設(shè)備，該電子部件具有安裝到同一襯底的天線和無線RX2。圖57示出了用于詢問電子部件的設(shè)備，該電子部件具有可電子接觸的測試端口 和發(fā)射機RX2。圖58示意性示出了用于詢問圖57中所示電子部件的設(shè)備，通過硬連線使該電子 部件與襯底電接觸，通過襯底電子部件與兩個被測器件通信。圖59示出了用于詢問電子部件的設(shè)備，該電子部件具有處于雙向無線通信中的 探針卡和SAP。圖60示出了用于詢問具有探針卡的電子部件的設(shè)備，探針卡具有與芯片雙向通 信的探針，芯片為SAP,是翻轉(zhuǎn)取向的。圖61示出了用于詢問電子部件的設(shè)備，該電子部件具有圖60所示的探針卡、探 針和SAP，用于測試安裝到作為SAP的同一襯底的兩個被測器件。圖62示出了用于詢問電子部件的設(shè)備，該電子部件具有集成到被測器件中的 SAP。圖63示出了用于詢問(耦合電壓和頻率的)電子部件的設(shè)備的代表性試驗結(jié)果 集，具有各種尺度的天線環(huán)境。圖64示出了用于詢問電子部件(TOP)的設(shè)備的DUT(左)和探針(右)以及天 線。這里，將探針I(yè)C引線結(jié)合(右下)到陶瓷板，這是非接觸探針的部分。圖65示出了用于利用非接觸探針卡詢問電子部件的混合式設(shè)備。非接觸探針放 在標(biāo)準(zhǔn)探針卡的中心開口中。在非接觸探針卡的周邊上看，標(biāo)準(zhǔn)的探查針向SiP非接觸 DUT供電。圖66示出了用于詢問電子部件的設(shè)備一次測試的結(jié)果，論證了發(fā)射信號的獨立 (并行)屬性。圖67示出了垂直和橫向DUT的誤碼率與用于詢問電子部件的設(shè)備的探針對準(zhǔn)偏 移的關(guān)系。圖68是用于詢問電子部件的設(shè)備的方框圖，示出了從外部施加到WTAP和DUT
的功率。圖69是用于詢問電子部件的設(shè)備的方框圖，示出了從外部施加到WTAP和DUT 的功率，以向DUT供應(yīng)和控制功率。圖70是用于詢問電子部件的設(shè)備的方框圖，示出了從外部施加到襯底的功率。圖71示出了利用襯底上安裝的SIP器件詢問電子部件的設(shè)備。圖72示出了利用集成電路之內(nèi)的SIP器件詢問電子部件的設(shè)備。圖73是晶圓測試系統(tǒng)的示意圖。圖74A是層壓體上可能的過程控制監(jiān)測(PCM)測試部位位置的頂視圖。圖74B是晶圓上可能的過程控制監(jiān)測(PCM)測試部位位置的頂視圖。圖75A是探針卡和被測晶圓的示意圖，示出了非接觸通信和功率輸送。圖75B是探針卡和被測晶圓的示意圖，示出了非接觸通信，帶有接觸式功率輸 送。圖75C是探針卡和被測晶圓的示意圖，示出了接觸式通信和功率輸送。圖76是無線測試接口(WTI)PCM測試子系統(tǒng)的方框圖。
圖77是制造和測試過程中步驟的流程圖。圖78是WTI PCM測試部位的示意圖。圖79是WTI PCT測試部位的頂視圖。圖80A是WTI PCT測試部位截面中的側(cè)視圖，該測試部位具有無接觸通信和無
接觸功率輸送。圖80B是WTI PCT測試部位截面中的側(cè)視圖，該測試部位具有經(jīng)由機械探針的 無接觸通信和功率輸送。圖80C是WTI PCT測試部位截面中的側(cè)視圖，該測試部位具有接觸通信和功率輸送。圖81A是PCM測試部位的示意圖，示出了天線的放置。圖81B是PCM測試部位的示意圖，示出了備選的天線放置。圖81C是PCM測試部位的示意圖，示出了另一備選的天線放置。圖82是利用集成到DUT上的測試結(jié)構(gòu)詢問電子部件的設(shè)備的透視圖。圖83是示出了三個DUT和一個測試接口之間的信令的圖示。圖84a是示出了完全無線的DUT組的圖示，其包括DUT上的非易失性存儲器中 的讀/寫ID或測試數(shù)據(jù)。圖84b是示出了具有分立通信信道的DUT上集成的無線功率基元的圖示。
具體實施例方式以下論述涉及一種用于在晶圓上無線測試一個或幾個IC部件的方法和設(shè)備?？?以在IC制造之前、期間和之后使用該設(shè)備和方法?，F(xiàn)有技術(shù)針對當(dāng)前監(jiān)測方案的各方面 提供了支持性技術(shù)證據(jù)，或者可以應(yīng)用于當(dāng)前監(jiān)測方案的實施。術(shù)語“DUT”通常用于指為了執(zhí)行測試而添加的芯片上或晶圓上結(jié)構(gòu)。這是 該詞的一般用法。不過通常，特定被測器件可以是整體結(jié)構(gòu)的一部分。范例是DUT電 阻器或正在晶圓上測試的子部件。在任何情況下，本領(lǐng)域的技術(shù)人員都理解，DUT可以 指所添加的元件和/或子元件。當(dāng)前教導(dǎo)中包括對測試和方法參數(shù)以及接入?yún)?shù)值的技 術(shù)的論述。這些參數(shù)代表關(guān)于芯片電路或IC操作的基本信息，用于制造和測試中的過程 監(jiān)測或質(zhì)量控制?？梢杂兄苯訁?shù)測量以及間接測量。直接測量的范例是電壓測量，而 間接測量是與電壓成正比的電路的工作頻率。感興趣的基礎(chǔ)參數(shù)是電壓。這些直接和間 接方法如下所述。業(yè)界通用的外部測量方法是在外部測試器中包括源測量單元或SMU。 SMU允許測試器具有尋找(sourcing)電壓和電流來源的一般功能，因此是靈活的，可以 對SMU進行編程以在不同條件下測量參數(shù)?？赡芗扔兄苯忧覍ｉT的參數(shù)測量以及更一般 化的SMU測量方法。下面論述的教導(dǎo)在DUT —方在需要時允許靈活性是具體的，在經(jīng) 濟性或測試值指導(dǎo)選擇時允許靈活性是一般性的。還包括總體測試框架的概念，該總體 測試框架可以包括SMU和諸如高速測試的專門測試。也可以包括其它測試框架，例如 JTAG或邊界掃描測試，可以以無接觸且有利的方式使用其。那么，參數(shù)和SMU以及一 般無線和部分無線測試的集成允許以更有效率和完全的方式實現(xiàn)過程控制監(jiān)測(PCM)的 概念。PCM是制造商寶貴的資源，允許他們降低成本并提高過程控制和產(chǎn)品成品率。通 常，添加更多測試知識和這些結(jié)果對于實施這里所述的這種處理的人而言是很大的經(jīng)濟優(yōu)勢。使用DUT的概念來描述被測器件。術(shù)語是有用的，但DUT可以被視為單個元 件，例如電阻器或部件的集合物，例如放大器或存儲器/邏輯元件或部件的組裝件。一 般意義上的DUT也可以指被測試的完整器件，可以包括通信元件和使得測試成為可能的 其它輔助元件。DUT和子DUT通常在晶圓上或SiP側(cè)。不過該定義是不完整的，因為 這里的教導(dǎo)涵蓋測試器的元件包括在DUT上的情況，例如SMU的范例。在這種情況下， 可以將DUT視為晶圓/sip/MCM上電路的整體，子DUT是SMU被委派從其獲得直接或 間接測量的那些元件。術(shù)語“處理器”用于描述系統(tǒng)中與芯片上或晶圓上被測器件交互并用于執(zhí)行特 定動作的元件。處理器執(zhí)行來自外部測試器的指令并將這些解釋為高水平的抽象，處理 器然后使用其來產(chǎn)生步驟序列。指令或抽象可以是高級(high level)的，在這種情況下 這意味著處理器對測試元件的一系列子動作、子測試、配置等進行實例化。在指令是低 級(low level)時，處理器對子動作的更受限集合進行實例化。處理器從外部測試器接 收通信，還生成返回信息，其將返回信息發(fā)射回外部測試器。返回信號可以是狀態(tài)的抽 象，例如確認(rèn)命令或處理器的狀態(tài)，或者它們可以是已完成任務(wù)的狀態(tài)。返回信號還可 以對表示測試結(jié)果的諸如電壓或頻率的測試結(jié)果編碼。注意，處理器也可以開始功能測 試，例如通過在被測器件上激活邏輯功能并比較或返回結(jié)果來測試邏輯功能。在這種情 況下，處理器可以發(fā)回高級抽象，例如正確或不正確完成測試的狀態(tài)，或它可以發(fā)回測 試矢量或原始功能結(jié)果?？梢詫嵤┨幚砥鞯母拍钜愿鶕?jù)需要和經(jīng)濟效用執(zhí)行簡單功能或 更復(fù)雜功能。處理器也可以是可編程的，使得隨著測試的進展，能夠?qū)μ幚砥骶幊炭刂?以執(zhí)行其它任務(wù)或更加有效率。處理器還控制處理模擬功能的子元件并因此提取參數(shù)信 息，然后能夠?qū)?shù)信息以原始或編碼的或高電平形式發(fā)回外部測試器。范例是發(fā)射電 壓的原始值或編碼的電壓或簡單地發(fā)射通過失敗電壓。處理器的動作一方面是通信，另 一方面是控制動作。諸如源或信號復(fù)用或芯片上或模塊上或晶圓上的測試資源的子元件 受到處理器控制。這種配置活動還包括管理DUT以及如何從邏輯上或以模擬方式將DUT 與測試資源連接。在DUT未包含在處理器的完全控制之內(nèi)時，將處理器配置成與DUT 交互作用并與產(chǎn)品器件的功能共享控制。這種狀況可能出現(xiàn)在可能使用不受處理器控制 的資源的功能測試期間，或在測試完成且DUT變?yōu)樽罱K產(chǎn)品或器件的更寬功能的一部分 的情況下。這里論述的方法和設(shè)備將被稱為晶圓上無線工藝監(jiān)測。它包括無線測試的很多 方面，對執(zhí)行參數(shù)測試有用，并被認(rèn)為是工藝監(jiān)測和功能測試的大部分。設(shè)備中包括無 接觸源測量單元(SMU)、系統(tǒng)及其部分、無線測試單元的通信和控制。該方法包括使用 極低功率測試技術(shù)在制造半導(dǎo)體晶圓期間輔助測試。它對于測試晶圓上制造的IC尤其有 用，包括測試基于硅晶圓、硅鍺晶圓和IC混合電路的系統(tǒng)、LCD面板和其它晶圓以及包 括個體IC多芯片模塊的結(jié)構(gòu)，以及硅基集成電路的能力。該方法和設(shè)備包括可以在半導(dǎo)體晶圓制造的各個階段執(zhí)行線路工藝監(jiān)測的系 統(tǒng)。包括無接觸源測量單元(SMU)、控制機構(gòu)和方案的排序和定時以及用于包括模擬信 號和數(shù)字信號的登記和數(shù)據(jù)傳輸?shù)耐ㄐ沛溌?。因為系統(tǒng)是沒有接觸的，所以通過向測試部位中使用離子、電子或光子注入，可以對其進行增強。因為系統(tǒng)是沒有接觸的，所以可以在真空中使用，從而能夠在制造 過程中早期進行非接觸電荷注入，以執(zhí)行C-V和I-V特性的測試。此外，可以與更早的 更基本測試，例如電子束電荷注入相關(guān)聯(lián)地執(zhí)行這些測試。半導(dǎo)體制造商希望在生產(chǎn)IC期間觀察和測試各種系統(tǒng)。對于線路測試的前端， 有幾項測試涉及到重要的生產(chǎn)問題(表1)，需要在制造之后測試樣本(“后端測試”) (表 2)。利用無接觸技術(shù)本身或通過上述加強來實現(xiàn)各種前端測試，包括 測量C-V和I-V:產(chǎn)品晶圓測量 使用光污染(light contamination)測量、少數(shù)載流子擴散長度/壽命和定量金
屬化和擴散測量。 使用晶圓上電荷泵和控制電介質(zhì)泄漏測量和柵極氧化物完整性(GOI)評價， 以及使用晶圓上電荷泵和控制電介質(zhì)泄漏測量的電介質(zhì)參數(shù)。 非接觸C-V:電介質(zhì)電荷和界面測量、針對電介質(zhì)并利用隧穿范圍之內(nèi)的電 荷泵確定電容和氧化物厚度(EOT)。 非接觸C-V 針對低泄漏F-N隧穿中的電介質(zhì)的電介質(zhì)電荷和界面測量。· CMP,蝕刻和等離子體損傷監(jiān)測。 包括電荷注入的表面能級效應(yīng)。表1.與制造晶圓上IC相關(guān)的測試腿潛在的問題結(jié)果 可能的測試
17拋光的晶圓重金屬污染GOICV,頻率退火的晶圓表面粗糙度和COPGOICV,頻率Epi晶圓重金屬污染GOICV,頻率摻雜接近表面VTVt測試晶圓清洗重金屬污染GOI通路鏈移動離子污染可靠性高溫頻率測:擴散重金屬污染GOICV/VI離子污染可靠性大電流測試氧化物電荷VTCV摻雜劑/表面污染VTVt氧化物和界面性質(zhì)GOI多種等離子體蝕刻/灰化充電損傷G0I/VT多種離子污染可靠性多種輻射損傷GOI多種薄膜電介質(zhì)電容和K電容頻率/充電損傷VT多種氧化物電荷和小砂眼VT多種泄漏完整性多種離子注入注入濃度和輪廓VTCV, Fet重金屬污染GOI多種電子/等離子體漲溢VT多種高級電介質(zhì)電介質(zhì)電容， 等價氧化物厚度，CCV/速度EOT, KVTCVEOT電介質(zhì)泄漏泄漏V-I電介質(zhì)電荷VT多種等離子體電介質(zhì)電容，VT多種氮化物EOT, KEOT多種氧化物電介質(zhì)泄漏泄漏頻率電介質(zhì)電荷VT控制CV, Fet 表2.線路測試后端應(yīng)用潛在的問題結(jié)果可能的測試Cu CMPCu污染/GOICV勢壘完整性GOI高電壓低K電介質(zhì)電容K開關(guān)速度頻率/時間泄漏幵關(guān)速度頻率/時間等離子體損傷重金屬污染GOICV IV薄膜淀積移動離子污染可靠性多種蝕刻/灰化氧化物電荷VT多種這種方法和設(shè)備的關(guān)鍵益處是能夠在制造過程期間的一個或很多步驟之前和之 后測量一個或多個參數(shù)，從而確定在制造流水線前端和后端之間出現(xiàn)的任何差異。例 如，可以測試的特征包括金屬互連的完整性和電介質(zhì)的完整性。可以在電路塊，例如存 儲器、處理單元、邏輯元件和邏輯塊、電源裝置、環(huán)形振蕩器等上執(zhí)行功能測試。將參考圖Ia到30進一步描述一種用于晶圓上無線工藝監(jiān)測的設(shè)備和方法?？梢岳锰结樒骷?0和被測器件(DUT) 20實施無線PCM，如上所述，探針器 件和被測器件也被稱為測試電路。圖Ia中示出了探針10的頂級方框圖，探針10是DUT 和測試器之間的接口，具體而言，用于詢問DUT。圖Ia中還示出了對應(yīng)DUT 20的頂級 方框圖，例如晶圓、板、模塊、IC或多個項目中的DUT。探針10包括探針收發(fā)器12、 至少一個探針無線功率傳輸塊或發(fā)生電路14和通往測試器(未示出)的接口 18。要素 16a表示信號和測試結(jié)果，要素16b表示來自測試器的測試和控制信號。收發(fā)器12是往 返于DUT 20的無線測試信號的發(fā)射和接收處理器。DUT 20包括用于處理往返于測試器 接口 18的無線測試信號的DUT收發(fā)器22、包括接收并調(diào)節(jié)功率的功率控制電路元件的 至少一個DUT無線功率模塊24、要測試的多個測試器件或電子電路(未示出)以及參數(shù) 測量單元(PMU)形式的處理器28。顯然，可以將DUT 20用于測試單個電子電路或多個 電路。電子電路由襯底支撐，表示它們可以在襯底上整體形成為集成電路，它們可以獨 立被制造和安裝在襯底上，電路可以是用于在襯底上制造電子電路的兩種或任何其它已 知技術(shù)的組合。還將理解，處理器28還可以是源測量單元，或基于上文給出的論述的任 何其它設(shè)計。處理器28的作用是處理經(jīng)由探針10從測試器接收的指令，以利用與指令 對應(yīng)的詢問來詢問要測試的電子電路。處理器28之內(nèi)包括的功能將取決于用戶的喜好。 下文將更詳細地論述可能功能的范例。例如，處理器28優(yōu)選還從電子電路的詢問接收和 處理結(jié)果。使用一系列天線來發(fā)射各種無線信號，例如測試器接口 18上的測試信號天線 26a,其與DUT 20上的測試信號天線26c進行通信，以及功率發(fā)射機，其被繪示為測試器 接口 18上的功率天線26b，其與功率接收機或DUT 20上的功率天線26d進行通信。參考 圖lb，也可以如圖所示使用其它天線26a到261。功率調(diào)節(jié)器30調(diào)節(jié)到控制接口 32的功 率。AC/DC轉(zhuǎn)換器34在PMU28和控制接口 32之間轉(zhuǎn)換AC和DC信號。PMU 28依 次包括以下子塊至少一個電流測量儀器放大器；至少一個電壓測量儀器放大器；至少 一個毫微微安電流測量儀；至少一個強制電壓(force voltage)放大器(掃頻能力，由D/A控制)；開關(guān)組；用于量程選擇的集成電阻；以及用于CV測量的可變幅度振蕩器。AC/ DC轉(zhuǎn)換器34不限于經(jīng)典A/D，可以利用模擬到頻率或模擬到時間轉(zhuǎn)換技術(shù)以及數(shù)字到 頻率或數(shù)字到時間技術(shù)。針對處理器塊的實施參考圖2，另一個電路40用于測量IC的漏極電流與柵極電壓的關(guān)系特性。在本 范例中，處理器為PMU?？梢栽O(shè)置D/A的位數(shù)以在電壓強制放大器42的輸出中提供10 毫伏的增大?；谛枰獪y量的電流選擇量程選擇電阻器44。毫微微安電流測量儀46可 以用于在毫微微安量程中測量電流。可以使用諸如在Idd測試中使用的放大器的敏感電 流放大器48來在毫微安培和微安量程中測量電流。電流測量儀器放大器48可以在微安 和毫安量程內(nèi)測量電流。電壓強制放大器42前面的D/A轉(zhuǎn)換器34具有基準(zhǔn)裝置50。參考圖3，用于測量電阻值的另一實施例。可以設(shè)置D/A的位數(shù)以控制電流強 制放大器54的輸出。有DUT 20，例如被測量IC或晶圓之內(nèi)的子元件。電壓測量儀器 放大器56測量DUT上的電壓降。電流強制放大器54的輸出值和電壓測量放大器56的 輸出被傳遞到A/D轉(zhuǎn)換器34和控制單元32，以計算所測電阻的值。要素36是子電路或 子DUT，在這種情況下為電阻器，有很多類型可以在集成電路中實現(xiàn)。圖4示出了自動測試設(shè)備(ATE)測試器58的各部件、探針器件10和DUT 20之 間的通信方向。包括重置電路以在功率循環(huán)下從外部重置SMU或利用外部通信在命令下 進行重置。測試器58具有內(nèi)部包含的ATE電路156。探針10具有向DUT 20發(fā)射功率的 功率發(fā)射機150、發(fā)射控制通信電路152和接收測試結(jié)果/狀態(tài)通信電路154。DUT具有 用于功率傳輸和反饋的天線158。DUT 20還具有用于AD到DC轉(zhuǎn)換的整流電路160、保 護電路162、能量存儲器164、電壓或電流調(diào)節(jié)器166、用于功率控制的反饋電壓和/或電 流168、用于控制信號的接收機天線170、接收機電路172、用于控制邏輯的電路174、狀 態(tài)機或微控制、刺激電路176、刺激復(fù)用器178、用于發(fā)射測試結(jié)果的發(fā)射機天線180、 發(fā)射機電路182、將初始測量值轉(zhuǎn)換成已調(diào)節(jié)信號的V到F/T和I到F/T測量電路184、 可以包括要測試的子元件(例如電阻器、電容器和有源元件邏輯和存儲器件)的測試結(jié)構(gòu) 188，以及電源190。 由附圖標(biāo)記192表示DUT/IC/晶圓。圖5示出了晶圓上測量系統(tǒng)的部件間的關(guān)系。附圖標(biāo)記142是指晶圓外測試器， 而附圖標(biāo)記144是指晶圓上器件/元件/結(jié)構(gòu)。晶圓上SMU由附圖標(biāo)記148表示。一 個或多個晶圓外功率天線110與整流電路112進行通信。功率被功率調(diào)節(jié)電路114調(diào)節(jié)， 然后被發(fā)射以進行晶圓上功率分布，由箭頭146表示。一個或多個晶圓上信號/控制天線 126與調(diào)制/解調(diào)電路128進行通信，調(diào)制/解調(diào)電路128通過信號/控制調(diào)節(jié)電路130 與主/信號控制寄存器132進行通信。有A/D D/A命令寄存器134和A/D D/A控制寄 存器116。經(jīng)由D/A電路118和A/D電路136向和從晶圓上SMU發(fā)送信號。SMU 148 包括連接到SMU-DUT連接矩陣122的SMU驅(qū)動電路120、SMU感測電路138和連接矩 陣控制寄存器140。SMU 148連接到由124a、124b和124c表示的一個或多個DUT，以 發(fā)射測試查詢并接收響應(yīng)。圖6示出了晶圓上信號復(fù)用器開關(guān)60。要素20a、20b和20c表示要測試的特定 子元件或子DUT。要素200表示SMU資源，例如電壓、電流、開路、短路等。具體而 言，示出了 D/A轉(zhuǎn)換的200a、A/D轉(zhuǎn)換的200b、電壓基準(zhǔn)200c和地200d。附圖標(biāo)記202表示模擬開關(guān)，例如配置資源的開關(guān)Sln以及配置子元件或子DUT的開關(guān)S2n。為 開關(guān)Sl和S2加電以將各種資源200連接到被測器件20上的各個點。通過這種方式，可 以在測試器的控制下按照編程的方式進行測試，相繼優(yōu)化時間和測試器資源。在大部分配置中，都需要多個源和多次測量。因此，如圖7所示，有四線或 Kelvin測量以減小測量誤差的可能性是有用的。因此，在這種情況下，電壓源214和測 量電流和電壓的測量裝置212釋放電路中的線路損耗并實現(xiàn)更高精確度。諸如晶體管、 FET傳輸門等的開關(guān)216允許測試被檢查/測量的子元件要素36 (在這種情況下為電容 器)的配置。對于晶體管特征化測量，使用兩個具有電流測量和兩個電壓測量的電壓源 增加精確度。為了簡化電路，可以隨著時間復(fù)用這些測量以實現(xiàn)類似結(jié)果。此外，可以 使用4線測量來克服測量中的線路損耗并使得系統(tǒng)更加精確。在這種情況下，電壓測量 裝置212克服由于從電壓源214和電流測量212線路到被檢查元件36的IR降(由粗黑線 表示)導(dǎo)致的測量誤差。這被稱為Kelvin測量。在這種裝置中有利地利用其，因為在這 種無接觸測量方法中沒有因接觸電阻導(dǎo)致的IR降。圖8示出了圖6所示的晶圓上信號復(fù)用器開關(guān)60的A/D轉(zhuǎn)換器64的結(jié)構(gòu)以及 其作為時間函數(shù)66的運行。A/D轉(zhuǎn)換器64包括樣本電容器(samplecapacitor)92、存儲 器或被用作未知樣本電容器電壓的基準(zhǔn)電容器的比較電容器94。優(yōu)選地，電容器94的 電容比電容器92的大得多，從而可以使用電容器92的多個樣本來提高分辨率。還有一 系列開關(guān)96A、96B、96C、具有未知電壓Vl的輸入電壓供應(yīng)器98、以及具有基準(zhǔn)電壓 供應(yīng)器102的放大器/緩沖器100，以便可控地提供A/D輸出比較器電壓104，該電壓優(yōu) 選為定時信號。輸入電壓供應(yīng)器98的數(shù)字值將相當(dāng)于對電容器94進行比較和放電的次 數(shù)。在圖示的實施例中，使用電路的簡單小集合來執(zhí)行電壓到數(shù)字定時轉(zhuǎn)換。連同輸出 比較器電壓102—起圖解示出開關(guān)96A、96B和96C的時基運行66。盡管圖中作為范例 示出了模擬電壓轉(zhuǎn)換，但將認(rèn)識到，也可以有模擬電流轉(zhuǎn)換以及模擬電阻、電荷和其它 基本電氣特性。利用幾種方法在晶圓外傳遞晶圓上A/D情報。一種方法是將轉(zhuǎn)換時間 變成代表性的RF信號，該RF信號的時間與輸入模擬信號成正比。這樣做的一種非常低 功率的方法是在轉(zhuǎn)換開始時發(fā)送脈沖，一旦轉(zhuǎn)換結(jié)束，就發(fā)送第二個脈沖。這兩個事件 之間的時間差表示模擬電壓或電流。在一些情況下，如果ATE正在控制轉(zhuǎn)換的開始，可 以忽略第一個脈沖，ATE的定時加上轉(zhuǎn)換結(jié)束定時表示模擬電壓、電流或電荷。參考圖9，使用晶圓上電壓到時間、或A到t轉(zhuǎn)換器系統(tǒng)70來產(chǎn)生基于時間的 RF信號。RF通信時間和RF通信之間的時間的長度中的至少一個正比于模擬電壓，如信 號_時間曲線72所示。晶圓上A到t轉(zhuǎn)換器70包括地連接74、晶圓上未知子元件或子 DUT電壓、A/D轉(zhuǎn)換器64、源自A/D轉(zhuǎn)換和天線78的RF調(diào)制器76、或用于向測試器 返回信號的DUT發(fā)射天線。輸入電壓由Vl表示，比較器輸出由V3表示。使用晶圓上 A/D輸出產(chǎn)生基于時間的RF信號。RF通信的時間長度或RF通信之間的時間長度與模 擬電壓成正比。由附圖標(biāo)記72總體表示示出了定時信號輸出的事件序列曲線。參考圖10，晶圓上D/A轉(zhuǎn)換器80包括樣本電容器82、存儲電容器94、一系列 開關(guān)86A、86B、86C、基準(zhǔn)電壓供應(yīng)器88、和放大器/緩沖器90，以便可控地提供D/A 輸出電壓92。連同輸出電壓92—起圖解示出了開關(guān)86A、86B和86C的時基操作。由 附圖標(biāo)記80a總地表示的曲線是時間序列，示出了為了實現(xiàn)測試器序列控制的模擬輸出的
21開關(guān)狀態(tài)?？梢允褂帽窘虒?dǎo)來測試各種晶圓上DUT，在圖Ila到Ilc中示出了一些范例。各 種結(jié)構(gòu)包括，但不限于由金屬或半導(dǎo)體及其結(jié)制造的電容器；金屬或多晶硅電阻器； 電感器；諸如晶體管、FET和二極管的有源元件；以及形成復(fù)雜DUT的元件集合體，復(fù) 雜DUT例如是環(huán)形振蕩器、I/O基元結(jié)構(gòu)、處理單元、存儲器結(jié)構(gòu)和器件、簡單門和復(fù) 雜門。根據(jù)需要連接源和測量單元以執(zhí)行一次或多次測試。在一個范例中，將把電阻器 連接到源斜坡電壓和測量電流的裝置。在另一個范例中，將把FET或有源電路連接到源 電壓和用于測量電流和電壓之一或兩者的測量裝置。在另一個范例中，可以將電容器連 接到源斜坡電壓和測量電流。在這些范例的每個中，有測量裝置212以及一個或多個源 214。參考圖11a，元件212a代表V的強制源，在這種情況下，測量電容性結(jié)構(gòu)210的 I的量度。參考圖11b，要素212b示出了 V的強制和V的第二強制源，以測量FET 218 的I。參考圖11c，要素212c示出了電容器C上的V強制源，以測量第二 V強制下瞬態(tài) 復(fù)雜DUT 220的電流。圖12示出了要測試的多管芯板/SiP/MCM模塊。該圖示出了可以將本教導(dǎo)用于 多芯片模塊(MCM)，這是IC集成和封裝的另一種形式。圖12的要素包括IC封裝220、 球形鍵合222、系統(tǒng)級板224和板互連226。稍后的例示將展示可以如何測試這種結(jié)構(gòu)。圖13示出了結(jié)合焊盤位置上或焊盤位置內(nèi)部的IC上可用的管芯測試位置。該 圖示出了晶圓上可用于測試結(jié)構(gòu)的各種位置。圖13的要素包括正常焊盤框架230、結(jié)合 焊盤232、無線I/O探針頭234、天線(e) 236和無線I/O焊盤框架238。圖14示出了能夠用于晶圓或SiP上同時測試多個DUT的多頭探針頭。該圖示 出了多個測試頭的概念，通過本教導(dǎo)實現(xiàn)的并行測試獲得改善的經(jīng)濟性。圖14的要素包 括結(jié)合焊盤232天線(e)236，以及DUT底部和無線I/O探針頭240的切開視圖。圖15示出了管芯劃線干線(highway)以及出現(xiàn)于管芯和劃線區(qū)域內(nèi)外的可能測 試位置。本圖詳細繪示了晶圓上可用的測試區(qū)域。圖15的要素包括晶圓中存在的垂直 劃線切割線250和水平劃線切割線252，在切割時被切開。可以將這些要素用于測試結(jié)構(gòu) 或DUT控制。管芯上還有能被用作測試DUT的一部分或通往測試電路的連接的焊盤位 置254、能夠用于DUT區(qū)域的焊盤環(huán)區(qū)域256以及能用于DUT或結(jié)構(gòu)或用作IC的管芯 核心區(qū)域258。圖16示出了多管芯封裝內(nèi)測試，示出了能夠用于封裝測試或晶圓切割后的進一 步測試的方法和設(shè)備，包括含有多個元件和多個級的封裝。注意，可以利用使用正常觸 點供應(yīng)到IC/器件功率管腳，例如要素274的功率執(zhí)行無線測試。圖16的要素包括球形 鍵合222、襯底260、數(shù)字或混合模式IC 262、無線元件264、通信元件266填料268以及 模擬/RF元件272。注意，這是這里的教導(dǎo)的實施例，在實踐中，IC/封裝可以具有比 最終產(chǎn)品規(guī)定的更多或更少的元件。它可以是全數(shù)字或模擬的，這不限制工藝和設(shè)備的 有用性，但事實上展示了很寬的適用性。圖17示出了堆疊管芯到管芯測試，示出了該方法和設(shè)備如何能夠在最終包封和 封裝之前用于測試堆疊管芯。圖17的要素包括球形鍵合、芯片到芯片、管芯到管芯間隔 體或互連222、探針280、探針頭282、無線測試和控制信號284、頂部堆疊管芯286、中 間/底部堆疊管芯288和底部管芯290，或者對于MCM或SIP而言的襯底。
圖20a示出了單頭晶圓測試，示出了在表征晶圓的單個測試部位進行測試?？?以將這用于在晶圓級上進行測試。還可以將此用于襯底包含晶圓上諸如SIP的多個分立 元件的情況。圖20a的要素包括探針280、探針頭282、IC測試部位296和晶圓298。圖20b示出了雙頭晶圓測試，示出了在多個部位上測試。圖20b的要素包括探 針280、探針頭282a和282b、IC測試部位296和晶圓298。圖20c示出了多頭晶圓測試配置，其不限于4個部位，而是實際能夠符合機械極 限的數(shù)量。因為無線測試方法和設(shè)備使用較少的物理接觸探針(在完全無線的情況下少 到零個)，所以可以執(zhí)行大規(guī)模的并行測試。圖20c的要素包括探針280、探針頭282a、 282b、282c、283d 和晶圓 298。圖21a示出了管芯和跨管芯測試結(jié)構(gòu)和元件，示出了如何可以通過通往測試電路 外部的其它區(qū)域的互連跨管芯進行測試。這幅圖示出了可以使TC和IC分離，且可以實 現(xiàn)部位之間的通信，同時針對每者維持分離的功能和物理設(shè)計。附圖通過要素302a示出 了測試電路測試自身。該圖通過要素302b和304示出了測試單元能夠測試多個IC。圖 21的要素包括IC或IC測試部位296、TC (測試控制或測試部位)300、內(nèi)部測試部位通 信302a以及測試IC到遠程IC的通信302b。圖21b示出了相鄰管芯測試，示出了在與測試部位相鄰的管芯上執(zhí)行的測試。 圖21b的要素包括IC測試部位296、TC測試部位300、IC到TC通信302b以及TC到IC 通信304。圖22示出了晶圓管芯測試，逐個晶圓示出了測試電路部位以及IC部位。這同 樣可以是被組裝為多芯片襯底的襯底，稍后將襯底切割成每個封裝包含多個管芯。圖22 的要素包括IC測試部位296、晶圓298和TC測試部位300。圖23示出了在晶圓上各位置的晶圓測試部位位置。圖23包括晶圓298和TC測 試部位300。圖24示出了用于多部位晶圓測試的測試部位和IC位置。圖24包括IC測試部 位296、晶圓298和TC測試部位300。圖25示出了用于包括在DUT中的簡單HF (高頻)采樣不足測試電路，以利用 低速控制實現(xiàn)高速測試。這是重要的，因為在很多應(yīng)用中，芯片上信令比芯片外信令更 快。這種方法允許測試以低速接口表征非常高速的芯片上信號。圖25的電路可以用于僅利用低速信號來解析DUT上極其細節(jié)的或非常高速的模 擬信號。圖25包括取樣時鐘310、DUT信號312、恰以DUT信號速率之外的頻率掃描 的納秒脈沖314、輸出316，輸出316是表示HF DUT信號的不足取樣的慢信號。圖26示出了如何可以將DUT電路上諸如圖25所示的窄帶快速采樣電路用于利 用低速信號表征高頻信號。圖26包括低速取樣時鐘310、低速輸出信號316、IC DUT內(nèi) 部的或DUT產(chǎn)生的高頻(HF)信號318。圖27示出了制造和測試工藝流程。圖27包括用于測試放置320、管芯放置 322、測試324、組裝326、修理328、成功結(jié)果330和失敗結(jié)果332的步驟?？梢宰⒁?到，這里描述的設(shè)備和方法允許在工藝流程之內(nèi)插入測試，這與業(yè)內(nèi)使用的當(dāng)前方法相 反，當(dāng)前的方法在制造過程結(jié)束時進行測試。圖28示出了典型的芯片制造工藝，示出了多個淀積光刻和蝕刻步驟。當(dāng)前的教導(dǎo)允許在本過程中插入測試，因為可以通過無線方式或減少探針接觸的方式來執(zhí)行測 試。當(dāng)前的技術(shù)不允許插入測試或需要通過提取半成品來進行測試，因為污染和時間流 問題在測試之后丟棄半成品。圖28包括以下步驟蝕刻/剝離340、清洗342、淀積 344、CVD 344a、PVD 344b、氧化和擴散344c、RTP 344d、金屬電鍍344e、化學(xué)機械拋 光(CMP) 346、光刻348、跟蹤348a和步進器348b。表1中包含與該過程相關(guān)的步驟和測試的說明。注意，在IC制造過程中通常將 循環(huán)重復(fù)很多次(25+)和更多，顯示出對這里所述方法和器件的巨大經(jīng)濟需要。當(dāng)前的 教導(dǎo)允許測試在制造過程中生成的器件以及制造過程自身。范例是在346 CMP之后測試 開路或短路。這將測試制造過程。另一個范例是在346 CMP之后測試，該CMP針對諸 如晶體管和邏輯的有源元件以及通過組344和346產(chǎn)生的連接實現(xiàn)的其功能。測試排序。應(yīng)當(dāng)指出，可以在晶圓上以及在測試頭或無接觸探針上并行實施這里所示的裝 置和結(jié)構(gòu)。結(jié)果，利用本教導(dǎo)，能夠同時在晶圓上執(zhí)行幾項測試。根據(jù)所需的測試和系 統(tǒng)的數(shù)據(jù)處理能力，能夠并行執(zhí)行的測試次數(shù)會太多。為了解決這個問題，可以使用測 試的排序，其中，開始測試，將串行、并行執(zhí)行，或并行執(zhí)行一系列測試。因為測試結(jié)構(gòu)可能在晶圓上是獨立的，并行執(zhí)行的測試可能是同時或在不同時 間執(zhí)行的不同測試，從而允許通過測試的優(yōu)先化來優(yōu)化測試，以優(yōu)化測試器資源的使 用，同時使測試時間最小化。例如，可以執(zhí)行快速測試以覆蓋整個晶圓，如果發(fā)現(xiàn)了感 興趣的結(jié)果，接下來可以執(zhí)行更細化的測試。還可以將本方法用于對IC或晶圓的各部分 分級。例如，可以執(zhí)行第一測試，其確定IC或晶圓部分的速度。然后可以更詳細地執(zhí) 行同一測試，以對DUT IC或晶圓部分分級。在表3中示出了測試序列的一個范例。在這里所述的所有情況下，優(yōu)選實施例是RF無接觸耦合。雖然如此，不應(yīng)將描 述視為限制性，因為也可以實施信號和功率的光學(xué)或其它源。此外，利用各種啟動配置自測和測試序列通過ATE控制測試頭。表3。測試排序的范例1.激勵晶圓外測試頭RF信號以對晶圓上DUT電源部分加電。2.這將對晶圓上功率整流加電。3.晶圓上裝置的電源部分向測試器發(fā)回功率健康信號。這可以是電壓測量或頻 率或脈沖的形式，以表明功率是良好的。4.可以在這一點上按照x-y-z樣式移動測試頭以定位和最大化傳輸?shù)骄A的功 率?？梢詫ⅰ肮β柿己谩毙盘栍米鞣答佉宰畲蠡A上功率。這也將被測晶圓與測試 頭對齊。也可以利用光學(xué)法這樣做，將晶圓上結(jié)構(gòu)與測試器頭對齊?？梢酝ㄟ^開環(huán)或閉 環(huán)樣式執(zhí)行這一操作。開環(huán)用于具有精確控制的設(shè)備，閉環(huán)用于最大精確度。5.此時返回的功率健康信號可以用作晶圓上壞的或好的器件或部分的指示。可 以在數(shù)據(jù)庫中指明這些并用于確定后續(xù)測試。6.現(xiàn)在可以沿ζ或分離方向移動測試頭，此時，可以監(jiān)測功率健康信號以推斷 DUT的參數(shù)。例如，弱的功率信號可以表示在弱功率整流或弱RF耦合時可能明顯的處 理或金屬化問題。7.—旦功率健康良好，下一步就是確認(rèn)DUT通信部分的操作。通過選擇由測試頭發(fā)送的信號的簡單回送(loopback)來執(zhí)行這一操作。可以在加電之后以默認(rèn)方式執(zhí)行 這一操作或作為來自測試頭的設(shè)置命令來執(zhí)行。8.由測試頭檢查接收的回送信號的信號強度和完整性。這里，良好的信號電平 表示晶圓上成功的功能和構(gòu)造。9.此時，DUT可以進入自定義序列，以測試SMU的各部分或DUT的模擬部
分。這也可以由測試頭控制。通過這種方式，可以使用晶圓上測試單元的各部分的自我 /指導(dǎo)測試來確定正確操作。10.可以測試一系列內(nèi)部結(jié)構(gòu)，例如電壓基準(zhǔn)、比例電阻器、電容器。可以使用 這些測試的結(jié)果提供基線，可以相對于基線測量其它測試結(jié)構(gòu)。11.執(zhí)行一系列測試以測試SMU的模擬到數(shù)字或模擬到時間間隔部分。這也是 由SMU的數(shù)字到模擬或數(shù)字到時間間隔部分執(zhí)行的。執(zhí)行模擬或測試回送，其中測試頭 控制源并讀取對同一部分的測量。通過這種方式，對完整的SMU操作測試功能性以及精確度。12.—旦執(zhí)行這些操作，然后測試頭測試測試結(jié)構(gòu)復(fù)用器，該復(fù)用器被配置成已 知結(jié)構(gòu)，例如經(jīng)由鏈條等的開路短路等。13.測試頭現(xiàn)在準(zhǔn)備好控制源測量單元以及測試復(fù)用器。測試頭配置測試復(fù)用器 以與SMU協(xié)調(diào)地復(fù)用各種測試結(jié)構(gòu)(Rs Cs Ls晶體管、SSI、MSI)。14.將測試結(jié)果發(fā)回用于晶圓上各種結(jié)構(gòu)的測試頭。15.然后由線路處理單元上或外的ATE或其它裝置和控制系統(tǒng)對測試結(jié)果進行匯 編和參數(shù)化。注意，可以在制造晶圓期間的一個或多個階段執(zhí)行表3中所示序列中執(zhí)行的測 試?？梢葬槍Ω信d趣的過程調(diào)節(jié)特定測試。例如，測試的第一部分可能與晶體管功能相 關(guān)。在過程的后期，可能更關(guān)注金屬連接和驅(qū)動能力。由于其對幾種工作模式具有靈活 性，所以當(dāng)前的教導(dǎo)能夠在這些和其它情形中進行測試。為了例示這些能力，現(xiàn)在將提 供使用這里教導(dǎo)的范例。本教導(dǎo)包括應(yīng)用內(nèi)部和外部知識以通過無接觸或無線方式提供精確的晶圓上測 量的概念。內(nèi)部基準(zhǔn)可以包括現(xiàn)有技術(shù)中已知的電壓帶隙基準(zhǔn)，以及增強的基準(zhǔn)，其中使 用外部刺激來提供基準(zhǔn)。這種基準(zhǔn)的范例是由RF模塊供應(yīng)給DUT晶圓的電流?？梢允?用這個電流流經(jīng)晶圓上電阻器以產(chǎn)生電壓基準(zhǔn)。嚴(yán)格地說，由于半導(dǎo)體制造中固有的工 藝變化，電壓具有不確定性。通過參考半導(dǎo)體器件的物理特性可以改善電壓的精確度， 該物理特性例如是帶隙基準(zhǔn)，如果溫度已知，帶隙基準(zhǔn)是相當(dāng)精確的。由于溫度是通 用晶圓卡盤傳感器已知的，所以可以使用帶隙來確定看到的電壓并從而確定所施加的電 流。如果以受控方式從外部驅(qū)動電流使其值變?yōu)閮杀叮敲措娏鲗⒓颖?，盡管晶圓上初 始基準(zhǔn)相對不精確，也可以使用電流差異來對晶圓上資源進行校準(zhǔn)或標(biāo)準(zhǔn)化。假設(shè)可以 通過剛剛給出的范例之外的多種方式來執(zhí)行外部參考以改善精確度。以下是實現(xiàn)類似結(jié) 果的其它方法，但使用光學(xué)基準(zhǔn)電路元件來參考詢問結(jié)果。范例1可以利用可變波長光源實施精確測量以找到硅光伏晶圓上傳感器的能帶邊緣。
25Ev = hv能帶邊緣將出現(xiàn)在光的特定波長處，該特定波長將對應(yīng)于特定能量。該特定能 量將表現(xiàn)為開啟閾值，其將在按頻率掃頻激光時指出特定電壓?？梢允褂霉庾赢a(chǎn)生的電 壓或電流作為外部基準(zhǔn)來校準(zhǔn)或引導(dǎo)或考慮任何為晶圓上源測量單元和系統(tǒng)帶來無先例 的精確度的晶圓上電壓基準(zhǔn)。范例2可以使用可變強度光源使流經(jīng)未知電阻器的所探測光生電流的電流加倍。電壓 的變化將反映電阻值。然后，在電阻加倍時，電流被減半。通過這種方式，可以使用外 部刺激來提供與范例1類似的益處。范例3反向偏置使用的光電二極管產(chǎn)生可變電阻器，可以由入射到其上的光量直接控 制可變電阻器。反向偏置的二極管在幾個數(shù)量級上具有線性特性，這允許在已知V降 上生成R，以生成已知的電流?？梢詫⑦@用于橋式電路中以匹配未知電阻器兩端的電壓 降。對應(yīng)的光強產(chǎn)生了匹配未知電阻器的電阻器。然后連接到已知電壓并測量電流。范例3a使用晶圓上的光有源元件來產(chǎn)生光子或其它電光效應(yīng)。光有源元件由晶圓上電 路控制。測試單元向DUT提供命令信號以向測試單元供應(yīng)控制信號。使用斜變來控制 光有源元件。由于光有源元件的性質(zhì)是由量子力學(xué)(QM)效應(yīng)控制的，其將具有清晰定 義的開始工作的能量或電壓電平。這點的范例是光發(fā)射，光發(fā)射受半導(dǎo)體器件中量子效 應(yīng)的精確控制。僅在特定電壓電平發(fā)射光子。在測試器裝置探測到從DUT進入的光子 能量時，測試器告知DUT已經(jīng)到達基準(zhǔn)電壓。另一種方法是測試器簡單記住發(fā)生這種現(xiàn) 象的斜變點，并稍后將這種信息用于所有后繼DUT測量的相關(guān)和校準(zhǔn)。例如，如果斜變 是該方式的25%且QM效應(yīng)在這一點，則QM電壓是事先已知精確的值，例如.5伏。從 這一點開始，測試器將知道需要將測試結(jié)果縮放到.5V = 25%的尺度或?qū)τ谌妷盒弊?的2伏。通過這種方式，可以將板上斜變校準(zhǔn)到相當(dāng)于精確電壓電平的已知量子能級。 通過這種方式，可以將DUT電壓的相對不精確校準(zhǔn)到非常精確的水平。然后可以使用這 一知識來校準(zhǔn)DUT SMU上的電壓、電流、電容、電阻。在量子效應(yīng)的產(chǎn)生和探測都是 在DUT自身上執(zhí)行的情況下也可以無需測試器的介入執(zhí)行這一操作。這是自校準(zhǔn)的一種 形式。這未必針對所有應(yīng)用，但確實例示了這里的教導(dǎo)的能力。圖29a和29b示出了電 壓斜變以及QM發(fā)射閾值操作的范例。圖29a表示光或QM校準(zhǔn)系統(tǒng)350，圖29b表示 斜變電壓352。在每幅圖中，都有對應(yīng)的量子發(fā)射部分354和對應(yīng)的能量探測部分356。 參考圖29a，經(jīng)由緩沖器362向光子能量發(fā)射器(例如IR 二極管)364施加斜變電壓(或 電流)360。發(fā)射特定能量的光子366并由探測器368探測。使用緩沖器370放大信號并 由電平探測器372探測電平。參考圖29b，示出了電壓斜變360的波形374。與斜變電 壓360重合的所得輸出探測378提供了校準(zhǔn)電平。注意，在一種實施方式中，354可以在 測試器中，在另一種實施方式中，可以將其連同356探測電路集成到DUT晶圓中。使用 上述電路使得能夠在DUT晶圓上產(chǎn)生基于物理的基準(zhǔn)。光子的產(chǎn)生可以在DUT外部， 即，從測試器產(chǎn)生，或可以利用現(xiàn)有技術(shù)中已知的幾種光子產(chǎn)生技術(shù)之一在DUT自身上 產(chǎn)生。范例3b
26
可以對發(fā)射使用QM效應(yīng)，例如，借助于光發(fā)射裝置上的電壓斜變范例進行基 準(zhǔn)校準(zhǔn)的帶隙閾值光發(fā)射裝置。不過，也可以將它們用于探測，例如光探測帶隙裝置。 可以通過向探測器增加斜變電壓在探測側(cè)使用QM參考。一旦將斜變電壓升高到特定閾 值，探測器將探測到QM效應(yīng)產(chǎn)生的光子。假定光子的內(nèi)部或外部源，然后可以使用這 一探測校準(zhǔn)探測器側(cè)的斜變。在這里的教導(dǎo)方面，將校準(zhǔn)描述為電壓，但并非意在限于 電壓，可以利用電流進行校準(zhǔn)。類似地，QM效應(yīng)可以產(chǎn)生或探測電流。圖30a和30b 示出了利用QM探測器進行的探測裝置閾值的斜變操作。參考圖30a，示出了系統(tǒng)380， 其包括源和具有恒定光子發(fā)射的探測器，圖30b表示斜變電壓382。在每幅圖中，都有 對應(yīng)的QM光子發(fā)射子系統(tǒng)384以及可斜變的光子探測子系統(tǒng)386，QM光子發(fā)射子系統(tǒng) 384可以在測試器或DUT中。參考圖30a，有通往光子發(fā)射器392的電源390，光子發(fā)射 器392例如是在特定能量下發(fā)射光子394的IR 二極管。光子探測器396探測光子，緩沖 器398用于為電平靈敏探測器400放大所探測的光子。探測器偏壓斜變輸入402連接到 緩沖器404，緩沖器404饋送到探測元件396。參考圖30b，線410表示斜變406和閾值 408之間的重合以給出校準(zhǔn)電平。范例 4利用多變量分析，能夠找到過程漂移或公差參考或測試結(jié)構(gòu)。這是這樣一種方 法，其中，將各種元件、電阻器、電流、電壓等的多個不確定性彼此比較，以會聚到測 量標(biāo)準(zhǔn)上。范例 5可以使用串行程序設(shè)計來選擇要由外部通信模塊(包括光學(xué)和RF通信)測試的 刺激電壓和測試結(jié)構(gòu)。范例6可以使用電壓的基準(zhǔn)并生成校準(zhǔn)電容器。可以通過幾種方式從制造的電容減去 邊緣電容來生成校準(zhǔn)電容器。一種方法是使用兩個電容器，一個具有另一個周長的兩 倍，并使用減法來計算周長或邊緣電容。然后從假定的電容減去這個邊緣電容。可以使 用AC方法對邊緣電容進行參數(shù)化，然后減去它。范例 7可以使用外部精確定時來生成已知的時間間隔和縮放的校準(zhǔn)電容器，C = e*A/ d(電容=介電常數(shù)乘以面積除以距離)取樣器以俘獲已知量的電荷C*V = Q(電荷=電 容乘以電壓)。使用具有電壓基準(zhǔn)的定時來測量電流，已知Q = I*t(電荷=電流乘以時 間)或I = dQ/dt(電流=電荷除以時間的變化)=C*dv/dt(電流=電容乘以電壓除以時 間的變化)。然后使用電壓和現(xiàn)在(隨時間變化的)已知的電流來測量未知電阻，R = E/I(電阻=電壓除以電流)。使用現(xiàn)在已知的電阻作為當(dāng)前的測量感測電阻器，借助I =E/R。Vref是已知的。假設(shè)從以下知道C : a)由C支配或由C微分支配的環(huán)形振蕩 器，以及b)已知的制造幾何結(jié)構(gòu)。給定C+邊緣和C+2邊緣，然后將它們充電到已知電壓。然后，依次(1)撤 除電壓；(2)交叉連接兩個電容器，向后的C+f和向前的C+2f; (3)測量剩余電壓將給出 f作為與C的比例；(4)可以從所有C測量按比例減去邊緣值；(5)使用未知電流源將已 知電容器C充電已知時間；以及(6)i = C*dV/dT，給定已知的VT和C計算I。使用I作為電流源以得到感測電阻器值。使用r = V/I計算未知的電阻器r變?yōu)镽，將這用作感 測電阻器。用于過稈控制監(jiān)測的無線通信以上論述涉及相對于通常的電子電路實施教導(dǎo)。作為實施范例，現(xiàn)在將給出用 于在處理期間無線詢問電子部件的方法和設(shè)備的論述。首先將給出一般無線測試中涉及 的原理的論述，然后將給出與過程控制監(jiān)測相關(guān)的考慮。論述測試通路端口的概念，其 涉及無線通信的具體實施。盡管以上論述中的術(shù)語DUT包括測試部件，下文的描述使用 該術(shù)語特定地指代被測電子電路，以便更多強調(diào)測試通路端口的設(shè)計。該設(shè)備由具有接 口的主體構(gòu)成，該接口用于詢問裝置，以在可靠執(zhí)行電子部件的多次分立詢問而無需詢 問裝置物理接觸電子部件時用作管道。與本方法和設(shè)備一起提出的方法提供了一種耐用的接口，可以將該接口詢問可 能需要的次數(shù)以完成一系列分立測試協(xié)議。這種詢問可以通過無線探查、物理探查或兩 者都涉及的混合方式。早先獲得專利的探查方法包括如美國專利6,885,202描述的無線方 法以及如美國專利7,109,730所述的混合式方法。如下文將進一步所述，有若干可以將關(guān) 于該方法和設(shè)備的教導(dǎo)投入實踐的方式。無線方法涉及使用兩個核心部件，優(yōu)選是并入單一主體中的兩個核心部件無 線通信塊(WCB)和裝置接入端口(DAP)或測試接入端口(TAP)。由于TAP是更一般的 DAP的特例，顯然在附圖中和以下描述中可以可互換地使用兩個術(shù)語。WCB被用作與諸 如探針的詢問裝置無線通信的接口。DAP或TAP用于直接與電子部件(被測器件-DUT) 通信或測試電子部件。接觸方法涉及使用接觸焊盤和探針，接觸焊盤作為電子部件(DUT)上與其上的 集成電路進行電子通信的接口，探針與自動測試設(shè)備(ATE)進行電子通信?？梢詫⒄麄€ 系統(tǒng)稱為系統(tǒng)接入端口(SAP)，在圖31到53中總體示出了它。在為SAP 600的無線部件使用不同實施例時，一般可以考慮兩種通信方法。第 一種是“映射”的概念，對此而言，如圖40所示，針對一個裝置接入端口(DAP)512可 能有一個發(fā)射機516和/或一個接收機522，其中WCB510表示發(fā)射機516和接收機522， 如圖41所示的用于多個DAP 512的一個發(fā)射機516和/或一個接收機522，如圖42所示 的用于一個DAP 512的多個發(fā)射機516和/或多個接收機522，或如圖43所示用于多個 DAP 512的多個發(fā)射機516和/或接收器522。這四種變化分別被稱為i) 一對一映射ii) 一對多映射iii)多對一映射iv)多對多映射第二個概念是放置和分離的概念。盡管在發(fā)射機516和/或接收機522和DAP 512之間可以有任何種類的映射，但它們可以位于很多不同位置。六種這樣的范例是i)同一芯片上的發(fā)射機516和/或接收機522和DAP 512ii)分立芯片上的發(fā)射機516和/或接收機522和DAP 512，但兩者都安裝在同一 半導(dǎo)體襯底上iii)同一半導(dǎo)體襯底上的發(fā)射機516和/或接收機522和DAP 512
iv) 一個半導(dǎo)體襯底上的發(fā)射機516和/或接收機522，另一個半導(dǎo)體襯底上的 DAP 512,以及同一封裝之內(nèi)的半導(dǎo)體襯底之間的通信ν)同一襯底上的發(fā)射機516和/或接收機522和DAP 512vi) —個襯底上的發(fā)射機516和/或接收機522，另一個襯底上的DAP512，以及 襯底之間的通信將認(rèn)識到，可以利用映射和放置以及分離之一或兩者修改以下實施例的描述。 此外，可以將這些概念應(yīng)用于無線通信塊(WCB) 510和DAP 512之內(nèi)的幾乎每個部件、 其接口以及WCB/DAP自身。參考圖31到50，無線測試的主要部件是在下文中將稱為無線測試接入端口 (WTAP) 518的主體的部分，將首先描述它。然后將描述一些可能實施例和例示性應(yīng)用。 在這些描述之后將參考圖51到53描述系統(tǒng)接入端口(SAP)600。無線測試接入端口的部件無線通信塊(WCB) 510用于向/從測試探針無線發(fā)射和接收數(shù)據(jù)。盡管下述實 施例是測試設(shè)備，顯然該設(shè)備用于詢問系統(tǒng)級封裝中的部件，包括用于測試之外目的的 通信。將參考圖59到61描述測試探針。用于在物理層進行無線通信的技術(shù)涉及近場 (電容性，電感性)耦合或遠場(輻射)耦合。也可以使用光或磁耦合。參考圖49，WCB 510包括向測試探針發(fā)送數(shù)據(jù)的發(fā)射(Tx) 516電路、從測試探 針接收數(shù)據(jù)的接收機(Rx)522電路以及用于跨間隙(例如，電感線圈、形成電容器的板、 天線等)無線發(fā)射數(shù)據(jù)的結(jié)構(gòu)546。也可以將Tx/Rx電路組合成執(zhí)行兩項任務(wù)的單個電 路524。可以將WCB 510設(shè)計成與測試探針無線通信。而且，參考圖40到43，它利用 DC耦合(無線互連)與一個或多個TAP 512進行通信。參考圖34，測試接入端口(TAP)512是用于控制DUT 20上的測試過程的電 路。向TAP 512發(fā)出諸如指令或數(shù)據(jù)的信息，TAP 512將信息轉(zhuǎn)換成被發(fā)送到被測器件 (DUT) 20的控制信號和測試矢量。TAP 512從DUT 20接收輸出信號，可以處理這些信 號并利用WCB 510經(jīng)由無線通信發(fā)回測試探針526。TAP 512包括Tx和Rx電路(未示 出)以與WCB 510進行通信。它還包括邏輯結(jié)構(gòu)，例如邏輯控制器528，其將輸入的指 令和數(shù)據(jù)轉(zhuǎn)換成控制信號和可以施加到DUT 20的數(shù)據(jù)。TAP 512可以包括用于偽隨機產(chǎn)生指令和數(shù)據(jù)的電路?？梢詫崿F(xiàn)這一功能的一 種電路是線性反饋移位寄存器(LFSR) 530，如圖35所示。參考圖38，TAP 512可以包 括存儲電路532、534、536，以存儲可用于測試DUT 20的預(yù)定義指令和數(shù)據(jù)。類似地， TAP 512可以包括用于校驗DUT 20的輸出的電路。參考圖36，這樣的電路包括匹配到 輸入LFSR 530的LFSR 530、存儲與具體輸入對應(yīng)的預(yù)期輸出的存儲電路532、534、536 以及將DUT 20的輸出與預(yù)期輸出比較的比較器538。還參考圖39，TAP512可以包括模 擬到數(shù)字(A/D) 540和數(shù)字到模擬(D/A)542轉(zhuǎn)換器，用于測試模擬和混合信號電路。參考圖31a和40，TAP 512利用直接連接(線路互連)與WCB 510和DUT 20 進行通信。而且，它可以利用無線互連與一個或多個DUT 20進行通信。圖31a示出了具有無線發(fā)射機/接收機20和TAP 512的無線測試接入端口 (WTAP) 518的方框圖。WTAP 518自身不包括探針或被測器件(DUT) 20，但與它們中的 每個接口連接。這種設(shè)計包括與外部接收機550和發(fā)射機548進行通信的WTAP 518上的發(fā)射機516和接收器522。圖31b示出了具有WTAP 518上的接收機522的替代WTAP 518的方框圖。圖31c是具有發(fā)射機516的另一 WTAP 518的方框圖?，F(xiàn)在將參考圖32和33描述無線通信塊WCB)的內(nèi)部。圖32示出了具有發(fā)射 機516、接收機522或雙向發(fā)射機-接收機524的WCB 510的方框圖。發(fā)射機516向測 試探針(未示出)發(fā)送數(shù)據(jù)，接收機522從測試探針(未示出)接收數(shù)據(jù)，發(fā)射機_接收 機524兩個操作都進行。圖33示出了更復(fù)雜WCB 510的方框圖，其具有多個發(fā)射機516、接收機522或 雙向發(fā)射機-接收機524，它們可以是任意量或組合?，F(xiàn)在將參考圖34到39描述TAP的內(nèi)部。圖34示出了 TAP 512的簡單設(shè)計， 包括邏輯控制器528，邏輯控制器從WCB 510接收指令和數(shù)據(jù)信號并向DUT 20施加 對應(yīng)的控制和數(shù)據(jù)信號。圖35示出了更復(fù)雜的TAP 512，其包括線性反饋移位寄存器 (LFSR) 530，用于隨機產(chǎn)生指令/數(shù)據(jù)。圖36示出了更復(fù)雜的TAP 512，其能夠檢查來 自DUT自身的輸出，而不是將來自DUT 20的原始輸出發(fā)回測試探針526。在這種情況 下，使用輸入LFSR 530隨機產(chǎn)生可以施加到DUT 20的指令/數(shù)據(jù)。DUT 20的輸出由 TAP 512接收并然后檢查其是否正確。這是通過處理輸出，然后與匹配到輸入LFSR 530 的獨立輸出LFSR 530來實現(xiàn)的。利用這些特征，系統(tǒng)可以作為內(nèi)置自測(BIST)機構(gòu)工 作。因此，不是將來自DUT 20的原始輸出發(fā)回測試探針526，BIST產(chǎn)生輸入，檢查輸 出并僅向測試探針526發(fā)回測試報告，在圖37中所示的進一步細化中，TAP 512具有存儲電路532 (例如閃存)以存儲 可以施加到DUT 20的測試矢量。圖38示出了高級實施方式，其包括用于存儲輸入測試 矢量534的存儲電路532以及存儲來自DUT 536的預(yù)期結(jié)果的另一存儲器芯片536。利 用比較器538，對照預(yù)期輸出檢查實際輸出。圖39示出了用于測試模擬和混合信號器件 的TAP 512的另一高級設(shè)計。在這種情況下，需要模擬到數(shù)字(A/D) 540和數(shù)字到模擬 (D/A) 542轉(zhuǎn)換器。這種設(shè)計的高級實施方式可以包括LFSR 530或用于存儲輸入和輸出 的存儲電路532、534、536?，F(xiàn)在將參考圖40到43描述用于映射的WTAP。如圖40所示，簡單的WTAP 518 將具有一個WCB 510和一個TAP 512。圖41示出了具有單個WCB 510和多個TAP 512 的更復(fù)雜WTAP 518。這種設(shè)計可以用于并行測試多個DUT520，或增加冗余性。圖42 示出了具有多個WCB 510和單個TAP 512的另一復(fù)雜WTAP 518。這種WTAP 518可以 用于并行向多個測試探針526發(fā)射數(shù)據(jù)。應(yīng)當(dāng)指出，WCB 510是邏輯抽象，有可能將多 個WCB集總成單個WCB并維持抽象。圖43示出了具有多個WCB 510和多個TAP 512的更復(fù)雜WTAP 18?，F(xiàn)在將參 考圖44到46描述WTAP 518和DUT 20之間的通信。圖44示出了單個WTAP 518和單 個DUT 20之間的通信。圖45示出了用于與多個DUT 20進行通信的WTAP 518。實現(xiàn) 這一目的的一種方法是使用簡單復(fù)用器在任何給定時間點控制哪個DUT 20與WTAP 518 進行通信。圖46示出了通過將多個DUT 20串聯(lián)在一起而與它們進行通信的WTAP 518。 例如，在DUT 20在掃描寄存器中存儲測試輸入/輸出時，可以將每個DUT 20的寄存器 串聯(lián)在一起以形成非常大的掃描鏈。這允許單個WTAP 518測試多個DUT 20?，F(xiàn)在將參考圖47到49描述WTAP的放置。圖47示出了在同一襯底544上集成發(fā)射機516、接收機522和發(fā)射機-接收機524電路。襯底544的范例包括芯片、板或擴 展卡。圖48示出了可以在完全獨立的芯片、板、襯底或擴展卡上構(gòu)建的發(fā)射機516、接 收機522和發(fā)射機-接收機524電路。圖49示出了電感器/電容器板/天線546也可以 全部是不同的和分立的，并在分立芯片、板、襯底或擴展卡上。可以同時在已處理但未切割的半導(dǎo)體晶圓560上制造多個WTAP 518和DUT 20，如圖50所示。系統(tǒng)接入端口現(xiàn)在將參考圖51到53描述SAP 600。可以將SAP 600并入DUT 20中，其中在 DUT 20的襯底604上提供這種包括提供接觸測試端口 602的主體的這種SAP，以實現(xiàn)利 用探針606的有線測試，以接觸觸摸焊盤608形式的接口，如圖51所示。測試端口 602 是導(dǎo)電的，與要測試的一個或多個DUT 20上的部件進行直接電子通信。也可以在DUT 20上組合提供WTAP 518。任選地，測試端口 602也可以與一個或多個連接點610進行電子通信，以允許沿 著DUT 20和其它裝置之間的線612有線傳遞功率或數(shù)據(jù)。在優(yōu)選實施例中，測試端口 602將是由諸如鎢或鈦的魯棒材料構(gòu)造的專用多觸 點面板，或比常規(guī)金觸點厚的金焊盤，以便能夠由探針606實現(xiàn)多個觸點而不對測試端 口 602導(dǎo)致重大損傷。將認(rèn)識到，基于這里教導(dǎo)的器件的魯棒材料的描述可以由有彈性或無符號的其 它導(dǎo)電材料或復(fù)合導(dǎo)電材料制造，所以這樣的描述并非限制性的。任選地，可以將SAP 600并入包括至少一個DUT 20和至少一個SAP 600的多芯
片裝置中。SAP 600具有結(jié)合線616，以向襯底618，例如如圖52所示的電路板傳導(dǎo)功 率和數(shù)據(jù)的一種或多種。參考圖53，任選地，可以按照“倒置”取向使用SAP 600，其中，WTAP518、
測試端口 602和連接點610在與擴展的襯底618 (例如板)相對放置并相鄰的第一面630 上。然后測試端口 602和連接點610與襯底618上的電接觸點620接觸，由此與同一襯底 618上的其它電子部件進行通信。參考圖54，任選地，可以將WTAP 518并入DUT 520 中或DUT 520上，如圖82所示。再次參考圖53，在倒置取向中，測試端口 602的觸摸焊盤608位于SAP600與相 鄰襯底618相對的第二面622上。在襯底604是硅時，“通孔” 624是位于穿過例如芯 片鉆出的孔626中的電子導(dǎo)體，使得觸摸焊盤608與位于與襯底618相鄰的第一面630上 的測試端口 602的其它部分電子相通。這種布置的優(yōu)點是觸摸焊盤608可以比作為要測 試電子部件而放置在第一面630上的部件間的觸摸焊盤大很多，直到第二面622的整個面 積。另一個優(yōu)點是可以將第二面622用于多個觸摸焊盤608，例如，用于獨立且同時供應(yīng) 電功率和RF通信，并針對一個或多個連接點610。任選地，測試端口 602的觸摸焊盤608位于SAP 600與相鄰襯底618相對的第二 面622上。導(dǎo)電跡線632位于第一面630、邊緣面634和第二面622周圍，使得觸摸焊 盤608與位于與襯底618 (圖中未示出)相鄰的第一面630上的測試端口 602的其它部分 電子相通。參考圖55，發(fā)射機516是Tx電路644和天線546的組合，接收機522是Rx電路
31646和天線546的組合，收發(fā)器524是收發(fā)器電路648和天線546的組合。參考圖56，可 以將天線546和接收機522安裝到同一襯底544上。參考圖57，WTAP 518任選地包括 作為可電子接觸的測試端口的觸摸焊盤608和用于無線通信650的發(fā)射機/接收機524兩 者。通過導(dǎo)線616將WTAP 518硬連線到其它電路。參考圖58，在硬連線WTAP 518和 至少一個DUT 20以和它們電連通的同一襯底544電接觸時，可以使DUT 20經(jīng)歷測試。 經(jīng)由襯底接觸654提供功率652。參考圖59，探針卡640和SAP 600的每個的收發(fā)器524實現(xiàn)雙向無線通信。參 考圖60，在該芯片倒置取向且SAP 600與襯底544例如通過焊球658而電連通時，具有 探針642的探針卡640可以與SAP 600雙向連通。通孔656提供SAP 600的面間的電接 觸。參考圖61，在SAP 600和至少一個DUT 20安裝于同一襯底544上且電連通時，使 用探針卡640和探針642測試這樣安裝的每個DUT 20。任選地，可以將SAP 600和DUT電路660集成到DUT 20中，如圖62所示。本教導(dǎo)有幾項優(yōu)點。對于SAP 600，可以通過WTAP 518建立無線通信，通過 探針606在觸摸焊盤608處形成的接觸建立電連通，或兩者兼之，來測試DUT 20的電路 和電子部件。在需要比使用WTAP 518能夠供應(yīng)的更高水平功率時，可以通過觸摸焊盤 608供應(yīng)該水平的功率。在SAP 600處于倒置取向時，產(chǎn)生額外的優(yōu)點?？梢詳U大觸摸焊盤608的面積， 以便實現(xiàn)多個觸點而不對DUT 20導(dǎo)致不能挽回的損害?？梢杂膳c電路的其它部件兼容的任何耐用材料制造觸摸焊盤608，從而提供探針 606有多個觸點的可能。描述用于電子器件和集成電路之間通信和它們的測試之一或兩者的方法。針對 利用探針的電子接觸使用無線方法和物理方法之一或兩者進行測試做出規(guī)定。無線方法 使用無線通信塊(WCB) 510和裝置接入端口(DAP) 512或測試接入端口(TAP)。WCB 510 用于與探針無線通信，DAP或TAP 512用于直接與電子器件連通或測試電子器件。接觸 方法涉及使用接觸焊盤和探針，接觸焊盤在與其上的集成電路電子連通的電子器件上， 探針與自動測試設(shè)備進行電子通信。任選地，可以使用邏輯控制器將輸入指令和數(shù)據(jù)轉(zhuǎn) 換成測試信號。與以上系統(tǒng)并聯(lián)提供器件上電子接觸以使用物理探針進行連通或測試。這種測 試端口是電子工業(yè)中主要的且唯一通用的連通或測試電子部件的方法。通信或測試需要 探針和電子部件之間的物理電接觸，也稱為“DC耦合”或“有線耦合”，例如，經(jīng)由 導(dǎo)電的芯片上結(jié)構(gòu)測試集成電路。使測試針在這些測試端口處與電路接觸，以便生成DC 耦合的有線鏈路。如以下范例中將要例示的，已經(jīng)通過試驗測試了本教導(dǎo)的設(shè)備和方法。范例1.RF模擬天線結(jié)構(gòu)和收發(fā)電路的性能對于WTAP的運行而言是關(guān)鍵性的。這些已經(jīng)得 到了深入的建模和模擬。對于天線而言，利用四個不同模擬軟件3D程序包的組合執(zhí) 行模擬。前兩個程序包，即Totem(在學(xué)術(shù)環(huán)境中開發(fā))和AxFDTD使用有限差分時 域(FDTD)方法。第三和第四程序包是AdvancedDesign System(ADS)禾Π Sonnet,它們 使用Method-of-Moments(MoM)分析。在每個不同程序包上使用模擬用于從理論角度確定最佳天線幾何結(jié)構(gòu)、天線間距、天線尺寸、匹配電路和天線終止。例如，可以在 Sellathamby 等人的 “Wireless Probe Card”，Southwest Test Workshop, Session 7，2004 禾口 Floyd 等人的 “Wireless Interconnection in CMOS IC withlntegrated Antennas” , IEEE ISSCC 2000, PaperWA 19.6，2000年2月，pp.238中找到用于無線芯片到芯片通信的基
本天線設(shè)計建模的論述。范例2.縮放的天線盡管用于天線的計算機模型是有用的，但它們必然是不完全的，因為IC之內(nèi)具 有微觀環(huán)境細節(jié)。例如，在亞微米VLSI芯片上使用CMP金屬，以利用多層金屬芯片實 現(xiàn)可制造性和成品率。這是生產(chǎn)芯片的關(guān)鍵實現(xiàn)要素，但對電磁小環(huán)境產(chǎn)生重要影響， 尤其是試圖具有芯片外的無線通信時。因為在VLSI中直接制造和試驗這種裝置成本高昂 且耗費時間，所以想到了芯片上天線環(huán)境的試驗?zāi)Ｐ驮O(shè)計以回答相對于天線微環(huán)境的未 知數(shù)。使用標(biāo)準(zhǔn)電子材料在200X芯片尺度下生成若干天線環(huán)境。這些結(jié)果允許針對最 終的硅設(shè)計快速測試微環(huán)境問題。從理論上講，天線與所有大小和波長成比例。亦即，尺寸與波長成正比。因 此，天線長度=1/頻率。電感和電容直接與線性尺寸成比例。下面描述縮放天線測試裝置。將網(wǎng)絡(luò)分析器(NA)HP 8702B連線到RF耦合器 (迷你電路ZEDC-10-2B)以向回向NA提供基準(zhǔn)信號，以便維持恒定的正向功率。將耦 合器(輸出)的正向路徑連接到縮放測試對的發(fā)射天線。在另一(接收)天線上，使用 測量示波器來測量天線對的耦合。圖63示出了具有各種縮放天線環(huán)境的試驗結(jié)果(耦合電壓與頻率)的代表組。 在圖63中，可以看出，CMP似乎相對于裸露天線(IX)改善了耦合，而地平面(GP)具 有明確的負面影響。設(shè)計的難題是選取能夠給出高耦合和寬帶寬但工作頻率不會過高的 天線結(jié)構(gòu)，這在CMOS中是受限的。數(shù)據(jù)表明，可以考慮到微環(huán)境獲得1.5GHz的設(shè)計頻率。CMP看起來沒有重要 影響，不應(yīng)在天線區(qū)域之內(nèi)直接放置(如果可能的話)主要傳導(dǎo)結(jié)構(gòu)。范例3.收發(fā)器設(shè)計。利用CAD軟件工具設(shè)計和模擬用于數(shù)據(jù)傳輸?shù)氖瞻l(fā)電路。因為用于JTAG的這 種實施方式的系統(tǒng)要求需要10M-波特的處理量，所以選擇幅度調(diào)制(AM)作為最可行且 設(shè)計風(fēng)險最低的通信方法。由于系統(tǒng)要求、GHz載波和低誤碼率的原因，主要由于其設(shè) 計和實施的簡單性，AM是合理的選擇。更早的模擬包括AM、FM和直接數(shù)字調(diào)制技 術(shù)。還將接收鏈路選擇為相對簡單的，在這種情況下，是沒有頻率調(diào)諧的低功率 LNA。這給出了低功率和占用面積預(yù)算，同時避免了被調(diào)諧元件的選擇，這種選擇可能 如先前結(jié)合天線環(huán)境的試驗設(shè)計所示具有在害的頻率依賴關(guān)系。為了實現(xiàn)非常高保真度(低誤碼率)的數(shù)據(jù)傳輸，選擇RF載波頻率是數(shù)據(jù)率的 大倍數(shù)。在我們的情況下，從耦合、功耗和通信保真度的角度考慮，選擇了 1.5GHz的 載波。由于傳輸范圍小但受到利用較低頻率的CMOS技術(shù)的限制，所以需要認(rèn)真設(shè)計發(fā) 射機和接收機。將包絡(luò)探測器用于解調(diào)。將這個電路設(shè)計成具有最小數(shù)量的部件以節(jié)省 面積。要特別注意的一個領(lǐng)域是對測試環(huán)境中的噪聲敏感。高載波頻率相對較低(相對的)數(shù)據(jù)率對抵抗噪聲大有幫助。包括遠離天線放置的保護環(huán)，仔細考慮CMP的設(shè)計規(guī)則(金屬填充)，在物理 布局中在收發(fā)器周圍放置N阱勢壘。這樣做以減輕對噪聲導(dǎo)致的干擾的敏感性并減小對 電路其余部分的耦合。使用AM技術(shù)的收發(fā)器占據(jù)的面積在天線自身的量級上。在如下的主要半導(dǎo)體廠家的130nm “標(biāo)準(zhǔn)”邏輯CMOS工藝中設(shè)計收發(fā)器。 技術(shù)CMOS(U3um 金屬層的數(shù)量8層可用，8層已用· RF 設(shè)計頻率1.0-1.5GHZ 天線尺寸120umX120um制造CMOS (130nm技術(shù))芯片并在圖64中示出。該圖示出了 DUT (左)和探 針(右)以及天線(頂部)。在該圖中，將探針I(yè)C引線結(jié)合(右下)到陶瓷板，探針I(yè)C 是圖65中探針卡中心所示的無線探針的部分。如下給出了所制造的CMOS電路的性能評價結(jié)果。利用CMOS芯片試驗驗證以 上模擬結(jié)果。制造之后，測試DUT/探針I(yè)C以在標(biāo)準(zhǔn)探針臺上實現(xiàn)RF發(fā)射信號。設(shè)計定制RF(無接觸)探針并靠近DUT/探針天線的中心放置，以展示5個獨 立的發(fā)射路徑信號、TDI、TCK、TMS、DIRIN、*TRST的操作。與定制探針一起使用 RF頻譜分析儀來觀察RF載波。圖66展示了發(fā)射信號的獨立(并行)屬性。測試表明測試十四個器件成品率為 100%,表明基本RF發(fā)射載波的制造是成功的。每個RF信號是由其自己的電壓控制振 蕩器(VCO)并進一步由其自己的數(shù)據(jù)路徑控制的。實測的載波頻率為1.48GHz，擴展小 于100MHz。對于耦合前述天線的調(diào)諧效應(yīng)所需的窄頻帶而言，這是完全足夠的。探針 和DUT (SiP)之間這些并行RF信號變?yōu)镴TAG信號的虛擬線，從而提供了無線TAP。如 前所述，這五個發(fā)射信號用于JTAG探針信號。在DUT上有五個對應(yīng)的接收機。范例4.探針的物理設(shè)計圖65示出了混合式無線探針卡。將圖64中所示的無線探針放在標(biāo)準(zhǔn)探針卡的 中心孔中。在無線探針卡的周邊上看到的標(biāo)準(zhǔn)探針向SiP無線DUT提供功率。圖65中心所示的無線探針由五個元件構(gòu)成1.探針收發(fā)器IC2.陶瓷過渡混合體3.具有通往探針PCB的帶式連接器的PCB4.后安裝柱5.無線探針底座(配合在頂部探針卡PCB環(huán)之內(nèi))所有這些元件必須要裝配在未修改的探針卡開口的咽喉中。在標(biāo)準(zhǔn)探查器上執(zhí) 行臺架測試。在定制的xyz探針座上執(zhí)行面對面的誤碼率測試。在法國Caen的NXP生 產(chǎn)設(shè)施的生產(chǎn)場地上利用Agilent 4070測試器對Electroglas 4090u探查器進行SiP生產(chǎn)測
試ο電氣參數(shù)測試可以探測除功能故障之外的缺陷。例如，Iddq測試能夠測試沒有 嚴(yán)重到足以在數(shù)字電路中導(dǎo)致邏輯故障的一些電阻故障?？梢允褂靡恍y試來探測正常 值以上的升高無信號電流。測試中的標(biāo)準(zhǔn)元件是環(huán)形振蕩器，可以將其用于基本門延遲以及成品率問題。在WTAP DUT中包括長鏈環(huán)形振蕩器以允許既通過無線接口(環(huán)形振 蕩器頻率)又通過連接到探查器的ATE(Iddq)來觀察工藝參數(shù)。如圖68所示，生產(chǎn)一種設(shè)備，可以通過施加外電源來為其執(zhí)行測試。圖68是用 于詢問電子部件的設(shè)備的方框圖，示出了從外部向無線測試接入端口(WTAP)518和DUT 20施加外部功率648。對于外電源可能大且通過元件648控制的更高功率應(yīng)用而言這是 有用的。如圖69所示，生產(chǎn)一種設(shè)備，可以通過WTAP 518為其施加功率。圖69是用 于詢問電子部件的設(shè)備的方框圖，示出了從外部施加到WTAP 518的外部功率648，以及 WTAP 518經(jīng)由功率控制元件632向DUT 20供應(yīng)和控制功率。如圖70所示，生產(chǎn)一種設(shè)備，其中向具有內(nèi)部功率控制632以及內(nèi)部DUT 20的 WTAP施加外部功率642。圖70是用于詢問電子部件的設(shè)備的方框圖，示出了從外部施 加到襯底的功率，其中DUT和WTAP不是分立的。圖71示出了利用襯底上安裝的SIP器件詢問電子部件的設(shè)備。在該設(shè)備中，組 合以下元件以形成系統(tǒng)級封裝(SIP)。有作為分立IC的無線測試接入端口 518、具有再 分配導(dǎo)體的襯底634、堆疊的管芯636、襯底638上的結(jié)合焊盤、測試或控制信號650、球 形鍵合704和引線結(jié)合708。盡管該圖示出了兩個堆疊的管芯，但本領(lǐng)域的技術(shù)人員很熟 悉的是，可以按照同樣方式組裝多個管芯，3個、4個等，從而由本發(fā)明的設(shè)備有利的利 用。以與圖71類似的方式，圖72示出了用于詢問具有SIP裝置的電子部件的設(shè)備， 不過在這種情況下WTAP集成在集成電路之內(nèi)。集成電路可以執(zhí)行用于SIP裝置的最終實用性的功能，但在這種情況下具有添加 的功能以執(zhí)行WTAP功能。可以根據(jù)需要將其集成到一個或幾個這樣的電路中，以實現(xiàn)
測試覆蓋。對于混合式設(shè)計，可以將DUT置于各種模式中，并可以按照其組裝的樣子測試 SiP的Iddq。那么，可以對任何指標(biāo)之外的部分或制造步驟標(biāo)注以拒絕額外的部件放置或 最終封裝。范例5.無線誤碼率測試。為了測試系統(tǒng)數(shù)據(jù)的完整性，執(zhí)行誤碼率測試以評估在理想和不理想DUT探針 放置條件下的原始誤碼率，并查看可能的機械偏移范圍。使用比特誤碼率測試來確定無 線通信鏈路的誤碼率。在發(fā)射(數(shù)字輸入)探針側(cè)，測試圖是Tektronix CSA 907T測試 組的。DUT接收信號(數(shù)字輸出)連接到套件Tektronix CSA 907R接收機。在測試單元 時將時鐘速率設(shè)置為20MHz，以匹配IOM波特數(shù)據(jù)率的設(shè)計目標(biāo)。在發(fā)射機上選擇偽隨 機比特模式。設(shè)置接收測試組以觀察同樣的模式。接收電平停留在0.4伏。這一低電壓 是由于加載CMOS DUT輸出的Tektronix測試組的50歐姆終止造成的。DUT的低功率 CMOS邏輯輸出通常不會看到50歐姆，從而將輸出加載到更低的電壓電平。在探針位于 SiP襯底上安裝的DUT上方時，在DUT和探針之間設(shè)置30um的間隙。圖67示出了誤碼率與垂直和橫向DUT的關(guān)系，DUT探查距離偏移和10_10誤 碼率等值線。在等值線中，誤碼率基本為零，在外部，誤碼率迅速增大到100%。+Z方 向在DUT和探針之間具有更大的分離。+ZX方向移動探針以提高與DUT的交疊。-ZX方向沿相反方向移動探針，與DUT的交疊較小。ZY方向橫向地移動探針，使得天線或 多或少地交疊。在圖67中可以看出，良好數(shù)據(jù)完整性所需的浮動探針位置在X或Y方 向上大約為+/_50um，在Z方向上介于0和45um之間。利用連接到測試頭，連接到具有探針卡的負載板的測試計算機或測試器完成晶 圓或?qū)訅后w的測試，測試計算機或測試器經(jīng)由一些接觸或無接觸通信與集成電路(IC)晶 圓、層壓體、系統(tǒng)級封裝(SIP)、再分布的芯片封裝(RCP)晶圓或通過一些其它增加或減 少制造工藝生產(chǎn)的電路進行通信。晶圓可以是半導(dǎo)體材料的單片式切片或它可以是從一起安裝或模制成單個盤或 矩形形狀的分立器件生成的混合結(jié)構(gòu)(如在RCP晶圓的情況下那樣)。圖73是給出無線 測試系統(tǒng)的總圖的系統(tǒng)圖，無線測試系統(tǒng)包括測試計算機或測試器676，其經(jīng)由電纜或測 試頭向負載板672和探針卡640提供輸入信號和功率(注意，在一些情況下測試器676、 電纜、測試頭674將被集成到單一單元中)。探針卡640上的無線測試接口(WTI)芯片 將信號轉(zhuǎn)換成RF信號并將它們發(fā)射到已經(jīng)放在晶圓上一些或很多測試部位上的WTI被測 器件(DUT)芯片或晶圓。探針卡640還通過與探針接觸或通過其它非接觸手段向晶圓發(fā) 射功率和接地。由晶圓探查系統(tǒng)或晶圓探查器682上的晶圓卡盤680轉(zhuǎn)移晶圓，使得探 針卡640能夠在晶圓上一個或多個部位頂部對齊自己，以在將晶圓移動到下一組測試部 位之前執(zhí)行測試。在處理晶圓或?qū)訅后w期間，執(zhí)行過程控制監(jiān)測(PCM)以確定過程的質(zhì)量和晶圓 或?qū)訅后w的狀態(tài)。PCM的目的是盡快檢測到晶圓或?qū)訅后w中的故障以及過程中的故障， 以降低處理故障晶圓或?qū)訅后w的成本并減輕故障過程對更多產(chǎn)品的效果。執(zhí)行PCM的一種方法是設(shè)計和構(gòu)建測試部位668，如圖74A和74B在晶圓560 或?qū)訅后w670上所示，而不是在這些部位構(gòu)建真實產(chǎn)品，并且測試這些測試部位或?qū)ζ?取樣，以確定構(gòu)建過程的質(zhì)量，而不是測試實際產(chǎn)品部位。圖74A示出了對混合晶圓 560 (圖74B)或?qū)訅后w670 (圖74A)上的測試部位進行過程控制監(jiān)測的可能位置。這些 測試部位專用于將實現(xiàn)制造過程評價并可能不會變?yōu)檎鎸嵁a(chǎn)品的測試結(jié)構(gòu)。通過在晶圓 或?qū)訅后w上分布測試部位，以便在產(chǎn)品整個面積上檢測過程中的變化。在PCM期間使用探針接觸晶圓具有幾個缺點利用探針接觸晶圓生成金屬和硅 顆粒，這可能會損傷產(chǎn)品和設(shè)備，反復(fù)接觸晶圓可能破壞接觸點，使得不能進一步測試 晶圓，在晶圓上對齊探針變得更加困難，因為接觸點的尺寸減小而數(shù)目增加。這里描述的方法使用探針卡(Scanimetrics WTI探針芯片位于其上)和晶圓上 PCM測試部位(Scanimetrics WTI被測器件(DUT)芯片位于其上)之間的通信。探針卡 和測試部位之間的通信可以是兩種類型·使用機械探針的接觸探查 使用射頻(RF)通信的無接觸探查。在這種情況下，可以使用或不使用接觸探 針向測試部位提供功率和接地。圖75A、75B和75C示出了探針卡640和被測晶圓或?qū)訅后w678的一些細節(jié)。在 過程控制監(jiān)測(PCM)應(yīng)用中，測試部位是晶圓上被犧牲用作非產(chǎn)品測試部位的一些或很 多空間中的一個。在制造過程期間的各階段，將利用探針卡上的WTI探針芯片無線測試 測試部位，以確定過程的有效性和測試部位的正確操作。
36
圖76示出了 WTI過程控制監(jiān)測(PCM)測試子系統(tǒng)的方框圖。測試控制器722 經(jīng)由系統(tǒng)接口 724，使用各種協(xié)議，包括 JTAG、CAN、SPI> ZigBee> Bluetooth、USB、 Scanimetrics-proprietary接口和以太網(wǎng)，從測試器接收命令。測試控制器722向測量單元
732發(fā)送命令，以對被測器件進行測量，包括電容、電感、電阻、電流、電壓和頻率。 測試控制器722可以訪問存儲器532 (RAM和/或閃存)，并能夠向各種裝置726(例如 JTAG)、測量結(jié)構(gòu)728和測試結(jié)構(gòu)730 (例如引線結(jié)合鏈、焊球或通孔)進行通信。注意，盡管將PCM描述為一個應(yīng)用，但將按照相同方式描述功能測試。將理解 的是，通過這些教導(dǎo)實現(xiàn)PCM或功能測試套件或組合。隨著晶圓或?qū)訅后w制造過程繼續(xù)進行，可以在每個步驟執(zhí)行測試以判斷過程是 故障的還是有效的，以及正在晶圓或?qū)訅后w上生長或淀積的結(jié)構(gòu)是否正確工作。構(gòu)津和測試過稈流稈(使用無線PCM)=圖77示出了制造測試工藝流程，圖78在高層級圖中示出了 WTI PCM測試部 位，圖79示出了 WTI PCM測試部位的頂視圖。優(yōu)選地，將功能IC附著到襯底，連同任 何其它測試IC 一起，將WTI DUT IC附著到襯底上的測試部位位置。利用無線測試系統(tǒng) 測試 WTI DUT IC。在圖77中，該流程描述了用于構(gòu)建IC晶圓、層壓體、RCP晶圓的處理和測試步 驟或其它加性和減性過程。WTI DUT芯片正被用于接觸或無接觸過程控制監(jiān)測。WTI DUT芯片可以放在襯底上的測試部位位置中，然后利用探針卡上的WTI探針芯片，利用 完全接觸情況下的機械探針或非接觸情況下的RF通信進行測試。然后在WTI DUT芯片 的頂部上增加第一電介質(zhì)層和第一金屬層，并執(zhí)行另一測試，以經(jīng)由一個WTI DUT輸入 到WTI DUT輸出的回送驗證電介質(zhì)的絕緣性能和金屬的電阻率/連通性。將以類似方式 施加和測試后續(xù)電介質(zhì)和金屬層。參考圖78，將WTI DUT芯片安裝在混合式晶圓或?qū)訅后w上的一個或多個專用測 試部位上，并經(jīng)由引線結(jié)合、球焊或某種其它連接方法連接到各種結(jié)構(gòu)，包括電容器、 電阻器、電感器、通孔和通孔鏈、球焊和球焊鏈、引線結(jié)合和引線結(jié)合鏈。可以在制造 過程期間將這些結(jié)構(gòu)嵌入晶圓或?qū)訅后w中，或這些結(jié)構(gòu)可以是制造之后，組裝過程期間 安裝在晶圓或?qū)訅后w上的分立結(jié)構(gòu)。在圖79中，已經(jīng)在襯底上放置了 WTI DUT芯片和其它可能的測試IC，并已經(jīng) 在IC頂部淀積了電介質(zhì)和金屬層。金屬層提供WTI DUT輸入和其它測試電路之間的互 連，以無線方式向探針卡發(fā)射金屬層向WTI DUT輸出返回的信號。PCM 測量無接觸過程控制監(jiān)測系統(tǒng)將執(zhí)行組裝過程的直接電氣測量。參考圖80A、80B和 80C,可以在構(gòu)建過程的WTI PCM中執(zhí)行以下類型的測量。1.IC I/O焊盤718與其它點，例如其它芯片上與通孔712和金屬層716連接的其 它I/O焊盤之間的開路/短路?！巴住?712是兩個金屬層716之間或金屬層716與I/ O焊盤718之間的金屬連接。2.通孔電阻，即單個或多個通孔712。3.引線結(jié)合的連續(xù)性和電阻4.球焊的連續(xù)性和電阻
5.金屬層716的連通性和電阻。淀積、掩蔽并蝕刻金屬層716以生產(chǎn)用于互連 的細金屬線。WTI DUT芯片664a可以用于測試這些互連是否能夠發(fā)射信號并測量它們 的電阻。6.金屬層的電容和電感。在將最終產(chǎn)品用于RF應(yīng)用中時，這些是尤其重要的測 量，在RF應(yīng)用中，良好的性能取決于產(chǎn)品中準(zhǔn)確而可靠的電容和電感值。7.測試部位上的測試芯片的功能性。WTI DUT芯片664a能夠提供掃描測試以 確定測試部位上其它測試芯片664b的正常工作運行。8.其它安裝的測試芯片664b或制造的晶圓上或?qū)訅后w上結(jié)構(gòu)的電氣特性(電 容、電阻和電感)。圖80A-80C示出了 WTI PCM測試部位的側(cè)視圖。圖示的WTI DUT芯片664a 和另一(一個或多個)測試芯片664b位于晶圓或?qū)訅后w上的測試部位中。從具有WTI 探針芯片的探針卡到WTI DUT 664a的完全接觸通信(經(jīng)由機械探針696)或無接觸通信 (經(jīng)由RF 686a和b)允許向WTI DUT 664a的I/O焊盤718施加信號，I/O焊盤718將通 過淀積的金屬716和通孔712連接到其它測試芯片664b或一個或多個通孔712，然后返回 到另一 WTIDUTI/0焊盤，從而可以由探針卡讀取返回信號?？梢越?jīng)由機械探針698或 經(jīng)由RF 686a實現(xiàn)功率傳輸。圖81A-81C示出了在PCM測試部位中的各種天線放置選擇圖81A示出了在 WTI電路中放置天線662 ；圖81B示出了在晶圓或?qū)訅后w電路中放置天線662 ；圖81C示 出了通過后續(xù)加性制造過程在WTI頂部或晶圓或?qū)訅后w頂部放置天線。圖82是利用集成到DUT上的測試結(jié)構(gòu)詢問電子部件的設(shè)備的透視圖。圖83是示出了 3個DUT和一個測試接口之間的信令的圖示。圖示的要素包括 DUT 20a、20b、20c、SiP襯底544、芯片ID 760、標(biāo)準(zhǔn)I/O 762和無線通信天線和電路 764。在SiP中嵌入測試SiP接口模塊以利用JTAG掃描鏈讀出芯片ID號。圖84a是示出了完全無線的DUT組的圖示，其包括DUT上的非易失性存儲器中 的讀/寫ID或測試數(shù)據(jù)。如在測試插座或某種其它標(biāo)準(zhǔn)方式中那樣，可以由外部管腳供 應(yīng)功率。圖示的要素包括SiP襯底544、芯片ID和測試結(jié)果存儲器760，以及無線通信 天線和電路764。測試電路集成在管芯上以讀出芯片ID號和測試結(jié)果。對于多步測試而 言知道過去執(zhí)行了什么測試以及測試結(jié)果是什么是重要的。這種方法和設(shè)備允許在IC或 SiP中存儲部分測試結(jié)果。通過這種方式，即使在封裝之后也能夠讀取測試結(jié)果和ID，這 在IC晶圓SiP MCM中，甚至在制造期間和之后的被封裝部分中都提供了跟蹤能力。描 述這種方法和設(shè)備的一種方式是“無線條形碼”或“無線油墨”，可以包括諸如壓印技 術(shù)的存儲裝置。該工藝和設(shè)備的另一種用途是利用存儲器中的適當(dāng)代碼對已知的良好管 芯(KGD)進行編程。通過這種方式，后續(xù)制造步驟能夠讀取指定并挑選出不好的管芯。 這允許在測試和封裝之間解耦，從而通過不封裝非KGD使封裝過程的前端優(yōu)化。這還允 許在時間上解耦，從而能夠稍后恢復(fù)和讀取全部為部分優(yōu)質(zhì)材料的整個晶圓，即，有補 救措施，即不必封裝不好的管芯以及不必在測試時刻畫或分開管芯?？梢栽谡麄€過程期 間攜帶管芯的質(zhì)量。可以將該概念擴展到向部件增加質(zhì)量或速度分級，可以在測試時在 存儲器中編寫這個概念。稍后在封裝時，可以讀取存儲器以判斷諸如掌握了哪個質(zhì)量參 數(shù)，例如特定裝置的存儲器件的速度或誤碼率。記錄保管無需分別進行，從而提高了成功率并對步驟解耦，然后就能夠逐一優(yōu)化步驟。圖84b示出了在具有獨立通信信道的DUT上集成的無線功率基元。圖示的要素 包括DUT 20a、20b、20c、SiP襯底544、芯片ID和測試結(jié)果存儲器760、無線通信天線 和電路764以及無線功率天線和電路766。向管芯中集成超低功率測試電路以讀取芯片 ID號。這例示了如何在即使沒有接觸IC晶圓SiP MCM等時也能夠增加跟蹤能力和檢查 功能。在本專利文獻中，在非限制性意義上使用“包括” 一詞來表示包括該詞后面的 項目，但不排除未具體提到的項目。由不定冠詞提及要素不排除存在超過一個要素的可 能，除非上下文明確要求僅有一個要素。要理解以下權(quán)利要求包括上文具體例示和描述的內(nèi)容、在概念上相當(dāng)?shù)膬?nèi)容以 及明顯可以替代的內(nèi)容。本領(lǐng)域技術(shù)人員將認(rèn)識到，可以配置對所述實施例的各種調(diào)節(jié) 和修改而不脫離權(quán)利要求的范圍。僅作為范例闡述了圖示的實施例，不應(yīng)將其視為限制 本發(fā)明。要理解的是，在以下權(quán)利要求的范圍內(nèi)，可以通過具體圖示和描述之外的方式 實踐本發(fā)明。39
權(quán)利要求
1.一種用于詢問由襯底支撐的電子電路的設(shè)備，包括所述襯底之外的測試器，包括測試器收發(fā)器；由所述襯底支撐并連接到所述電子電路的測試電路，所述測試電路包括處理器以及 與所述測試器收發(fā)器進行通信的測試電路收發(fā)器，用于發(fā)射從所述測試器到所述處理器 的指令并發(fā)射從所述處理器到所述測試器的詢問結(jié)果；以及對所述處理器進行了編程以處理來自所述測試器的指令，以利用對應(yīng)于所述指令的 詢問來詢問所述電子電路。
2.根據(jù)權(quán)利要求1所述的設(shè)備，其中，所述測試器包括探針和探針接口，所述測試器 收發(fā)器是無線探針收發(fā)器。
3.根據(jù)權(quán)利要求2所述的設(shè)備，其中，所述測試電路包括源測量單元。
4.根據(jù)權(quán)利要求1所述的設(shè)備，其中，所述測試器包括功率發(fā)射機且所述測試電路包 括功率接收機。
5.根據(jù)權(quán)利要求1所述的設(shè)備，其中，所述電子電路包括一個以上要詢問的器件。
6.根據(jù)權(quán)利要求1所述的設(shè)備，其中，對應(yīng)于所述指令的所述詢問包括順序的或并行 的一個以上詢問。
7.根據(jù)權(quán)利要求1所述的設(shè)備，其中，所述襯底為晶圓，且所述電子電路為所述晶圓 中的集成電路。
8.根據(jù)權(quán)利要求1所述的設(shè)備，其中，所述電子電路安裝在所述襯底上。
9.根據(jù)權(quán)利要求1所述的設(shè)備，其中，所述測試電路包括功率控制電路元件。
10.根據(jù)權(quán)利要求9所述的設(shè)備，其中，所述功率控制電路元件包括光功率接收器、 接觸功率接收器和無線功率接收器中的至少一種。
11.根據(jù)權(quán)利要求1所述的設(shè)備，其中，所述處理器接收和處理所述詢問的結(jié)果。
12.根據(jù)權(quán)利要求1所述的設(shè)備，其中，所述處理器包括用于參考所述詢問的結(jié)果的 光學(xué)基準(zhǔn)電路元件。
13.根據(jù)權(quán)利要求1所述的設(shè)備，其中，所述處理器包括從一組信號轉(zhuǎn)換器中選擇的 至少一種信號轉(zhuǎn)換器元件，所述一組信號轉(zhuǎn)換器包括交流/直流轉(zhuǎn)換器、模擬/數(shù)字轉(zhuǎn) 換器、電壓/頻率轉(zhuǎn)換器、電流/頻率轉(zhuǎn)換器、電壓/時間轉(zhuǎn)換器和電流/時間轉(zhuǎn)換器。
14.根據(jù)權(quán)利要求1所述的設(shè)備，其中，所述處理器是可編程的。
15.根據(jù)權(quán)利要求1所述的設(shè)備，其中，所述處理器包括參數(shù)測量單元。
16.根據(jù)權(quán)利要求15所述的設(shè)備，其中，所述參數(shù)測量單元包括從以下組中選擇的一 個或多個電路元件，所述組包括電流測量儀器放大器、電壓測量儀器放大器、毫微微 安電流測量儀；具有受D/A信號控制的掃頻能力的強制電壓放大器、開關(guān)組、用于量程 選擇的集成電阻以及用于CV測量的可變幅度振蕩器。
17.根據(jù)權(quán)利要求1所述的設(shè)備，其中，對應(yīng)于所述指令的所述詢問包括從以下組選 擇的測試，所述組包括前端測試、后端測試、電流-電壓和電容-電壓關(guān)系測試、光污 染測試、少數(shù)載流子擴散長度測試、壽命和定量金屬化和擴散測量測試、柵氧化物完整 性(GOI)測試、使用晶圓上電荷泵和控制電介質(zhì)泄漏測量的電介質(zhì)參數(shù)測試、用于電介 質(zhì)電荷和界面測量的非接觸電容-電壓測試、用于具有隧穿范圍之內(nèi)的電荷泵的電介質(zhì) 的電容和氧化物厚度測試、針對處于低泄漏F-N隧穿中的電介質(zhì)用于電介質(zhì)電荷和界面測量的非接觸電容-電壓測試、CMP損傷監(jiān)測測試、蝕刻損傷監(jiān)測測試、等離子體損傷 監(jiān)測測試、包括電荷注入的表面能級效應(yīng)測試、制造半導(dǎo)體晶圓期間的極低功率測試以 及在半導(dǎo)體晶圓制造的各階段執(zhí)行的用于流水線內(nèi)工藝監(jiān)測的測試。
18.根據(jù)權(quán)利要求1所述的設(shè)備，其中，要詢問的電子電路由硅晶圓、硅鍺晶圓、和 IC混合電路、包括個體IC多芯片模塊的晶圓和結(jié)構(gòu)、以及硅基集成電路形成。
19.根據(jù)權(quán)利要求1所述的設(shè)備，其中，所述測試電路包括用于存儲測試信息的存儲裝置。
20.一種在襯底上制造電子電路期間詢問所述電子電路的方法，包括如下步驟提供由所述襯底支撐并連接到所述電子電路的測試電路，所述測試電路包括處理器 和測試電路收發(fā)器；從測試器向所述測試電路發(fā)射指令；利用所述處理器處理所述指令；以及利用與所述指令對應(yīng)的詢問來詢問所述電子電路。
21.根據(jù)權(quán)利要求20所述的方法，還包括處理所述處理器詢問的結(jié)果并向所述測試器 發(fā)射所處理的結(jié)果的步驟。
22.根據(jù)權(quán)利要求20所述的方法，其中從所述測試器發(fā)射指令包括利用探針接口、探 針和無線探針收發(fā)器發(fā)射指令。
23.根據(jù)權(quán)利要求20所述的方法，其中，所述測試電路包括源測量單元。
24.根據(jù)權(quán)利要求20所述的方法，還包括向所述測試電路發(fā)射功率的步驟。
25.根據(jù)權(quán)利要求20所述的方法，其中，詢問所述電子電路包括依次地或并行地詢問 所述電子電路中的一個或多個器件。
26.根據(jù)權(quán)利要求20所述的方法，其中，所述襯底為晶圓，且所述電子電路為所述晶 圓中的集成電路。
27.根據(jù)權(quán)利要求20所述的方法，其中，所述電子電路安裝在所述襯底上。
28.根據(jù)權(quán)利要求20所述的方法，其中，所述測試電路包括功率控制電路元件。
29.根據(jù)權(quán)利要求28所述的方法，其中，所述功率控制電路元件包括光功率接收器、 接觸功率接收器和無線功率接收器中的至少一種。
30.根據(jù)權(quán)利要求20所述的方法，還包括利用光基準(zhǔn)電路元件參考所述詢問的結(jié)果的 步驟。
31.根據(jù)權(quán)利要求20所述的方法，其中，所述處理器執(zhí)行從以下組選擇的至少一次信 號轉(zhuǎn)換，所述組包括交流/直流轉(zhuǎn)換、模擬/數(shù)字轉(zhuǎn)換、電壓/頻率轉(zhuǎn)換、電流/頻率 轉(zhuǎn)換、電壓/時間轉(zhuǎn)換以及電流/時間轉(zhuǎn)換。
32.根據(jù)權(quán)利要求20所述的方法，還包括對所述處理器重新編程的步驟。
33.根據(jù)權(quán)利要求20所述的方法，其中，所述處理器包括參數(shù)測量單元。
34.根據(jù)權(quán)利要求33所述的方法，其中，所述參數(shù)測量單元包括從以下組中選擇的一 個或多個電路元件，所述組包括電流測量儀器放大器、電壓測量儀器放大器、毫微微 安電流測量儀；具有受D/A信號控制的掃頻能力的強制電壓放大器、開關(guān)組、用于量程 選擇的集成電阻、以及用于CV測量的可變幅度振蕩器。
35.根據(jù)權(quán)利要求20所述的方法，其中，詢問所述電子電路包括施加從以下組選擇的至少一種測試，所述組包括前端測試、后端測試、電流-電壓和電容-電壓關(guān)系測試、 光污染測試、少數(shù)載流子擴散長度測試、壽命和定量金屬化和擴散測量測試、柵氧化物 完整性(GOI)測試、使用晶圓上電荷泵和控制電介質(zhì)泄漏測量的電介質(zhì)參數(shù)測試、用于 電介質(zhì)電荷和界面測量的非接觸電容-電壓測試、用于具有隧穿范圍之內(nèi)的電荷泵的電 介質(zhì)的電容和氧化物厚度測試、針對處于低泄漏F-N隧穿中的電介質(zhì)用于電介質(zhì)電荷和 界面測量的非接觸電容-電壓測試、CMP損傷監(jiān)測測試、蝕刻損傷監(jiān)測測試、等離子體 損傷監(jiān)測測試、包括電荷注入的表面能級效應(yīng)測試、制造半導(dǎo)體晶圓期間的極低功率測 試、詢問襯底中的集成電路的極低功率測試、以及在半導(dǎo)體晶圓制造的各階段執(zhí)行的用 于流水線內(nèi)工藝監(jiān)測的測試。
36.根據(jù)權(quán)利要求20所述的方法，其中，要詢問的所述電子電路由硅晶圓、硅鍺晶 圓、和IC混合電路、包括個體IC多芯片模塊的晶圓和結(jié)構(gòu)以及硅基集成電路形成。
37.根據(jù)權(quán)利要求20所述的方法，其中，在制造的多個階段詢問所述電子電路。
38.根據(jù)權(quán)利要求37所述的方法，還包括通過比較每個階段的所述詢問的結(jié)果來監(jiān)測 所述制造的多個階段的步驟。
39.根據(jù)權(quán)利要求19所述的方法，其中，所述測試電路還包括用于存儲測試信息的存 儲裝置。
40.一種在制造由襯底支撐的電子電路期間詢問所述電子電路的方法，包括如下步驟提供由襯底支撐的測試電路，所述測試電路包括用于與測試探針進行通信的測試電 路收發(fā)器和用于處理來自所述測試探針的指令的處理器，所述測試電路電連接到所述電 子電路；指示所述測試電路利用第一詢問來詢問所述電子電路；向所述電子電路應(yīng)用制造步驟；以及指示所述測試電路利用第二詢問來詢問所述電子電路。
41.根據(jù)權(quán)利要求40所述的方法，還包括在利用第一詢問詢問所述電子電路之后且在 利用所述第二詢問詢問所述電子電路之前對所述測試電路重新編程的步驟。
42.根據(jù)權(quán)利要求40所述的方法，還包括處理所述處理器詢問的結(jié)果并向所述測試器 發(fā)射所處理的結(jié)果的步驟。
43.根據(jù)權(quán)利要求40所述的方法，其中，指示所述測試電路包括利用探針接口、探針 和無線探針收發(fā)器發(fā)射指令。
44.根據(jù)權(quán)利要求40所述的方法，其中所述測試電路包括源測量單元。
45.根據(jù)權(quán)利要求40所述的方法，還包括向所述測試電路發(fā)射功率的步驟。
46.根據(jù)權(quán)利要求40所述的方法，其中，詢問所述電子電路包括依次地或并行地詢問 所述電子電路中的一個或多個器件。
47.根據(jù)權(quán)利要求40所述的方法，其中，所述襯底為晶圓且所述電子電路為所述晶圓 中的集成電路。
48.根據(jù)權(quán)利要求40所述的方法，其中，所述測試電路包括功率控制電路元件。
49.根據(jù)權(quán)利要求48所述的方法，其中，所述功率控制電路元件包括光功率接收器、 接觸功率接收器和無線功率接收器中的至少一種。
50.根據(jù)權(quán)利要求40所述的方法，還包括利用光基準(zhǔn)電路元件參考所述詢問結(jié)果的步馬聚ο
51.根據(jù)權(quán)利要求40所述的方法，其中，所述處理器執(zhí)行從以下組選擇的至少一次信 號轉(zhuǎn)換，所述組包括交流/直流轉(zhuǎn)換、模擬/數(shù)字轉(zhuǎn)換、電壓/頻率轉(zhuǎn)換、電流/頻率 轉(zhuǎn)換、電壓/時間轉(zhuǎn)換、以及電流/時間轉(zhuǎn)換。
52.根據(jù)權(quán)利要求40所述的方法，其中，所述處理器包括參數(shù)測量單元。
53.根據(jù)權(quán)利要求51所述的方法，其中，所述參數(shù)測量單元包括從以下組中選擇的一 個或多個電路元件，所述組包括電流測量儀器放大器、電壓測量儀器放大器、毫微微 安電流測量儀；具有受D/A信號控制的掃頻能力的強制電壓放大器、開關(guān)組、用于量程 選擇的集成電阻、以及用于CV測量的可變幅度振蕩器。
54.根據(jù)權(quán)利要求40所述的方法，其中，指示所述測試電路詢問所述電子電路包括 指示所述測試電路應(yīng)用從如下各項構(gòu)成的組中選擇的至少一種測試前端測試、后端測 試、電流-電壓和電容-電壓關(guān)系測試、光污染測試、少數(shù)載流子擴散長度測試、壽命 和定量金屬化和擴散測量測試、柵氧化物完整性(GOI)測試、使用晶圓上電荷泵和控制 電介質(zhì)泄漏測量的電介質(zhì)參數(shù)測試、用于電介質(zhì)電荷和界面測量的非接觸電容_電壓測 試、用于具有隧穿范圍之內(nèi)的電荷泵的電介質(zhì)的電容和氧化物厚度測試、針對處于低泄 漏F-N隧穿中的電介質(zhì)用于電介質(zhì)電荷和界面測量的非接觸電容_電壓測試、CMP損傷 監(jiān)測測試、蝕刻損傷監(jiān)測測試、等離子體損傷監(jiān)測測試、包括電荷注入的表面能級效應(yīng) 測試、制造半導(dǎo)體晶圓期間的極低功率測試、詢問襯底中的集成電路的極低功率測試以 及在半導(dǎo)體晶圓制造的各階段執(zhí)行的用于流水線內(nèi)工藝監(jiān)測的測試。
55.根據(jù)權(quán)利要求40所述的方法，其中，要詢問的所述電子電路由硅晶圓、硅鍺晶 圓、和IC混合電路、包括個體IC多芯片模塊的晶圓和結(jié)構(gòu)以及硅基集成電路形成。
56.根據(jù)權(quán)利要求40所述的方法，還包括比較每個階段的所述詢問的結(jié)果以監(jiān)測制造 的多個階段的步驟。
全文摘要
一種用于詢問由襯底支撐的電子電路的設(shè)備包括測試器，所述測試器在襯底之外并包括測試器收發(fā)器。測試電路由襯底支撐并連接到電子電路。測試電路包括處理器和與測試器收發(fā)器通信的測試電路收發(fā)器，用于從測試器向處理器發(fā)射指令并從處理器向測試器發(fā)射詢問結(jié)果。對所述處理器進行編程控制以處理來自所述測試器的指令，以利用對應(yīng)于所述指令的詢問來詢問所述電子電路。
文檔編號G01R31/28GK102016615SQ200980114958
公開日2011年4月13日 申請日期2009年2月26日 優(yōu)先權(quán)日2008年2月27日
發(fā)明者B·莫爾, C·V·塞拉塔蒙比, S·斯盧普斯凱 申請人:斯卡尼梅特里科斯有限公司