專利名稱：具有光柵的集成電路及其制造方法
技術領域：
本發(fā)明涉及一種集成電路，其包括承載有多個光敏元件的襯底；以及光柵，所述 光柵包括多個衍射元件，用于將入射光的各個光譜分量導引至相應的光敏元件。本發(fā)明還涉及一種制造這種集成電路的方法。
背景技術：
光敏集成電路(ICs)是眾所周知的。這類IC可以應用例如在電子裝置中的光傳 感器，例如數碼相機、具有照相功能的移動電話等等。其它應用包括分光光度計。還可以舉 出其它很多例子。為了分析(例如量化)入射光的不同光譜分量，需要將入射光分離成這些分量，以 及將其投射到不同的光敏元件上。這也可以使用例如濾色鏡來實現。然而，使用濾色鏡具 有以下不足，即必須將附加的部分添加至集成電路，這樣就要求附加的工藝步驟，而這些步 驟對于IC本身的加工工藝步驟來說不一定兼容的?？蛇x的是，可以提供分離的濾光鏡，但 是這樣會增加最終產品的成本并且可能會引入其它問題，例如位置和對準的問題。出于對硅基互補金屬氧化物(CM0Q集成電路巨大的市場考慮，人們對提供這樣 一種解決方案很感興趣，即允許分離入射光的光譜分量，并且易于集成在CMOS集成電路的 制造工藝中。例如，美國專利申請No. US5，020，910公開了一種單片衍射分光計，其中提供 了在光感測陣列上形成的衍射光柵。在集成電路的金屬層中形成所述衍射光柵，并且所述 衍射光柵具有可變的坡度，使得可以將大量的特定波長投射至光感測陣列的不同部分。當 將所述坡度的尺寸選擇為入射光的波長量級時，可以改進的靈敏度。F. Yang 等人在 2007 年的 ElectronicsLetters, Vol. 43，1279-1281 頁，公開了一 種采用了 CMOS 0. 18微米技術的集成顏色探測器，其中在CMOSIC中包括以最靠近硅襯底的 金屬層中的金屬網格的形式的衍射光柵。P. B. Catrysse 等人在 2003 年的 J. Opt. Soc. Am. A, Vol. 20，No. 12，2293-2306 頁公 開了一種采用了 0. 18微米CMOS技術的集成電路，其中將已構圖金屬層放置于集成電路襯 底中的像素光探測器之上。已構圖金屬層用作濾色鏡。在實施例中，所述濾色鏡由金屬層 的堆疊組成，層間周期性表現為在每個層內周期性的倍數。這些CMOS集成電路的金屬層中的基于衍射光柵的解決方案的缺點在于通過這些 光柵的光量是在零階，即沒有進行衍射。結果，在其中對光譜分量進行分離的高階衍射的有 限強度可能會抑制這些光譜分量強度的精確確定。
發(fā)明內容
本發(fā)明試圖提供一種集成電路，其包括承載有多個光敏元件和光柵的襯底，其中 光柵具有多個衍射元件，用于將入射光的各個光譜分量導引至相應的光敏元件，在相應的 光敏元件中提高了這些光譜分量的強度。本發(fā)明還試圖提供一種制造這種集成電路的方法。
根據本發(fā)明的一個方面，提出了一種集成電路，所述集成電路包括襯底，所述襯 底承載了多個光敏元件；以及閃耀光柵，所述閃耀光柵包括多個衍射元件，用于將入射光 的各個光譜分量導引至相應的光敏元件，所述閃耀光柵包含層的堆疊，這些層中的至少一 些層包括第一部分和其他部分的交替圖案，其中第一部分具有第一折射率，以及其他部分 具有另一折射率，第一部分以這樣一種形式排列，使得每一個衍射元件包括堆疊的第一部 分的階梯剖面，其中較高層中的第一部分橫向地延伸超過所述階梯剖面的較低層的第一部 分。閃耀光柵的鋸齒坡度衍射元件的近似采用金屬部分的階梯剖面相接的透明材料 來形成，確保了入射光的主要部分以非零階的形式傳播通過所述光柵，從而確保了光譜地 分離了入射光的主要部分。在實施例中，所述第一部分為金屬部分。其優(yōu)點在于可以采用現有的后端工藝技 術來容易實現所述閃耀光柵。優(yōu)選地，每個衍射元件的上層包括上部第一部分和上部其他部分，其中上部第一 部分具有第一寬度，上部其他部分位于所述上部第一部分和相鄰衍射元件的上部第一部分 之間，所述上部其他部分具有第二寬度，所述上部層的寬度是所述第一寬度和所述第二寬 度之和，其中所述第二寬度和所述上部層寬度的比例不超過0.5。這樣也確保入射光的光量 按照一階透射。在優(yōu)選實施例中，所述比例為1/3，在該比例下一階透射最優(yōu)化。有利地，該集成電路還包括在所述閃耀光柵和多個光敏元件之間光學耦合的光 波導，所述光波導包括至少部分透明的介質，位于至少所述部分透明的介質的上表面上的 第一金屬部分，以及位于所述至少部分透明的介質的下表面上的第二金屬部分，所述第一 金屬部分相對于所述第二金屬部分橫向地位移。這種光波導延長了入射光的光路，這意味 著在作為對置的鏡子的兩個金屬部分之間的光譜分量的反射增加了光譜分量到達所述光 敏元件時的空間分離，從而通過減小顏色串擾，提高了檢測每一個光譜分量強度的精度。另外的優(yōu)勢在于當多個光敏元件以兩維網格的形式排列在襯底上時，其中沿與衍 射圖案平行方向的光敏元件沿交錯朝向排列，其中衍射圖案由閃耀光柵來產生。這樣也就 確保減小了光敏元件的有效坡度，從而提高了集成電路的光譜分辨率。本發(fā)明的集成電路可以集成在電子裝置中，例如光傳感器。這種電子裝置可以是 用于捕獲數碼圖像的裝置，例如數碼照相機、具有照相機的移動電話等等。根據本發(fā)明的另一個方面，提出了一種集成電路的制造方法，包括提供承載有多 個光敏元件的襯底；在襯底上形成第一層，所述第一層包括第一部分和其他部分的交替圖 案，第一部分具有第一折射率，以及其他部分具有另一折射率；在第一層上形成另外一層，所述另外一層包括所述第一部分和其他部分的交替圖 案，其中在另一層上的第一部分橫向地延伸超過所述第一層中的第一部分，所述第一部分 和另外第一部分形成閃耀光柵的衍射元件的階梯剖面。
下面將參考附圖作為非限制性示例更加詳細地描述本發(fā)明的實施例，其中圖1示意性地示出了本發(fā)明的集成電路的實施例；
圖2更詳細地示意性地示出了圖1中的實施例；圖3示意性地示出了本發(fā)明的集成電路的替代實施例；圖4示意性地示出了本發(fā)明的集成電路的另一個替代實施例；圖5示出了對于現有技術中集成電路的衍射光柵的入射光的透射率根據透射階 數的分布；圖6示出了對于根據本發(fā)明實施例的集成電路衍射閃耀光柵的入射光的透射率 根據透射階數的分布；圖7示出了由根據本發(fā)明實施例的集成電路衍射閃耀光柵衍射的入射光的多個 非零階光譜分量的衍射角；圖8示出了入射光的一階衍射光譜分量的衍射角與根據本發(fā)明實施例的IC的衍 射閃耀光柵的衍射元件的坡度之間的依賴性；圖9示意性地示出了本發(fā)明的集成電路的另一實施例；以及圖10更加詳細地示意性地示出了本發(fā)明的再一集成電路實施例。
具體實施例方式應該理解的是，這些附圖都只是示意性的，而不是按比例繪制的。還應該理解的 是，貫穿附圖使用相同的參考數字來表示相同或類似的部件。圖1示出了本發(fā)明的集成電路100的實施例。集成電路100包括襯底110，所述襯 底可以是任何合適的襯底，例如硅襯底、絕緣襯底上硅等等。襯底110承載有多個光敏元件 112，例如光電二極管或其它能夠將入射光轉換為電流的元件。在實施例中，光敏元件112 為n++源/漏至ρ結光電二極管，其可以容易地形成在標準前端COMS工藝中。后端CMOS工 藝可以典型地用于形成連接位于襯底110上的多個半導體器件的金屬層，半導體器件例如 是光電二極管112，或者是其它半導體元件和/或外部觸點，例如焊盤。為此目的，典型地形 成包括這種金屬互連的多個疊層。例如，在CMOS 9微米的工藝中，可以常規(guī)地形成高達九 個或更多個金屬層的疊層。根據本發(fā)明，對集成電路100中至少一些金屬互連層進行構圖以形成具有衍射元 件122的閃耀光柵122。下文中將更加詳細地描述衍射元件122的優(yōu)選形狀。衍射元件122 對入射光150進行衍射，使得入射光150的非零階衍射成為分離的光譜分量，例如圖1所示 的分量123-125。本發(fā)明的集成電路100設計用于檢測這些非零階光譜分量123-125。在此目的，將 光敏元件112相對于衍射元件122之一橫向地位移，即相對于產生光譜分量123-125的衍 射元件。入射光150的零階將無衍射地通過該衍射元件122，即沒有改變入射角。據此，在 區(qū)域126中不存在光敏元件112，因為這種元件將檢測入射光150未光譜分解的零階衍射， 其不能用于獲得與入射光150的光譜組成有關的有用信息。盡管閃耀衍射光柵120示出為具有連續(xù)的衍射元件122，但是可以理解的是這只 是作為非限制性示例。例如，可以在區(qū)域126中產生高階衍射的閃耀衍射光柵120的衍射 元件122可以用不透明材料來替代，例如一個或多個金屬層，使得獲得衍射元件122和不透 明部分的交替圖案。相應地可以理解的是襯底110可以承載與衍射光柵120中的衍射元件 122和不透明部分(未示出)的交替圖案相對應的光敏元件112的間隔開的簇。
可選地，集成電路100的金屬疊層可以由所述衍射光柵120上的對于入射光150 至少部分透明的材料130以及不透明材料140來覆蓋，所述不透明材料用于包括所述多個 光敏元件110免于入射光的照射，而改由閃耀衍射光柵120衍射的入射光150照射。顯然，在制造入射光150至多個光敏元件112的光路的集成電路100時所使用的 材料應當對于入射光150中感興趣的光譜分量足夠透明。例如，使用二氧化硅(SiO2)作為 透明材料進行說明，確保對于九層金屬層的金屬疊層，足夠量的可見光(例如波長帶寬為 350-750nm)能夠到達所述多個光敏元件112。其它合適的材料，例如其它類型的氧化物也 可以考慮。作為在光學領域公知的常識，理想的閃耀光柵包括鋸齒狀衍射元件。在實例施中， 本發(fā)明的集成電路100中的衍射元件122包括階梯(例如樓梯狀的)形狀來近似這種鋸齒 形狀。圖2給出了這種衍射元件122的例子。這里，衍射元件122實現在三層CMOS后端金 屬層中；第一金屬層200包括第一金屬部分202，第二層220包括第二金屬部分222，在第一 金屬部分202上橫向地延伸，以及第三金屬層M0，其具有第三金屬部分M2，第二金屬部分 222上橫向地延伸，從而形成了沿遠離襯底110的方向加寬的階梯形狀。金屬層可以被中間層210、230分隔開，其中放置一個或多個通孔用于互連不同的 金屬部分。例如，中間層210可以包括通孔222，用于將第一金屬部分202與第二金屬部分 222相連，以及中間層230可以包括另一個通孔232，用于將第二金屬部分222與第三金屬 部分242相連。通孔232可以通過任意合適的材料來分隔，例如Si02。優(yōu)選地，所述通孔是 選擇不透明的材料，以避免相對的金屬部分之間，例如第二金屬部分222和第三金屬部分 242反射光導致的光路偏離。例如，通孔也可以是金屬部分。金屬層200、220和240可以是集成電路100的金屬疊層的任意層，例如，最上面的 三層、中間的三層、最下面的三個金屬層等等。金屬層200、220和240可以具有相同或不同 的厚度。這同樣也可以應用于中間層210和230。更可以指出的是，盡管最好是存在中間 層，例如層210和230，因為它們遵從標準CMOS后端工藝技術，但是它們的存在對于本發(fā)明 來說不是必須的?？梢岳斫獾氖羌呻娐?00的金屬層可以采用任何合適手段來形成。例如，在金 屬部分包括銅部分的情況下，每一層可以這樣形成沉積例如S^2的絕緣材料，掩模，對絕 緣材料層構圖以形成溝槽，在所述溝槽中沉積所述銅部分。這種技術通常稱之為大馬士革 工藝。也可以考慮其它材料，例如鋁。鋁可以用例如層間沉積技術來沉積，例如物理層沉積， 隨后對所形成的層進行構圖以形成所述金屬層的金屬部分，接著是在所述層中的金屬部分 周圍沉積絕緣材料，例如Si02。在諸如后端CMOS工藝之類的集成電路制造工藝中金屬層形 成對于本領域技術人員來說是公知的，在此不作更詳細的敘述。可以理解的是，這些制造方 法中的構圖和/或沉積步驟之前還可以有掩模層的沉積和構圖，其在構圖工序完成之后或 選擇性金屬沉積后去除，并且可以使用任意合適的技術去除多余的材料，例如光學-機械 拋光，例如多于的金屬沉積物。很多變體對于本領域技術人員是清楚明白的。應該理解的是，圖2中所示的近似鋸齒形的衍射元件122只是作為非限制性示例 而示出，依賴于衍射元件122的衍射特性需求，可以考慮多種變體。例如，衍射元件122中 金屬層的數量可以與三層金屬層不同。在圖3中示出了衍射元件122只包括兩個金屬層， 即層220和M0，使得僅由第二金屬部分222和第三金屬部分242近似了鋸齒形狀。在圖4中，對圖3中的衍射元件進行了修改，使得在中間層230中由材料234分開的兩個通孔232 由在第二金屬部分222的整個寬度上延伸的單一通孔232來替代。也可以考慮一些其它的 變體例如，在衍射元件122的階梯剖面中可以包括任意數目的金屬層，所述通孔可以是錐 形的以與所述階梯剖面的角度θ相匹配，等等。此外應該理解的是，盡管使用金屬部分來形成閃耀光柵120階梯剖面是有利的， 因為它容易在CMOS制造工藝的后端實現，本發(fā)明不局限于使用金屬部分。事實上，任何合 適的不透明材料都可以用于實現閃耀光柵120的階梯剖面。這種階梯剖面也可以采用已知 的制造技術來實現，例如，通過用這種不透明部分填充諸如S^2之類的透明電介質材料，可 以采用任何合適的方法進行沉積，或者通過對沉積的不透明材料層進行構圖、用透明電介 質材料覆蓋所述已構圖的層對所形成的復合層進行平坦化，所述復合層即具有不同光學性 質的材料部分的交替圖案的層，例如不同的折射率和/或入射光的不同消光系數。替代的 制造方法對于本領域技術人員是清楚明白的。再回到圖2，需要強調的是衍射光柵120的衍射性質依賴于對于衍射元件122的 不同部分而選擇的尺寸。將衍射元件122的直徑或斜度P定義為P = mi+m2，其中m2為衍射 元件122的上部金屬部分的寬度，例如圖2中的第三金屬部分M2，以及Hi1為衍射元件122 的上部透明部分的寬度，例如圖2中的部分M0。切線250定義了階梯剖面與衍射元件122 的表面之間的角度Θ。該角度θ可以通過改變衍射元件122的階梯剖面中金屬部分的寬 度比而變化。典型地將坡度P選擇為具有入射光150的光譜寬度的量級。例如，對于波長為 350-750nm的入射光150，已經發(fā)現大約800_1000nm的坡度P提供光譜分量123-125到達 多個光敏元件112的最高收益。比例m/P影響的是有多少光被衍射元件122在非零階衍 射。已經發(fā)現對于具有階梯剖面衍射元件122的衍射光柵120，如果mi/P沒有超過0. 5，入 射光150的大多數以非零階的方式衍射。當該比例為1/3時，一階衍射光的產量是最優(yōu)的。這些發(fā)現將在下面的表格予以展示，其給出了衍射元件122的仿真結果，所述衍 射元件122包括兩個彼此堆疊的金屬部分，例如不存在包括中間層的通孔。將金屬部分的 厚度選擇為620nm。表 I
光柵參數一階衍射效率P(nm)nu/Pθ(° )450nm550nm650nm9001/354. 037. 668. 1615. 359001/357. 177. 707. 5914. 999001/364. 186. 785.9412. 19001/372. 125. 374. 8310. 59001/376.44. 493. 268. 46 表I示出了例如波長分別是λ = 450nm、550nm和650nm的非偏振入射光150，在入射角與集成電路100的上表面垂直時，所選擇的光譜分量的效率與傾斜角θ之間的關 系。該效率表示為所感興趣的一階衍射入射光譜分量到達所述多個光敏元件112的百分 比。傾斜角θ可以通過改變衍射元件122的階梯剖面的金屬部分的尺寸來改變，例如改變 較高金屬部分和較低金屬部分的寬度比值。根據上述仿真可以得到在mi/P為1/3時，傾斜 角在50-65°的范圍可以提供一階衍射入射光的較好產量。應該理解的是最優(yōu)角度θ對于所選擇的mi/P比例是特定的。如表II所示，表 II示出了對于0.5的叫斤的比率，在與IC 100的上表面垂直的入射角度下，λ = 450nm、 550nm和650nm的非偏振入射光150的選定光譜分量的效率與傾斜角θ的關系。表II
權利要求
1.一種集成電路(100)，包括襯底(110)，承載有多個光敏元件(112) ；以及閃耀光柵(120)，包括多個衍射元件(122)，用于將入射光(150)的相應光譜分量 (123-125)衍射至相應的光敏元件(112)，所述閃耀光柵(120)包含層的堆疊，這些層中的 至少一些包括第一部分和其他部分的交替圖案，所述第一部分具有第一折射率，所述其他 部分具有另一折射率，所述第一部分排列為使得每一個衍射元件(12 包括堆疊的第一部 分的階梯剖面，其中較高層中的第一部分橫向地延伸超過所述階梯剖面中的較低層中的第 一部分。
2.如權利要求1所述的集成電路，其中所述第一部分為金屬部分(202，222，242)，以及 所述其他部分為對于所述入射光至少部分透明的電介質材料部分。
3.如權利要求1或2所述的集成電路(100)，其中所述堆疊的第一部分由相應的絕緣 層(210，230)分離，其中由該絕緣層分離的兩個第一部分通過所述絕緣層中的通孔(212， 232)連接。
4.如權利要求1-3任一項所述的集成電路(100)，其中每個衍射元件(122)的上部層 包括具有第一寬度(m2)的上部第一部分(242)和位于所述上部第一部分(242)和相鄰衍射 元件的上部第一部分之間的上部另一部分，所述上部另一部分(240)具有第二寬度(m1),上 部層寬度(P)為第一寬度(m2)和第二寬度(Hl1)之和，其中第二寬度(Hl1)和上部層寬度(P) 之間的比例不超過0.5。
5.如權利要求4所述的集成電路(100)，其中所述比例為1/3。
6.如權利要求1-5任一項所述的集成電路(100)，其中第一部分(202，222，242)為銅 金屬部分。
7.如權利要求1-6任一項所述的集成電路(100)，其中所述堆疊中的所述其他部分為 氧化硅部分。
8.如權利要求1-7任一項所述的集成電路(100)，還包括在所述閃耀光柵(120)和所 述多個光敏元件(112)之間光學耦合的光波導，所述光波導包括至少部分透明的介質、位 于所述至少部分透明的介質的上表面上的第一金屬部分(920)以及位于所述至少部分透 明的介質的下表面上的第二金屬部分(910)，所述第一金屬部分(920)相對于所述第二金 屬部分(910)橫向地位移。
9.如權利要求1-8任一項所述的集成電路(100)，其中所述多個光敏元件在襯底(110) 上以兩維網格(1000)的形式排列，其中沿與由閃耀光柵(120)產生的衍射圖案(123，124， 125)平行的方向的光敏元件以交錯朝向的方式排列。
10.一種電子裝置，包括如權利要求1-9的任一項所述的集成電路(100)。
11.一種制造集成電路(100)的方法，包括提供承載多個光敏元件(112)的襯底(110)；在所述襯底上形成第一層(200)，所述第一層包括第一部分(202)和其他部分的交替 圖案，所述第一部分具有第一折射率，所述其他部分具有另一折射率；在所述第一層上形成另一層(220)，所述另一層包括所述第一部分和其他部分的另 一交替圖案，其中所述另一層中的第一部分(222)橫向地延伸超過第一層中的第一部分 (202)，所述第一部分和另一第一部分形成閃耀光柵(120)的衍射元件(122)的階梯剖面。
12.如權利要求11所述的方法，其中每個所述層的形成步驟包括 沉積絕緣層；在所述絕緣層上沉積掩模層； 對所述掩模層進行構圖； 刻蝕所述絕緣層； 去除所述掩模層； 在刻蝕的絕緣層上沉積金屬；以及 從所述絕緣層上去除多余的金屬。
13.如權利要求11所述的方法，其中每個所述層的形成步驟包括 沉積金屬層；對所述金屬層進行構圖；在已構圖的金屬層上沉積絕緣層；以及平坦化所述絕緣層。
14.如權利要求11-13任一項所述的方法，還包括在形成所述第一層(200)和形成所述 第二層(220)之間沉積中間層(210)。
15.如權利要求14所述的方法，還包括 在所述中間層上覆蓋沉積掩模層；對所述掩模層進行構圖以暴露出所述中間層的一部分； 刻蝕所述中間層的所述暴露部分，從而形成穿過所述中間層延伸的溝槽， 用導電材料填充所述溝槽；以及 去除已構圖的掩模層。
全文摘要
本發(fā)明公開了一種集成電路(100)，其包括襯底(110)，其承載有多個光敏元件(112)；以及閃耀光柵(120)，包括多個衍射元件(122)，用于將入射光(150)的相應光譜分量(123-125)衍射至相應的光敏元件(112)上，所述閃耀光柵(120)包含多個疊層，這些疊層中的至少一些包括第一部分，例如金屬部分所述第一部分排列為使得每一個衍射元件(122)具有堆疊的第一部分的階梯剖面，其中較高層的第一部分橫向地延伸超過所述階梯剖面中較低層的第一部分。
文檔編號G01J3/18GK102150020SQ200980135964
公開日2011年8月10日 申請日期2009年9月12日 優(yōu)先權日2008年9月16日
發(fā)明者埃爾溫·海魯, 馬佳麗·蘭姆伯特 申請人:Nxp股份有限公司