專利名稱：在并行測試機(jī)臺上實現(xiàn)芯片頻率微調(diào)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及芯片的測試，特別涉及一種在并行測試機(jī)臺上實現(xiàn)芯片頻率微調(diào)的方法。
背景技術(shù)：
目前的并行測試機(jī)臺如圖1所示，測試儀的一個向量模塊向多個芯片發(fā)送測試向 量進(jìn)行同測，當(dāng)某個芯片失效的時候系統(tǒng)將自動剔除這些芯片斷開這些芯片的連接。但目 前的并行測試機(jī)臺(例如T5335)無頻率測試的模塊，不能對芯片進(jìn)行頻率測試。而現(xiàn)有的能進(jìn)行頻率測試的測試機(jī)臺，其頻率測試模塊可以自動對被測芯片的時 鐘信號電平高低變化的次數(shù)進(jìn)行記數(shù)，根據(jù)采樣的時間和翻轉(zhuǎn)的次數(shù)，頻率測試模塊自動 返回所測試到的被測芯片的時鐘信號頻率，但由于不同芯片時鐘信號不會是同步的，且頻 率也并不一致，一個頻率測試模塊無法同時測試多個芯片的時鐘信號頻率，不具有并行測 試功能，無法同時對不同芯片進(jìn)行頻率測試及微調(diào)，一般需要一個個芯片分別測試到不同 頻率，然后根據(jù)不同的頻率值分別給各被測芯片寫入不同的補(bǔ)正數(shù)據(jù)，以上過程無法實現(xiàn) 多芯片同測，測試時間會比較長，對設(shè)備的硬件也要求比較高。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種在并行測試機(jī)臺上實現(xiàn)芯片頻率微調(diào)的方 法，能對多芯片進(jìn)行頻率同測。為解決上述技術(shù)問題，本發(fā)明的在并行測試機(jī)臺上實現(xiàn)芯片頻率微調(diào)的方法，包 括以下步驟一 .在并行測試機(jī)臺的程序中建立芯片補(bǔ)正數(shù)據(jù)同時鐘周期微調(diào)范圍對應(yīng)表，分 為第一檔、第二檔、……、第N檔，N為正整數(shù)，第一檔中，第一時鐘周期微調(diào)范圍B1 化同 第一芯片補(bǔ)正數(shù)據(jù)A1對應(yīng)，第二檔中，第二時鐘周期微調(diào)范圍化 同第二芯片補(bǔ)正數(shù)據(jù) A2對應(yīng)，第三檔中，第三時鐘周期微調(diào)范圍 B4同第三芯片補(bǔ)正數(shù)據(jù)A3對應(yīng)，……，第 N檔中，第N時鐘周期微調(diào)范圍 Bn+1同第N芯片補(bǔ)正數(shù)據(jù)An對應(yīng)氓> B2 > B3 >…… >8,+1，各芯片補(bǔ)正數(shù)據(jù)~，4，~，……An對應(yīng)的對芯片時鐘周期的微調(diào)值依次減小；二 .在并行測試機(jī)臺的程序中將寫前一檔補(bǔ)正數(shù)據(jù)向量和讀下一檔讀時間向量 合并為一個測試向量，形成第一個測試向量、第二個測試向量、……、第N個測試向量，即把 經(jīng)過所述芯片補(bǔ)正數(shù)據(jù)同時鐘周期微調(diào)范圍對應(yīng)表中的后一檔的時鐘周期微調(diào)范圍以內(nèi) 的讀時間之后再向被測芯片發(fā)送第二測試指令的讀下一檔讀時間向量，和寫前一檔的時鐘 周期微調(diào)范圍對應(yīng)的芯片補(bǔ)正數(shù)據(jù)到被測芯片的寫前一檔補(bǔ)正數(shù)據(jù)向量兩個指令向量依 序分別合并為多個測試向量；即將寫第一檔補(bǔ)正數(shù)據(jù)向量A1和讀第二檔讀時間向量合并為 第一個測試向量，將寫第二檔補(bǔ)正數(shù)據(jù)向量A2和讀第三檔讀時間向量合并為第二個測試向 量，……，將寫第N檔補(bǔ)正數(shù)據(jù)向量々,和讀第N+1檔讀時間向量合并為第N個測試向量；三.在并行測試機(jī)臺的程序中將多個被測芯片的經(jīng)過初始頻率范圍的檢測后的測試狀態(tài)賦值給在所述程序中的軟件寄存器變量；設(shè)置并行測試機(jī)臺的程序中的軟件計數(shù) 器變量周期值為N ；四.所述程序?qū)④浖拇嫫髯兞?，賦值給并行測試機(jī)臺的硬件寄存器，從而來設(shè) 定哪些測試通道所接的芯片為被測試芯片，為通過狀態(tài)的硬件寄存器對應(yīng)的測試通道所接 的芯片為被測試芯片；并將并行測試機(jī)臺的程序中軟件計數(shù)器變量清零；五.并行測試機(jī)臺執(zhí)行當(dāng)前的測試向量；并使所述程序中軟件計數(shù)器加1 ；六.并行測試機(jī)臺監(jiān)測各被測芯片的反饋數(shù)據(jù)波形，得到各芯片測試狀態(tài)，將各 芯片測試狀態(tài)分別賦值給各芯片所接測試通道相對應(yīng)的硬件寄存器，從而來設(shè)定哪些測試 通道所接的芯片為被測試芯片，為通過狀態(tài)的硬件寄存器對應(yīng)的測試通道所接的芯片為被 測試芯片；七.如果并行測試機(jī)臺的程序中軟件計數(shù)器的值小于等于N，則將下一個測試向 量作為當(dāng)前測試向量，進(jìn)行步驟五；如果軟件計數(shù)器的值大于N，則進(jìn)行步驟八；八.所述程序?qū)④浖拇嫫髯兞恐斜４娴母鞅粶y芯片經(jīng)過初始頻率范圍檢測后 的測試狀態(tài)，賦值給并行測試機(jī)臺的硬件寄存器；九.并行測試機(jī)臺將為通過狀態(tài)的硬件寄存器對應(yīng)的測試通道連接的被測芯片 中最后寫入的芯片補(bǔ)正數(shù)據(jù)激活，各被測芯片中的時鐘周期微調(diào)電路根據(jù)最后寫入的芯片 補(bǔ)正數(shù)據(jù)對時鐘周期進(jìn)行微調(diào)。在步驟九之后，并行測試機(jī)臺可以對為通過狀態(tài)的硬件寄存器對應(yīng)的測試通道連 接的被測芯片執(zhí)行一設(shè)定時間的讀時間向量，檢測經(jīng)過初始頻率范圍的檢測后的測試狀態(tài) 為通過的各被測芯片的時鐘周期是否在微調(diào)后指定的范圍內(nèi)。步驟二中，第一個測試向量中的讀第二檔讀時間向量的讀時間可以為4，第二個 測試向量中的讀第三檔讀時間向量的讀時間可以為B3,第三個測試向量中的讀第四檔讀時 間向量的讀時間可以為B4,……，第N個測試向量中的讀第N+1檔讀時間向量的讀時間可
以為Bn+1o本發(fā)明的在并行測試機(jī)臺上實現(xiàn)芯片頻率微調(diào)的方法，在并行測試機(jī)臺的程序中 將寫前一檔補(bǔ)正數(shù)據(jù)向量和讀下一檔讀時間向量合并為一個測試向量，得到多個測試向 量，然后并行測試機(jī)臺依次執(zhí)行所述多個測試向量，從讀時間最長的一檔向時間縮短的方 向進(jìn)行掃描，當(dāng)讀時間太短就會出現(xiàn)頻率檢測未通過的被測芯片，頻率檢測未通過時由于 采用的是并行測試機(jī)臺并行同測的方式進(jìn)行測試，頻率檢測未通過的被測芯片會被剔除出 同測對象集合，由于讀時間與寫入被測芯片存儲器的芯片補(bǔ)正數(shù)據(jù)相差一檔，所以被剔除 的被測芯片已經(jīng)被寫入了正確的芯片補(bǔ)正數(shù)據(jù)。以此類推，不斷循環(huán)直到同測對象集合中 所有被測的芯片全部失效剔除或到循環(huán)結(jié)束。最后將為通過狀態(tài)的硬件寄存器對應(yīng)的測試 通道連接的被測芯片中最后寫入的芯片補(bǔ)正數(shù)據(jù)激活，各被測芯片中的時鐘周期微調(diào)電路 根據(jù)最后寫入的芯片補(bǔ)正數(shù)據(jù)對時鐘周期進(jìn)行微調(diào)，實現(xiàn)對各芯片頻率的同測微調(diào)。最后 可以通過并行測試機(jī)臺對各個芯片同測，檢驗判斷是否在微調(diào)的指定范圍內(nèi)，以此來實現(xiàn) 對多個芯片在同時并行測試條件下對各個芯片個性化的微調(diào)。


下面結(jié)合附圖和具體實施方式
對本發(fā)明作進(jìn)一步的詳細(xì)說明。
圖1是并行測試機(jī)臺的向量模塊結(jié)構(gòu)圖；圖2是并行測試機(jī)臺的時間測試示意圖；圖3是本發(fā)明的在并行測試機(jī)臺上實現(xiàn)芯片頻率微調(diào)的方法示意圖。
具體實施例方式并行測試機(jī)臺的時間測試示意圖如圖2所示，被測芯片的時鐘為SCL，被測芯片I/ 0接口的波形為SDA，并行測試機(jī)臺通過測試通道向被測芯片第一 I/O接口發(fā)送第一測試指 令，經(jīng)過讀時間twr之后再向被測芯片發(fā)送第二測試指令，并行測試機(jī)臺通過測試通道監(jiān) 測被測芯片第二 I/O接口的反饋數(shù)據(jù)波形SDA，根據(jù)向被測芯片發(fā)送第二測試指令之后的 設(shè)定時間的被測芯片第二 I/O接口的反饋數(shù)據(jù)波形SDA的電平高低，判斷被測芯片是否測 試通過。如果被測芯片第一測試指令執(zhí)行完畢需要時間小于讀時間twr，向被測芯片發(fā)送第 二測試指令之后的設(shè)定時間的被測芯片第二 I/O接口的反饋數(shù)據(jù)波形SDA就為測試通過電 平，并行測試機(jī)臺就確定該被測芯片測試通過pass，如果被測芯片第一測試指令執(zhí)行完畢 需要時間大于等于讀時間twr，向被測芯片發(fā)送第二測試指令之后的設(shè)定時間的被測芯片 第二 I/O接口的反饋數(shù)據(jù)波形SDA就為測試失敗電平，并行測試機(jī)臺就確定該被測芯片測 試失敗fail。如果被測芯片的時鐘周期較短，則第一測試指令執(zhí)行完畢需要時間較短，如果 被測芯片的時鐘周期較長，則第一測試指令執(zhí)行完畢需要時間較長。本發(fā)明的在并行測試機(jī)臺上實現(xiàn)芯片頻率微調(diào)的方法，如圖3所示，包括以下步 驟1.在并行測試機(jī)臺的程序中建立芯片補(bǔ)正數(shù)據(jù)同時鐘周期微調(diào)范圍對應(yīng)表，分為 第一檔、第二檔、……、第N檔，N為正整數(shù)，如表1所示，第一檔中，第一時鐘周期微調(diào)范圍 5ms ^is同第一芯片補(bǔ)正數(shù)據(jù)A1對應(yīng)，第二檔中，第二時鐘周期微調(diào)范圍^is 3ms同第 二芯片補(bǔ)正數(shù)據(jù)A2對應(yīng)，第三檔中，第三時鐘周期微調(diào)范圍3ms 2ms同第三芯片補(bǔ)正數(shù)據(jù) A3對應(yīng)，……，依次各檔的時鐘周期微調(diào)范圍依序首尾相接從大到小排列，各芯片補(bǔ)正數(shù)據(jù) A1, A2, A3,……對應(yīng)的對芯片時鐘周期的微調(diào)值依次減小，表1
時鐘周期微調(diào)范圍芯片補(bǔ)正數(shù)據(jù)第一時鐘周期微調(diào)范圍&ns 第一芯片補(bǔ)正數(shù)據(jù)A1第二時鐘周期微調(diào)范圍4ms Sns第二芯片補(bǔ)正數(shù)據(jù)A2第三時鐘周期微調(diào)范圍ans 2ms第三芯片補(bǔ)正數(shù)據(jù)A3第四時鐘周期微調(diào)范圍2ms Ims第四芯片補(bǔ)正數(shù)據(jù)A4第五時鐘周期微調(diào)范圍1ms 0. 8ms第五芯片補(bǔ)正數(shù)據(jù)A5第六時鐘周期微調(diào)范圍0. 8ms 0. 6ms第六芯片補(bǔ)正數(shù)據(jù)A權(quán)利要求
1.一種在并行測試機(jī)臺上實現(xiàn)芯片頻率微調(diào)的方法，其特征在于，包括以下步驟一.在并行測試機(jī)臺的程序中建立芯片補(bǔ)正數(shù)據(jù)同時鐘周期微調(diào)范圍對應(yīng)表，分為第 一檔、第二檔、……、第N檔，N為正整數(shù)，第一檔中，第一時鐘周期微調(diào)范圍B1 化同第一 芯片補(bǔ)正數(shù)據(jù)A1對應(yīng)，第二檔中，第二時鐘周期微調(diào)范圍化 同第二芯片補(bǔ)正數(shù)據(jù)A2對 應(yīng)，第三檔中，第三時鐘周期微調(diào)范圍 B4同第三芯片補(bǔ)正數(shù)據(jù)A3對應(yīng)，……，第N檔 中，第N時鐘周期微調(diào)范圍 Bn+1同第N芯片補(bǔ)正數(shù)據(jù)An對應(yīng)辦> B2 > B3 >……> BN+1，各芯片補(bǔ)正數(shù)據(jù)A1, A2, A3,……An對應(yīng)的對芯片時鐘周期的微調(diào)值依次減?。欢?在并行測試機(jī)臺的程序中將寫前一檔補(bǔ)正數(shù)據(jù)向量和讀下一檔讀時間向量合并 為一個測試向量，形成第一個測試向量、第二個測試向量、……、第N個測試向量，即把經(jīng) 過所述芯片補(bǔ)正數(shù)據(jù)同時鐘周期微調(diào)范圍對應(yīng)表中的后一檔的時鐘周期微調(diào)范圍以內(nèi)的 讀時間之后再向被測芯片發(fā)送第二測試指令的讀下一檔讀時間向量，和寫前一檔的時鐘周 期微調(diào)范圍對應(yīng)的芯片補(bǔ)正數(shù)據(jù)到被測芯片的寫前一檔補(bǔ)正數(shù)據(jù)向量兩個指令向量依序 分別合并為多個測試向量；即將寫第一檔補(bǔ)正數(shù)據(jù)向量A1和讀第二檔讀時間向量合并為 第一個測試向量，將寫第二檔補(bǔ)正數(shù)據(jù)向量A2和讀第三檔讀時間向量合并為第二個測試向 量，……，將寫第N檔補(bǔ)正數(shù)據(jù)向量々,和讀第N+1檔讀時間向量合并為第N個測試向量；三.在并行測試機(jī)臺的程序中將多個被測芯片的經(jīng)過初始頻率范圍的檢測后的測試 狀態(tài)賦值給在所述程序中的軟件寄存器變量；設(shè)置并行測試機(jī)臺的程序中的軟件計數(shù)器變 量周期值為N ；四.所述程序?qū)④浖拇嫫髯兞?，賦值給并行測試機(jī)臺的硬件寄存器，從而來設(shè)定哪 些測試通道所接的芯片為被測試芯片，為通過狀態(tài)的硬件寄存器對應(yīng)的測試通道所接的芯 片為被測試芯片；并將并行測試機(jī)臺的程序中軟件計數(shù)器變量清零；五.并行測試機(jī)臺執(zhí)行當(dāng)前的測試向量；并使所述程序中軟件計數(shù)器加1；六.并行測試機(jī)臺監(jiān)測各被測芯片的反饋數(shù)據(jù)波形，得到各芯片測試狀態(tài)，將各芯片 測試狀態(tài)分別賦值給各芯片所接測試通道相對應(yīng)的硬件寄存器，從而來設(shè)定哪些測試通道 所接的芯片為被測試芯片，為通過狀態(tài)的硬件寄存器對應(yīng)的測試通道所接的芯片為被測試 七.如果并行測試機(jī)臺的程序中軟件計數(shù)器的值小于等于N，則將下一個測試向量作 為當(dāng)前測試向量，進(jìn)行步驟五；如果軟件計數(shù)器的值大于N，則進(jìn)行步驟八；八.所述程序?qū)④浖拇嫫髯兞恐斜４娴母鞅粶y芯片經(jīng)過初始頻率范圍檢測后的測 試狀態(tài)，賦值給并行測試機(jī)臺的硬件寄存器；九.并行測試機(jī)臺將為通過狀態(tài)的硬件寄存器對應(yīng)的測試通道連接的被測芯片中最 后寫入的芯片補(bǔ)正數(shù)據(jù)激活，各被測芯片中的時鐘周期微調(diào)電路根據(jù)最后寫入的芯片補(bǔ)正 數(shù)據(jù)對時鐘周期進(jìn)行微調(diào)。
2.根據(jù)權(quán)利要求1所述的在并行測試機(jī)臺上實現(xiàn)芯片頻率微調(diào)的方法，其特征在于， 在步驟九之后，并行測試機(jī)臺對為通過狀態(tài)的硬件寄存器對應(yīng)的測試通道連接的被測芯片 執(zhí)行一設(shè)定時間的讀時間向量，檢測經(jīng)過初始頻率范圍的檢測后的測試狀態(tài)為通過的各被 測芯片的時鐘周期是否在微調(diào)后指定的范圍內(nèi)。
3.根據(jù)權(quán)利要求1所述的在并行測試機(jī)臺上實現(xiàn)芯片頻率微調(diào)的方法，其特征在于， 步驟二中，第一個測試向量中的讀第二檔讀時間向量的讀時間為B2,第二個測試向量中的讀第三檔讀時間向量的讀時間為B3，第三個測試向量中的讀第四檔讀時間向量的讀時間為 B4,……，第N個測試向量中的讀第N+1檔讀時間向量的讀時間為Bn+1。
全文摘要
本發(fā)明公開了一種在并行測試機(jī)臺上實現(xiàn)芯片頻率微調(diào)的方法，在并行測試機(jī)臺的程序中將寫前一檔補(bǔ)正數(shù)據(jù)向量和讀下一檔讀時間向量合并為一個測試向量，得到多個測試向量，然后并行測試機(jī)臺依次執(zhí)行所述多個測試向量，不斷循環(huán)直到同測對象集合中所有被測的芯片全部失效剔除或到循環(huán)結(jié)束，最后將為通過狀態(tài)的硬件寄存器對應(yīng)的測試通道連接的被測芯片中最后寫入的芯片補(bǔ)正數(shù)據(jù)激活，各被測芯片中的時鐘周期微調(diào)電路根據(jù)最后寫入的芯片補(bǔ)正數(shù)據(jù)對時鐘周期進(jìn)行微調(diào)。本發(fā)明能對多芯片進(jìn)行頻率同測。
文檔編號G01R31/28GK102135596SQ20101002735
公開日2011年7月27日 申請日期2010年1月22日 優(yōu)先權(quán)日2010年1月22日
發(fā)明者武建宏 申請人:上海華虹Nec電子有限公司