專利名稱：對含adc和dac的模擬基帶芯片自動測試的電路結(jié)構(gòu)及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路領(lǐng)域，特別涉及集成電路芯片測試技術(shù)領(lǐng)域，具體是指一種實現(xiàn)對具有模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的模擬基帶芯片進行自動測試的電路結(jié)構(gòu)及其方法。
背景技術(shù)：
芯片測試是芯片研發(fā)過程中極其重要一個步驟，測試方案的優(yōu)劣極大地影響著芯片的研發(fā)周期及研發(fā)成本。好的測試方案可以提高芯片的成品率，縮短研發(fā)周期，降低研發(fā)成本。包含ADC和DAC的模擬基帶芯片研發(fā)過程中，測試方案的穩(wěn)定性，測試結(jié)果的可靠性， 以及測試效率都是影響芯片研發(fā)的重要因素。手機終端的核心包括射頻、模擬基帶和數(shù)字基帶。模擬基帶芯片的模擬端與射頻芯片相連，數(shù)字端與數(shù)字基帶芯片相連。模擬基帶芯片一般由兩個DAC和兩個ADC、數(shù)字濾波器、控制邏輯等部分組成。DAC和ADC作為模擬基帶芯片的重要組成部分，其性能優(yōu)劣是芯片的一個重要指標。LVDS(Low-Voltage Differential Signaling)，即低壓差分信號，是 1994 年由美國國家半導體公司提出的一種信號傳輸模式，他是一種滿足當今高性能數(shù)據(jù)傳輸應用的新型技術(shù)。LVDS技術(shù)擁有330mV的低壓差分信號和快速過渡時間，這可以使產(chǎn)品達到幾百 Mbps到2(ibpS的高數(shù)據(jù)速率。此外，這種低壓擺幅還可以降低功耗。LVDS技術(shù)被廣泛應用于通信芯片的信號傳輸。FPGA(Field Programmable Gate Array) BP 現(xiàn)場可編程門陣列，它是在 PAL (ProgrammableArray Logic 可編程陣列邏輯)、GAL (Generic Array Logic 通用陣列邏輯)、EPLD (ErasableftOgrammabIe Logic Device可擦除可編程邏輯器件)等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。FPGA的使用非常靈活，同一片F(xiàn)PGA通過不同的編程數(shù)據(jù)可以產(chǎn)生不同的電路功能。FPGA在通信、 數(shù)據(jù)處理、網(wǎng)絡、儀器、工業(yè)控制、軍事和航空航天等眾多領(lǐng)域得到了廣泛應用。目前FPGA 的品種很多，有XILINX公司的Virtex系列、TI公司的TPC系列、ALTERA公司的Mratix系列等。DA轉(zhuǎn)換器(數(shù)模轉(zhuǎn)換器)是一種將二進制數(shù)字量形式的離散信號轉(zhuǎn)換成以標準量(或參考量)為基準的模擬量的轉(zhuǎn)換器，簡稱DAC或D/A轉(zhuǎn)換器。最常見的數(shù)模轉(zhuǎn)換器是將并行二進制的數(shù)字量轉(zhuǎn)換為直流電壓。AD轉(zhuǎn)換器(模數(shù)轉(zhuǎn)換器)是一種將模擬信號轉(zhuǎn)變?yōu)槎M制數(shù)字信號的電子元件， 簡稱ADC或A/D轉(zhuǎn)換器。任何一個模數(shù)轉(zhuǎn)換器都需要一個參考模擬量作為轉(zhuǎn)換的標準，比較常見的參考標準為最大的可轉(zhuǎn)換信號大小。而輸出的數(shù)字量則表示輸入信號相對于參考信號的大小。最常見的模數(shù)轉(zhuǎn)換器是將電壓量轉(zhuǎn)換成并行二進制數(shù)字量。AD轉(zhuǎn)換器和DA轉(zhuǎn)換器目前被廣泛應用于通信等各個領(lǐng)域，是模擬基帶芯片的重要組成部分。包含ADC和DAC的模擬基帶芯片的一般測試方法是分別對ADC和DAC進行誤差測試。信號發(fā)生器從ADC的模擬輸入端輸入一個波形，用邏輯分析儀采集數(shù)字輸出，再與理想的波形做比較計算ADC誤差大小。從DAC的數(shù)字端輸入一組數(shù)字信號，用示波器觀察模擬端的輸出波形，再與理想波形做比較計算DAC的誤差大小。同時，由于模擬信號的產(chǎn)生需要信號發(fā)生器，發(fā)送波形可變性不高，無法測量不同波形不同頻率組合的信號。模擬信號的接收需要萬用表或示波器等設(shè)備，無法得到精確電壓值，測試結(jié)果準確性較低。數(shù)字信號的接收需要邏輯分析儀，自動化程度較低，效率較低。以上測試方法有以下缺點(1)測試系統(tǒng)復雜，自動化程度低；(2)可測量的波形比較單一；(3) DAC的模擬輸出不易觀察統(tǒng)計，從而影響計算精度；(4)測試時間長，效率低。

發(fā)明內(nèi)容
本發(fā)明的目的是克服了上述現(xiàn)有技術(shù)中的缺點，提供一種能夠?qū)崿F(xiàn)實時自動化測試、實時顯示測試結(jié)果、有效降低測試系統(tǒng)的復雜程度、提高測試精度和效率、結(jié)構(gòu)簡單實用、過程方便快捷、工作性能穩(wěn)定可靠、適用范圍較為廣泛的實現(xiàn)對具有模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的模擬基帶芯片進行自動測試的電路結(jié)構(gòu)及其方法。為了實現(xiàn)上述的目的，本發(fā)明的實現(xiàn)對具有模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的模擬基帶芯片進行自動測試的電路結(jié)構(gòu)及其方法如下該實現(xiàn)對具有模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的模擬基帶芯片進行自動測試的電路結(jié)構(gòu)，其主要特點是，所述的電路結(jié)構(gòu)中包括測試控制功能裝置，所述的測試控制功能裝置中包括發(fā)送數(shù)據(jù)存儲模塊、接收數(shù)據(jù)存儲模塊、低壓差分信號轉(zhuǎn)換模塊、發(fā)送和停止控制模塊、誤差計算模塊、測試結(jié)果顯示模塊，所述的低壓差分信號轉(zhuǎn)換模塊與所述的模擬基帶芯片的低壓差分信號輸入端和低壓差分信號輸出端均相連接，所述的模擬基帶芯片的數(shù)模轉(zhuǎn)換器的輸出端與模數(shù)轉(zhuǎn)換器的輸入端相連接，且該低壓差分信號轉(zhuǎn)換模塊與所述的發(fā)送數(shù)據(jù)存儲模塊、接收數(shù)據(jù)存儲模塊和發(fā)送和停止控制模塊均相連接，所述的發(fā)送數(shù)據(jù)存儲模塊、接收數(shù)據(jù)存儲模塊均依次通過所述的誤差計算模塊、所述的測試結(jié)果顯示模塊和外部顯示裝置相連接。該實現(xiàn)對具有模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的模擬基帶芯片進行自動測試的電路結(jié)構(gòu)中的測試控制功能裝置為可編程邏輯器件。該實現(xiàn)對具有模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的模擬基帶芯片進行自動測試的電路結(jié)構(gòu)中的可編程邏輯器件為FPGA芯片。該實現(xiàn)對具有模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的模擬基帶芯片進行自動測試的電路結(jié)構(gòu)中的FPGA芯片為Spartan3A系列的XC3S50AN芯片。該實現(xiàn)對具有模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的模擬基帶芯片進行自動測試的電路結(jié)構(gòu)中的發(fā)送數(shù)據(jù)存儲模塊為發(fā)送數(shù)據(jù)RAM存儲模塊，所述的接收數(shù)據(jù)存儲模塊為接收數(shù)據(jù) RAM存儲模塊。
該實現(xiàn)對具有模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的模擬基帶芯片進行自動測試的電路結(jié)構(gòu)中的低壓差分信號轉(zhuǎn)換模塊為低壓差分信號轉(zhuǎn)換邏輯模塊，所述的發(fā)送和停止控制模塊為發(fā)送和停止控制邏輯模塊，所述的誤差計算模塊為誤差計算邏輯模塊，所述的測試結(jié)果顯示模塊為測試結(jié)果顯示邏輯模塊。該實現(xiàn)對具有模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的模擬基帶芯片進行自動測試的電路結(jié)構(gòu)中的外部顯示裝置為數(shù)個LED顯示單元。該基于上述的電路結(jié)構(gòu)實現(xiàn)對具有模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的模擬基帶芯片進行自動測試的方法，其主要特點是，所述的方法包括以下步驟(1)將所述的電路結(jié)構(gòu)中的測試控制功能裝置與所述的模擬基帶芯片相連接，并將所述的模擬基帶芯片的數(shù)模轉(zhuǎn)換器的輸出端與模數(shù)轉(zhuǎn)換器的輸入端相連接；(2)所述的發(fā)送和停止控制模塊啟動測試過程，并將預存于所述的發(fā)送數(shù)據(jù)存儲模塊中的發(fā)送數(shù)據(jù)通過所述的低壓差分信號轉(zhuǎn)換模塊發(fā)送至所述的模擬基帶芯片中；(3)所述的低壓差分信號轉(zhuǎn)換模塊接收所述的模擬基帶芯片的環(huán)回數(shù)據(jù)，并將所述的環(huán)回數(shù)據(jù)存入所述的接收數(shù)據(jù)存儲模塊中；(4)所述的誤差計算模塊計算發(fā)送數(shù)據(jù)與環(huán)回數(shù)據(jù)之間的誤差并進行測試結(jié)果判斷；(5)所述的誤差計算模塊將測試結(jié)果送至所述的測試結(jié)果顯示模塊；(6)所述的測試結(jié)果顯示模塊根據(jù)測試結(jié)果驅(qū)動所述的外部顯示裝置進行結(jié)果實時顯示。該實現(xiàn)對具有模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的模擬基帶芯片進行自動測試的方法中的誤差計算模塊計算發(fā)送數(shù)據(jù)與環(huán)回數(shù)據(jù)之間的誤差并進行測試結(jié)果判斷，包括以下步驟(11)所述的誤差計算模塊從所述的發(fā)送數(shù)據(jù)存儲模塊中讀取發(fā)送數(shù)據(jù)，并從所述的接收數(shù)據(jù)存儲模塊中讀取環(huán)回數(shù)據(jù)；(12)所述的誤差計算模塊根據(jù)以下公式計算發(fā)送數(shù)據(jù)與環(huán)回數(shù)據(jù)之間的誤差 Erroravg Error = ( Σ | dl[i) - ul{i) \)!Ν·
名ι=0其中，ul (i)為發(fā)送數(shù)據(jù)的采樣值，dl(i)為環(huán)回數(shù)據(jù)的采樣值，N為采樣點數(shù)量；(13)判斷所述的誤差Erroravg是否小于系統(tǒng)預設(shè)的誤差門限值；(14)如果是，則誤差在允許范圍之內(nèi)，返回模擬基帶芯片是良品的測試結(jié)果；(15)如果否，則誤差超出允許范圍，返回模擬基帶芯片為次品的測試結(jié)果。該實現(xiàn)對具有模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的模擬基帶芯片進行自動測試的方法中的采樣點數(shù)量N為2048。該實現(xiàn)對具有模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的模擬基帶芯片進行自動測試的方法中的誤差門限值為10。該實現(xiàn)對具有模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的模擬基帶芯片進行自動測試的方法中的測試結(jié)果顯示模塊根據(jù)測試結(jié)果驅(qū)動所述的外部顯示裝置進行結(jié)果實時顯示，包括以下步驟
6
(21)如果測試正在進行中，則所述的測試結(jié)果顯示模塊向所述的外部顯示裝置輸出“00”的控制信號；(22)如果測試結(jié)果為模擬基帶芯片是良品，則所述的測試結(jié)果顯示模塊向所述的外部顯示裝置輸出“01”的控制信號；(23)如果測試結(jié)果為模擬基帶芯片是次品，則所述的測試結(jié)果顯示模塊向所述的外部顯示裝置輸出“10”的控制信號。該實現(xiàn)對具有模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的模擬基帶芯片進行自動測試的方法中的測試控制功能裝置為FPGA芯片，所述的步驟( 之前還包括以下步驟(31)使用硬件描述語言編寫實現(xiàn)測試控制功能的FPGA邏輯代碼；(32)將該FPGA邏輯代碼燒寫入FPGA芯片中。該實現(xiàn)對具有模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的模擬基帶芯片進行自動測試的方法中的硬件描述語言為Verilog硬件描述語言或者高速集成電路硬件描述語言。采用了該發(fā)明的實現(xiàn)對具有模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的模擬基帶芯片進行自動測試的電路結(jié)構(gòu)及其方法，由于其中的FPGA芯片易于編程，可靈活改變內(nèi)部邏輯，使得測試者可以方便地搭建測試平臺，并利用了 DAC、ADC模塊形成測試環(huán)路，并采用FPGA進行誤差計算，從而實現(xiàn)了對含有ADC和DAC的模擬基帶芯片的自動化測試，而且不需要任何其他的處理器芯片和信號發(fā)生器、邏輯分析儀、萬用表等儀器，即可快速、準確的完成誤差計算， 并能夠?qū)崟r顯示測試結(jié)果，不但大大降低了測試系統(tǒng)的復雜程度，而且大大縮短了測試時間，提高了測試精度和可靠性，測試結(jié)果簡單直觀，而且結(jié)構(gòu)簡單實用，過程方便快捷，工作性能穩(wěn)定可靠，適用范圍較為廣泛。


圖1為本發(fā)明的實現(xiàn)對具有模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的模擬基帶芯片進行自動測試的電路結(jié)構(gòu)的整體結(jié)構(gòu)示意圖。圖2為本發(fā)明的實現(xiàn)對具有模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的模擬基帶芯片進行自動測試的電路結(jié)構(gòu)中測試控制功能裝置的內(nèi)部功能模塊組成示意圖。圖3為本發(fā)明的實現(xiàn)對具有模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的模擬基帶芯片進行自動測試的方法的流程圖。圖4a、4b為采用本發(fā)明的實現(xiàn)對具有模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的模擬基帶芯片進行自動測試的方法的測試結(jié)果比較示意圖。
具體實施例方式為了能夠更清楚地理解本發(fā)明的技術(shù)內(nèi)容，特舉以下實施例詳細說明。請參閱圖1和圖2所示，該實現(xiàn)對具有模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的模擬基帶芯片進行自動測試的電路結(jié)構(gòu)，其中，所述的電路結(jié)構(gòu)中包括測試控制功能裝置，所述的測試控制功能裝置中包括發(fā)送數(shù)據(jù)存儲模塊、接收數(shù)據(jù)存儲模塊、低壓差分信號轉(zhuǎn)換模塊、發(fā)送和停止控制模塊、誤差計算模塊、測試結(jié)果顯示模塊，所述的低壓差分信號轉(zhuǎn)換模塊與所述的模擬基帶芯片的低壓差分信號輸入端和低壓差分信號輸出端均相連接，所述的模擬基帶芯片的數(shù)模轉(zhuǎn)換器的輸出端與模數(shù)轉(zhuǎn)換器的輸入端相連接，且該低壓差分信號轉(zhuǎn)換模塊與所
7述的發(fā)送數(shù)據(jù)存儲模塊、接收數(shù)據(jù)存儲模塊和發(fā)送和停止控制模塊均相連接，所述的發(fā)送數(shù)據(jù)存儲模塊、接收數(shù)據(jù)存儲模塊均依次通過所述的誤差計算模塊、所述的測試結(jié)果顯示模塊和外部顯示裝置相連接。其中，所述的測試控制功能裝置為可編程邏輯器件，該可編程邏輯器件為FPGA芯片，該FPGA芯片為Spartan3A系列的XC3S50AN芯片。同時，所述的發(fā)送數(shù)據(jù)存儲模塊為發(fā)送數(shù)據(jù)RAM存儲模塊，所述的接收數(shù)據(jù)存儲模塊為接收數(shù)據(jù)RAM存儲模塊，所述的低壓差分信號轉(zhuǎn)換模塊為低壓差分信號轉(zhuǎn)換邏輯模塊，所述的發(fā)送和停止控制模塊為發(fā)送和停止控制邏輯模塊，所述的誤差計算模塊為誤差計算邏輯模塊，所述的測試結(jié)果顯示模塊為測試結(jié)果顯示邏輯模塊。另外，所述的外部顯示裝置為數(shù)個LED顯示單元。再請參閱圖3所示，該基于上述的電路結(jié)構(gòu)實現(xiàn)對具有模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的模擬基帶芯片進行自動測試的方法，其中，所述的方法包括以下步驟(1)將所述的電路結(jié)構(gòu)中的測試控制功能裝置與所述的模擬基帶芯片相連接，并將所述的模擬基帶芯片的數(shù)模轉(zhuǎn)換器的輸出端與模數(shù)轉(zhuǎn)換器的輸入端相連接；(11)使用硬件描述語言編寫實現(xiàn)測試控制功能的FPGA邏輯代碼；所述的硬件描述語言可以為Verilog硬件描述語言或者高速集成電路硬件描述語言；(12)將該FPGA邏輯代碼燒寫入FPGA芯片中；(2)所述的發(fā)送和停止控制模塊啟動測試過程，并將預存于所述的發(fā)送數(shù)據(jù)存儲模塊中的發(fā)送數(shù)據(jù)通過所述的低壓差分信號轉(zhuǎn)換模塊發(fā)送至所述的模擬基帶芯片中；(3)所述的低壓差分信號轉(zhuǎn)換模塊接收所述的模擬基帶芯片的環(huán)回數(shù)據(jù)，并將所述的環(huán)回數(shù)據(jù)存入所述的接收數(shù)據(jù)存儲模塊中；(4)所述的誤差計算模塊計算發(fā)送數(shù)據(jù)與環(huán)回數(shù)據(jù)之間的誤差并進行測試結(jié)果判斷，包括以下步驟(a)所述的誤差計算模塊從所述的發(fā)送數(shù)據(jù)存儲模塊中讀取發(fā)送數(shù)據(jù)，并從所述的接收數(shù)據(jù)存儲模塊中讀取環(huán)回數(shù)據(jù)；(b)所述的誤差計算模塊根據(jù)以下公式計算發(fā)送數(shù)據(jù)與環(huán)回數(shù)據(jù)之間的誤差 Erroravg Error = (Σ | J/(/)- /(/)|)/#；其中，ul⑴為發(fā)送數(shù)據(jù)的采樣值，dl⑴為環(huán)回數(shù)據(jù)的采樣值，N為采樣點數(shù)量； 該采樣點數(shù)量N為2048，該誤差門限值為10 ；(c)判斷所述的誤差Erroravg是否小于系統(tǒng)預設(shè)的誤差門限值；(d)如果是，則誤差在允許范圍之內(nèi)，返回模擬基帶芯片是良品的測試結(jié)果；(e)如果否，則誤差超出允許范圍，返回模擬基帶芯片為次品的測試結(jié)果；(5)所述的誤差計算模塊將測試結(jié)果送至所述的測試結(jié)果顯示模塊；(6)所述的測試結(jié)果顯示模塊根據(jù)測試結(jié)果驅(qū)動所述的外部顯示裝置進行結(jié)果實時顯示，包括以下步驟(a)如果測試正在進行中，則所述的測試結(jié)果顯示模塊向所述的外部顯示裝置輸出“00”的控制信號；
(b)如果測試結(jié)果為模擬基帶芯片是良品，則所述的測試結(jié)果顯示模塊向所述的外部顯示裝置輸出“01”的控制信號；(c)如果測試結(jié)果為模擬基帶芯片是次品，則所述的測試結(jié)果顯示模塊向所述的外部顯示裝置輸出“10”的控制信號。在實際使用當中，請參閱圖1所示，其中，本發(fā)明只需要一個FPGA即可實現(xiàn)ADC、 DAC的自動化測試。把待測芯片的DAC輸出引腳與ADC輸入引腳相連，F(xiàn)PGA從芯片的LVDS 輸入端輸入數(shù)字信號，經(jīng)過芯片內(nèi)部數(shù)字邏輯，并由DAC轉(zhuǎn)換為模擬信號輸出，再送入ADC 輸入引腳，經(jīng)過ADC轉(zhuǎn)換成數(shù)字信號，再經(jīng)過待測芯片內(nèi)部數(shù)字邏輯，轉(zhuǎn)換成LVDS信號，輸出返回給FPGA。FPGA將發(fā)送波形與接收波形進行比較計算即可得到測量誤差。FPGA的I/ 0接口與外部LED相連，即可將測試結(jié)果實時顯示出來。本發(fā)明所用到的FPGA需要具備一定的RAM容量，且支持LVDS接口，如Xilinx公司的Spartan3A系列。FPGA主要實現(xiàn)五部分邏輯功能用于存儲發(fā)送數(shù)據(jù)和接收數(shù)據(jù)的 RAM邏輯、數(shù)字信號與LVDS標準信號的轉(zhuǎn)換邏輯、向待測芯片發(fā)送數(shù)據(jù)和停止發(fā)送的控制邏輯、誤差計算邏輯，以及測試結(jié)果顯示邏輯。 FPGA芯片的內(nèi)部邏輯功能如圖2所示。其中，發(fā)送數(shù)據(jù)RAM用于存儲FPGA需要發(fā)送的數(shù)據(jù)信號，可以是若干個周期的呈正弦分布的數(shù)字信號；接收數(shù)據(jù)RAM用于存儲FPGA 接收到的數(shù)字信號；LVDS轉(zhuǎn)換邏輯模塊負責LVDS標準信號與一般數(shù)字信號之間的轉(zhuǎn)換， 具體是把待發(fā)送的數(shù)字信號轉(zhuǎn)換為串行的LVDS信號，同時把接收到的串行的LVDS信號轉(zhuǎn)換為并行的數(shù)字信號；發(fā)送和停止控制邏輯模塊負責檢測開始發(fā)送和停止發(fā)送信號，控制 LVDS轉(zhuǎn)換邏輯模塊開始或停止工作；誤差計算邏輯模塊根據(jù)發(fā)送數(shù)據(jù)RAM和接收數(shù)據(jù)RAM 的值進行誤差計算；測試結(jié)果顯示邏輯模塊通過FPGA的I/O 口與外界LED相連，通過一定組合將誤差結(jié)果顯示出來。當發(fā)送和停止控制邏輯模塊檢測到開始發(fā)送信號時，開始通過LVDS轉(zhuǎn)換邏輯模塊將發(fā)送數(shù)據(jù)RAM中的數(shù)據(jù)轉(zhuǎn)換為LVDS標準信號發(fā)送出去，同時LVDS接口開始接收數(shù)據(jù)， 通過LVDS轉(zhuǎn)換邏輯模塊將接收的LVDS信號轉(zhuǎn)換為一般的數(shù)字信號并依次存儲于接收數(shù)據(jù) RAM。當發(fā)送和停止控制邏輯模塊檢測到停止信號時，F(xiàn)PGA芯片停止發(fā)送數(shù)據(jù)。誤差計算邏輯模塊根據(jù)發(fā)送數(shù)據(jù)RAM和接收數(shù)據(jù)RAM的值進行誤差計算，并通過測試結(jié)果顯示邏輯模塊將誤差用FPGA芯片的外圍LED顯示出來。誤差計算是FPGA邏輯設(shè)計中最重要的一個部分，本發(fā)明采用以下公式進行誤差計算

權(quán)利要求
1.一種實現(xiàn)對具有模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的模擬基帶芯片進行自動測試的電路結(jié)構(gòu)，其特征在于，所述的電路結(jié)構(gòu)中包括測試控制功能裝置，所述的測試控制功能裝置中包括發(fā)送數(shù)據(jù)存儲模塊、接收數(shù)據(jù)存儲模塊、低壓差分信號轉(zhuǎn)換模塊、發(fā)送和停止控制模塊、 誤差計算模塊、測試結(jié)果顯示模塊，所述的低壓差分信號轉(zhuǎn)換模塊與所述的模擬基帶芯片的低壓差分信號輸入端和低壓差分信號輸出端均相連接，所述的模擬基帶芯片的數(shù)模轉(zhuǎn)換器的輸出端與模數(shù)轉(zhuǎn)換器的輸入端相連接，且該低壓差分信號轉(zhuǎn)換模塊與所述的發(fā)送數(shù)據(jù)存儲模塊、接收數(shù)據(jù)存儲模塊和發(fā)送和停止控制模塊均相連接，所述的發(fā)送數(shù)據(jù)存儲模塊、 接收數(shù)據(jù)存儲模塊均依次通過所述的誤差計算模塊、所述的測試結(jié)果顯示模塊和外部顯示裝置相連接。
2.根據(jù)權(quán)利要求1所述的實現(xiàn)對具有模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的模擬基帶芯片進行自動測試的電路結(jié)構(gòu)，其特征在于，所述的測試控制功能裝置為可編程邏輯器件。
3.根據(jù)權(quán)利要求2所述的實現(xiàn)對具有模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的模擬基帶芯片進行自動測試的電路結(jié)構(gòu)，其特征在于，所述的可編程邏輯器件為FPGA芯片。
4.根據(jù)權(quán)利要求3所述的實現(xiàn)對具有模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的模擬基帶芯片進行自動測試的電路結(jié)構(gòu)，其特征在于，所述的FPGA芯片為Spartan3A系列的)(C3S50AN芯片。
5.根據(jù)權(quán)利要求2至4中任一項所述的實現(xiàn)對具有模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的模擬基帶芯片進行自動測試的電路結(jié)構(gòu)，其特征在于，所述的發(fā)送數(shù)據(jù)存儲模塊為發(fā)送數(shù)據(jù)RAM 存儲模塊，所述的接收數(shù)據(jù)存儲模塊為接收數(shù)據(jù)RAM存儲模塊。
6.根據(jù)權(quán)利要求2至4中任一項所述的實現(xiàn)對具有模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的模擬基帶芯片進行自動測試的電路結(jié)構(gòu)，其特征在于，所述的低壓差分信號轉(zhuǎn)換模塊為低壓差分信號轉(zhuǎn)換邏輯模塊，所述的發(fā)送和停止控制模塊為發(fā)送和停止控制邏輯模塊，所述的誤差計算模塊為誤差計算邏輯模塊，所述的測試結(jié)果顯示模塊為測試結(jié)果顯示邏輯模塊。
7.根據(jù)權(quán)利要求1至4中任一項所述的實現(xiàn)對具有模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的模擬基帶芯片進行自動測試的電路結(jié)構(gòu)，其特征在于，所述的外部顯示裝置為數(shù)個LED顯示單元。
8.一種基于權(quán)利要求1所述的電路結(jié)構(gòu)實現(xiàn)對具有模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的模擬基帶芯片進行自動測試的方法，其特征在于，所述的方法包括以下步驟(1)將所述的電路結(jié)構(gòu)中的測試控制功能裝置與所述的模擬基帶芯片相連接，并將所述的模擬基帶芯片的數(shù)模轉(zhuǎn)換器的輸出端與模數(shù)轉(zhuǎn)換器的輸入端相連接；(2)所述的發(fā)送和停止控制模塊啟動測試過程，并將預存于所述的發(fā)送數(shù)據(jù)存儲模塊中的發(fā)送數(shù)據(jù)通過所述的低壓差分信號轉(zhuǎn)換模塊發(fā)送至所述的模擬基帶芯片中；(3)所述的低壓差分信號轉(zhuǎn)換模塊接收所述的模擬基帶芯片的環(huán)回數(shù)據(jù)，并將所述的環(huán)回數(shù)據(jù)存入所述的接收數(shù)據(jù)存儲模塊中；(4)所述的誤差計算模塊計算發(fā)送數(shù)據(jù)與環(huán)回數(shù)據(jù)之間的誤差并進行測試結(jié)果判斷；(5)所述的誤差計算模塊將測試結(jié)果送至所述的測試結(jié)果顯示模塊；(6)所述的測試結(jié)果顯示模塊根據(jù)測試結(jié)果驅(qū)動所述的外部顯示裝置進行結(jié)果實時顯示。
9.根據(jù)權(quán)利要求8所述的實現(xiàn)對具有模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的模擬基帶芯片進行自動測試的方法，其特征在于，所述的誤差計算模塊計算發(fā)送數(shù)據(jù)與環(huán)回數(shù)據(jù)之間的誤差并進行測試結(jié)果判斷，包括以下步驟(11)所述的誤差計算模塊從所述的發(fā)送數(shù)據(jù)存儲模塊中讀取發(fā)送數(shù)據(jù)，并從所述的接收數(shù)據(jù)存儲模塊中讀取環(huán)回數(shù)據(jù)；(12)所述的誤差計算模塊根據(jù)以下公式計算發(fā)送數(shù)據(jù)與環(huán)回數(shù)據(jù)之間的誤差 Erroravg Erroravg={i\dl{i)-ul{i)\)lN·,其中，ul (i)為發(fā)送數(shù)據(jù)的采樣值，dl(i)為環(huán)回數(shù)據(jù)的采樣值，N為采樣點數(shù)量；(13)判斷所述的誤差Error,是否小于系統(tǒng)預設(shè)的誤差門限值；(14)如果是，則誤差在允許范圍之內(nèi)，返回模擬基帶芯片是良品的測試結(jié)果；(15)如果否，則誤差超出允許范圍，返回模擬基帶芯片為次品的測試結(jié)果。
10.根據(jù)權(quán)利要求9所述的實現(xiàn)對具有模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的模擬基帶芯片進行自動測試的方法，其特征在于，所述的采樣點數(shù)量N為2048。
11.根據(jù)權(quán)利要求9所述的實現(xiàn)對具有模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的模擬基帶芯片進行自動測試的方法，其特征在于，所述的誤差門限值為10。
12.根據(jù)權(quán)利要求9所述的實現(xiàn)對具有模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的模擬基帶芯片進行自動測試的方法，其特征在于，所述的測試結(jié)果顯示模塊根據(jù)測試結(jié)果驅(qū)動所述的外部顯示裝置進行結(jié)果實時顯示，包括以下步驟(21)如果測試正在進行中，則所述的測試結(jié)果顯示模塊向所述的外部顯示裝置輸出 “00”的控制信號；(22)如果測試結(jié)果為模擬基帶芯片是良品，則所述的測試結(jié)果顯示模塊向所述的外部顯示裝置輸出“01”的控制信號；(23)如果測試結(jié)果為模擬基帶芯片是次品，則所述的測試結(jié)果顯示模塊向所述的外部顯示裝置輸出“10”的控制信號。
13.根據(jù)權(quán)利要求8所述的實現(xiàn)對具有模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的模擬基帶芯片進行自動測試的方法，其特征在于，所述的測試控制功能裝置為FPGA芯片，所述的步驟⑵之前還包括以下步驟(31)使用硬件描述語言編寫實現(xiàn)測試控制功能的FPGA邏輯代碼；(32)將該FPGA邏輯代碼燒寫入FPGA芯片中。
14.根據(jù)權(quán)利要求13所述的實現(xiàn)對具有模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的模擬基帶芯片進行自動測試的方法，其特征在于，所述的硬件描述語言為Verilog硬件描述語言或者高速集成電路硬件描述語言。
全文摘要
本發(fā)明涉及一種對含ADC和DAC的模擬基帶芯片自動測試的電路結(jié)構(gòu)，其中低壓差分信號轉(zhuǎn)換模塊與模擬基帶芯片的低壓差分信號輸入端和低壓差分信號輸出端連接，模擬基帶芯片的數(shù)模轉(zhuǎn)換器的輸出端與模數(shù)轉(zhuǎn)換器的輸入端連接，低壓差分信號轉(zhuǎn)換模塊與發(fā)送數(shù)據(jù)存儲模塊、接收數(shù)據(jù)存儲模塊和發(fā)送和停止控制模塊連接，發(fā)送數(shù)據(jù)存儲模塊、接收數(shù)據(jù)存儲模塊通過誤差計算模塊、測試結(jié)果顯示模塊和外部顯示裝置連接。本發(fā)明還涉及基于該電路結(jié)構(gòu)對含ADC和DAC的模擬基帶芯片自動測試的方法。采用該種對含ADC和DAC的模擬基帶芯片自動測試的電路結(jié)構(gòu)及方法，降低了測試復雜程度，縮短了測試時間，提高了測試精度和可靠性，過程方便快捷，工作性能穩(wěn)定、適用范圍較為廣泛。
文檔編號G01R31/28GK102207535SQ20101013508
公開日2011年10月5日 申請日期2010年3月30日 優(yōu)先權(quán)日2010年3月30日
發(fā)明者胡垚 申請人:上海摩波彼克半導體有限公司