專利名稱：多層金屬互連金屬線的電遷移可靠性測(cè)試結(jié)構(gòu)及制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種多層金屬互連金屬線的電遷移可靠性測(cè)試結(jié)構(gòu)。本發(fā)明還涉及一種測(cè)試結(jié)構(gòu)的制備方法。
背景技術(shù)：
電遷移是金屬在高電流密度作用下發(fā)生質(zhì)量遷移的現(xiàn)象，使得金屬線中陰極一端出現(xiàn)空洞(導(dǎo)致電阻變大甚至斷路)；陽(yáng)極一端形成小丘或者晶須(與相鄰金屬線接觸而短路)。所以電遷移是影響器件可靠性的一個(gè)重要因素，電遷移測(cè)試也成為工藝可靠性評(píng)價(jià)的重要項(xiàng)目之一。傳統(tǒng)電遷移測(cè)試方法就是在高溫下對(duì)測(cè)試結(jié)構(gòu)加一個(gè)直流電流，同時(shí)觀察電阻變化，直到電阻發(fā)生一定變化后紀(jì)錄下失效時(shí)間。然后運(yùn)用統(tǒng)計(jì)方法和電遷移壽命模型推算壽命?，F(xiàn)有電遷移測(cè)試結(jié)構(gòu)為單一金屬層的測(cè)試結(jié)構(gòu)(見(jiàn)圖1)。在高溫(150 250攝氏度)環(huán)境下，對(duì)封裝好的測(cè)試結(jié)構(gòu)電流輸入端加一個(gè)恒定電流，同時(shí)通過(guò)量測(cè)電壓量測(cè)端電壓來(lái)監(jiān)控電阻的變化。通常是由于金屬線中電遷移產(chǎn)生空洞導(dǎo)致電阻值變大，使用掃描電鏡可以觀察電遷移金屬層形成的空洞的微觀形貌。隨著金屬互連層數(shù)越來(lái)越多，電遷移測(cè)試的結(jié)構(gòu)就越來(lái)越多，每一層都推算壽命測(cè)試需要的時(shí)間會(huì)很長(zhǎng)，同時(shí)傳統(tǒng)測(cè)試方法需要大量樣品的封裝，也需要更多的測(cè)試機(jī)臺(tái)和成本。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問(wèn)題是提供一種多層金屬互連金屬線的電遷移可靠性測(cè)試結(jié)構(gòu)，其能通過(guò)一個(gè)結(jié)構(gòu)實(shí)現(xiàn)多層金屬線的電遷移可靠性測(cè)試。為解決上述技術(shù)問(wèn)題，本發(fā)明的多層金屬互連金屬線的電遷移可靠性測(cè)試結(jié)構(gòu)， 該測(cè)試結(jié)構(gòu)包括多層金屬線，金屬線的長(zhǎng)度為大于等于200微米，金屬線的其它參數(shù)與所要測(cè)試的芯片設(shè)計(jì)相同，每?jī)蓪咏饘倬€之間采用通孔連接，形成類“弓”字結(jié)構(gòu)；其中第一層金屬線中遠(yuǎn)離通孔的一端和頂層金屬線中遠(yuǎn)離通孔的一端分別為設(shè)置有電流輸入端；各金屬線兩端分別設(shè)置有電壓量側(cè)端。本發(fā)明還提供了一種上述測(cè)試結(jié)構(gòu)的制備方法，為步驟一，將所述測(cè)試結(jié)構(gòu)設(shè)計(jì)在芯片的空白區(qū)域，整合到芯片制備的后道金屬化工藝中，完成整個(gè)芯片的制備；步驟二，在芯片切割的同時(shí)切割出所述測(cè)試結(jié)構(gòu)，后進(jìn)行封裝待用。本發(fā)明中，通過(guò)測(cè)試一個(gè)結(jié)構(gòu)獲得各層金屬線電遷移壽命數(shù)據(jù)，與傳統(tǒng)的單一金屬層電遷移測(cè)試結(jié)構(gòu)相比可以大大減少測(cè)試時(shí)間，縮短工藝開(kāi)發(fā)周期；減少測(cè)試樣品降低測(cè)試成本。尤其在新工藝開(kāi)發(fā)階段，可以快速評(píng)價(jià)金屬層電遷移可靠性風(fēng)險(xiǎn)。


下面結(jié)合附圖與具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明
圖1為現(xiàn)有的測(cè)試結(jié)構(gòu)示意圖；圖2為一具體的本發(fā)明的測(cè)試結(jié)構(gòu)示意圖；圖3為圖2的俯視圖；圖4為本發(fā)明的測(cè)試結(jié)構(gòu)制作及測(cè)試流程示意圖。
具體實(shí)施例方式本發(fā)明的多層金屬互連金屬線的電遷移可靠性測(cè)試結(jié)構(gòu)，包括多層金屬線，金屬線的長(zhǎng)度為大于等于200微米，金屬線的其它參數(shù)與所要測(cè)試的芯片設(shè)計(jì)相同，每?jī)蓪咏饘倬€之間采用通孔連接，形成類“弓”字結(jié)構(gòu)；其中第一層金屬線中遠(yuǎn)離通孔的一端和頂層金屬線中遠(yuǎn)離通孔的一端分別為設(shè)置有電流輸入端；各金屬線兩端分別設(shè)置有電壓量測(cè)端。每層金屬線的長(zhǎng)度相同。圖2為本發(fā)明一具體實(shí)施例，其中金屬線為5層，金屬線的長(zhǎng)度d選400微米，寬度b，通孔的大小a均為相關(guān)工藝芯片的設(shè)計(jì)要求設(shè)置(見(jiàn)圖3)。作為電流輸入端的Fl和 F2的寬度c為金屬線寬b的5倍，遵循測(cè)試電遷移率的指導(dǎo)標(biāo)準(zhǔn)。金屬線兩端的電壓量測(cè)端為金屬線s (寬度可為相關(guān)工藝最小設(shè)計(jì)尺寸)，采用本層的金屬淀積和刻蝕工藝中制備而成。上述測(cè)試結(jié)構(gòu)的制備整合在需要評(píng)價(jià)的產(chǎn)品制備中，具體制備方法為(見(jiàn)圖4) 將上述測(cè)試結(jié)構(gòu)按相關(guān)設(shè)計(jì)規(guī)則畫到需要評(píng)價(jià)電遷移可靠性的產(chǎn)品的版圖中，然后隨工藝流程制作出測(cè)試需要的晶圓；再將晶圓減薄劃片后獲得測(cè)試結(jié)構(gòu)，封裝好樣品(在電流輸入端和每層電壓量測(cè)端打線連出)。接下來(lái)的電遷移測(cè)試在電遷移輸入測(cè)試電流前要先量測(cè)一下該測(cè)試結(jié)構(gòu)每一層金屬線的電阻，然后再開(kāi)始電遷移測(cè)試；在高溫大電流測(cè)試過(guò)程中量測(cè)每層金屬線兩端的電壓，從而記錄每層金屬的電阻變化，記錄下各層金屬的失效時(shí)間，然后用各層失效時(shí)間數(shù)據(jù)按標(biāo)準(zhǔn)推算出各層電遷移壽命。該電遷移測(cè)試過(guò)程為常規(guī)的測(cè)試過(guò)程。采用本發(fā)明的測(cè)試結(jié)構(gòu)，可以通過(guò)一個(gè)結(jié)構(gòu)的測(cè)試得到各層金屬線電遷移的數(shù)據(jù)，大大降低了測(cè)試時(shí)間和成本。尤其在新工藝開(kāi)發(fā)階段，可以快速評(píng)價(jià)金屬層電遷移可靠性風(fēng)險(xiǎn)，縮短開(kāi)發(fā)周期。以5層后道金屬互連工藝為例，可以節(jié)約80%的樣品和時(shí)間。
權(quán)利要求
1.一種多層金屬互連金屬線的電遷移可靠性測(cè)試結(jié)構(gòu)，其特征在于所述測(cè)試結(jié)構(gòu)包括多層金屬線，所述金屬線的長(zhǎng)度為大于等于200微米，金屬線的其它參數(shù)與所要測(cè)試的芯片設(shè)計(jì)要求相同，每?jī)蓪咏饘倬€之間采用通孔連接，形成類“弓”字結(jié)構(gòu)；其中第一層金屬線中遠(yuǎn)離通孔的一端和頂層金屬線中遠(yuǎn)離通孔的一端分別為設(shè)置有電流輸入端；所述各層金屬線兩端分別設(shè)置有電壓量測(cè)端。
2.按照權(quán)利要求1所述的測(cè)試結(jié)構(gòu)，其特征在于所述電流輸入端的線寬為所述金屬線線寬的5倍。
3.按照權(quán)利要求1或2所述的測(cè)試結(jié)構(gòu)，其特征在于所述金屬線的長(zhǎng)度為400微米。
4.一種如權(quán)利要求1所述的測(cè)試結(jié)構(gòu)的制備方法，其特征在于步驟一，將所述測(cè)試結(jié)構(gòu)設(shè)計(jì)在芯片的空白區(qū)域，整合到芯片制備的后道金屬化工藝中，完成整個(gè)芯片的制備；步驟二，在芯片切割的同時(shí)切割出所述測(cè)試結(jié)構(gòu)，后進(jìn)行封裝待用。
全文摘要
本發(fā)明公開(kāi)了一種多層金屬互連金屬線的電遷移可靠性測(cè)試結(jié)構(gòu)，其包括多層金屬線，金屬線的長(zhǎng)度為大于等于200微米，金屬線的其它參數(shù)與所要測(cè)試的芯片設(shè)計(jì)要求相同，每?jī)蓪咏饘倬€之間采用通孔連接，形成類“弓”字結(jié)構(gòu)；其中第一層金屬線中遠(yuǎn)離通孔的一端和頂層金屬線中遠(yuǎn)離通孔的一端分別為設(shè)置有電流輸入端；各金屬線兩端分別設(shè)置有電壓量測(cè)端。采用本發(fā)明的測(cè)試結(jié)構(gòu)，通過(guò)測(cè)試一個(gè)結(jié)構(gòu)獲得各層金屬線電遷移壽命數(shù)據(jù)，可以大大減少測(cè)試時(shí)間，縮短工藝開(kāi)發(fā)周期；減少測(cè)試樣品降低測(cè)試成本。
文檔編號(hào)G01R27/02GK102446900SQ20101050405
公開(kāi)日2012年5月9日 申請(qǐng)日期2010年10月12日 優(yōu)先權(quán)日2010年10月12日
發(fā)明者廖炳隆, 王篤林, 范曾軼, 陳琦 申請(qǐng)人:上海華虹Nec電子有限公司