專利名稱：探針卡及其制作方法以及測(cè)試半導(dǎo)體元件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體元件的測(cè)試方法、用以測(cè)試半導(dǎo)體元件的探針卡以及探針卡的制作方法。
背景技術(shù)：
在制作集成電路以及半導(dǎo)體芯片時(shí)，必須測(cè)試電路與半導(dǎo)體芯片，以確保已制成功能元件(functional device) 0這種測(cè)試通常是利用一測(cè)試探針卡接觸半導(dǎo)體芯片的對(duì)應(yīng)區(qū)域并進(jìn)行一或多個(gè)功能測(cè)試。一般的測(cè)試探針卡通常一次可測(cè)試一個(gè)半導(dǎo)體芯片。傳統(tǒng)的探針卡包括一探針 (probe needle)，其可在測(cè)試時(shí)的任一瞬間電性耦接一半導(dǎo)體芯片。因此，探針通常會(huì)限制在任一瞬間的芯片測(cè)試數(shù)量。在工藝的測(cè)試步驟中，一次只能測(cè)試一個(gè)芯片可能會(huì)導(dǎo)致芯片的產(chǎn)能降低，從而可能會(huì)延遲或是降低整個(gè)產(chǎn)量并增加制作成本。因此，在這個(gè)技術(shù)領(lǐng)域中亟需可克服前述缺點(diǎn)并可同時(shí)測(cè)試多個(gè)芯片的方法。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提出一種探針卡，包括一接觸墊界面，包括多個(gè)正面接點(diǎn)與多個(gè)背面接點(diǎn)，正面接點(diǎn)與背面接點(diǎn)彼此電性連接，正面接點(diǎn)排列成同時(shí)電性連接一晶片上的多個(gè)芯片的各自的多個(gè)凸塊，且背面接點(diǎn)排列成電性連接一測(cè)試結(jié)構(gòu)的各自的多個(gè)接
點(diǎn)ο本發(fā)明提出一種探針卡的制作方法，包括提供一基板，基板具有一第一面與一第二面；形成多個(gè)貫穿基板導(dǎo)孔，貫穿基板導(dǎo)孔從第一面延伸至第二面以延伸穿過基板，其中貫穿基板導(dǎo)孔的形成方法包括使用一鏡像光刻掩模；在基板的第一面上形成鄰接貫穿基板導(dǎo)孔的多個(gè)第一導(dǎo)電結(jié)構(gòu)；在基板的第二面上形成多個(gè)內(nèi)連線結(jié)構(gòu)，內(nèi)連線結(jié)構(gòu)電性連接貫穿基板導(dǎo)孔；以及形成鄰接內(nèi)連線結(jié)構(gòu)的多個(gè)第二導(dǎo)電結(jié)構(gòu)。本發(fā)明提出一種測(cè)試半導(dǎo)體元件的方法，包括提供一探針卡，探針卡包括一接觸墊界面，接觸墊界面包括多個(gè)第一接點(diǎn)；將第一接點(diǎn)同時(shí)耦接至一半導(dǎo)體晶片上的多個(gè)芯片的多個(gè)導(dǎo)電凸塊；經(jīng)由接觸墊界面將一第一測(cè)試信號(hào)傳送至半導(dǎo)體晶片；以及接收來自于半導(dǎo)體晶片的一結(jié)果信號(hào)。本發(fā)明中，探針卡接觸墊界面可讓探針卡接觸同一晶片上的多個(gè)芯片，并可讓探針卡接觸同一晶片上的所有芯片。


圖1 圖16示出本發(fā)明一實(shí)施例的一探針卡接觸墊界面(probe cardcontact pad interface)的制作方法的中間步驟。圖17示出本發(fā)明另一實(shí)施例的具有探針卡接觸墊界面的一探針卡的示意圖。圖18示出本發(fā)明又一實(shí)施例的利用探針卡測(cè)試半導(dǎo)體元件的方法。
其中，附圖標(biāo)記說明如下10 埠板；12 容置環(huán)；14 接點(diǎn)；16 探針卡接觸墊界面；18 晶片;20 導(dǎo)電凸塊；100 基板；102 光致抗蝕劑層；104、106、112 開口；108 蝕刻終止層；110 光致抗蝕劑層；114 氧化層；116 貫穿基板導(dǎo)孔開口；118 導(dǎo)電薄膜；120 導(dǎo)電材料；122 貫穿基板導(dǎo)孔；124 保護(hù)層；126 背面金屬化層、金屬化層；128 過量的導(dǎo)電材料層；130 保護(hù)層；1；34 導(dǎo)電柱；136 導(dǎo)電凸塊；200、202、204、206 步驟。
具體實(shí)施例方式為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉一優(yōu)選實(shí)施例，并配合附圖，作詳細(xì)說明如下。以下將詳述本實(shí)施例的制作方法與使用方式。然而，值得注意的是，本文將提供許多可供實(shí)施的發(fā)明概念，其可在多種不同的情況下實(shí)施。在此討論的特定實(shí)施例僅用以介紹以特定的方法制作與使用所公開的主題，而非用以限定不同實(shí)施例的范圍。實(shí)施例包括一探針卡(其可同時(shí)測(cè)試同一晶片上的多個(gè)芯片，例如同一晶片上的所有芯片)以及操作該探針卡的方法。其他的實(shí)施例包括探針卡的制作方法，該探針卡可同時(shí)測(cè)試一晶片上的多個(gè)芯片。以下將詳述這些實(shí)施例中的某些實(shí)施例。圖1 圖16示出本發(fā)明一實(shí)施例的探針卡接觸墊界面的制作方法的中間步驟，該探針卡接觸墊界面為探針卡的一部件。圖17示出具有圖1 圖16中的探針卡接觸墊界面的探針卡的示意圖。在下述的內(nèi)容中將可了解，探針卡接觸墊界面可讓探針卡接觸同一晶片上的多個(gè)芯片，并可讓探針卡接觸同一晶片上的所有芯片。因此，圖18示出測(cè)試半導(dǎo)體元件的方法或是操作探針卡的方法。
圖1 圖3示出一基板的正面工藝(front side processing)的各種步驟。請(qǐng)參照?qǐng)D1，一基板100例如為高電阻硅，一光致抗蝕劑層102形成于基板100的一正面上。光致抗蝕劑層102包括多個(gè)暴露出基板100的開口 104?？衫每山邮艿墓饪碳夹g(shù)形成開口 104，例如使用一鏡像光刻掩模(mirrorlithography mask)曝光光致抗蝕劑層102。鏡像光刻掩?？梢暈橐还饪萄谀５溺R像版本，當(dāng)在使用探針卡接觸界面測(cè)試的晶片的芯片上形成凸塊下金屬層(under bump metal,UBM)接墊時(shí)，上述光刻掩?？捎靡詧D案化并形成貫穿保護(hù)層或是介電層的開口。開口 104可位于形成有貫穿基板導(dǎo)孔(throughsubstrate vias, TSVs)的區(qū)域中。通過在此步驟中使用鏡像光刻掩模，使可形成在基板100的正面上的柱狀結(jié)構(gòu)在測(cè)試的過程中可對(duì)齊并接觸形成在晶片的芯片上的導(dǎo)電凸塊，這在下文中將詳細(xì)描述。在圖2中，對(duì)基板100進(jìn)行一蝕刻步驟，以移除光致抗蝕劑層102的開口 104所暴露出的部分基板100。因此，光致抗蝕劑層102中的開口 104對(duì)應(yīng)于基板100中的開口 106。前述蝕刻工藝可為各向異性蝕刻(anisotropicetch)工藝。圖2還示出(例如以灰化/沖洗工藝，ash/flush process)移除光致抗蝕劑層102后的基板100。請(qǐng)參照?qǐng)D3，對(duì)基板100進(jìn)行一沉積工藝，以于基板100的正面上沉積一蝕刻終止層108。可共形地形成蝕刻終止層108，且其材質(zhì)可包括氮化硅、氧化硅、氮氧化硅、前述的組合及/或其相似物?？衫萌魏慰山邮艿募夹g(shù)(例如化學(xué)氣相沉積工藝)沉積蝕刻終止層108。圖4至圖6示出基板100的背面工藝。請(qǐng)參照?qǐng)D4，在基板100的背面上形成具有多個(gè)開口 112的一光致抗蝕劑層110。開口 112可暴露出部分的基板100?？梢钥山邮艿墓饪碳夹g(shù)(例如利用一光刻掩模曝光光致抗蝕劑層110)形成開口 112，以使得開口 112對(duì)齊之前在基板100的正面形成的開口 106。在此步驟中的光刻掩?？蔀橐环N用來得到鏡像光刻掩模的原始掩模，如上所述。在圖5中，對(duì)基板100進(jìn)行一蝕刻工藝，以移除光致抗蝕劑層110中的開口 112所暴露出的部分基板100，并以例如灰化/沖洗工藝移除光致抗蝕劑層110。蝕刻工藝可為各向異性蝕刻工藝。在圖6中，對(duì)基板100進(jìn)行一熱氧化步驟，以于基板100的外露的表面上形成一氧化層114，其材質(zhì)例如為氧化硅及/或其相似物。結(jié)合上述的蝕刻步驟可形成貫穿基板100的多個(gè)貫穿基板導(dǎo)孔開口 116。在圖7中，將一導(dǎo)電薄膜118(例如為銅箔)貼附到基板100的背面?？衫美缒Ｔ旎驔_壓工藝貼附導(dǎo)電薄膜118。導(dǎo)電薄膜118的材質(zhì)亦可為銅合金、鈦及/或其相似物。在圖8中，在貫穿基板導(dǎo)孔開口 116中沉積一導(dǎo)電材料120，其材質(zhì)例如為金屬，像是銅、 鎢、鋁、銀、前述的組合、及/或其相似物。例如以電鍍工藝沉積導(dǎo)電材料120。在圖9中， 進(jìn)行一平坦化工藝(planarization process),例如化學(xué)機(jī)械研磨(chemical mechanical polish, CMP)，以移除多余的導(dǎo)電材料120，從而形成多個(gè)貫穿基板導(dǎo)孔122。圖10至圖16示出在線上后端工藝(back end of the line processing)的基板 100。在圖10中，在基板100的正面上形成一保護(hù)層124。保護(hù)層IM的材質(zhì)可為氧化硅、氮化硅、氮氧化硅、高分子材料、前述的組合、或是其相似物，且可利用可接受的沉積技術(shù)(例如化學(xué)氣相沉積工藝)形成保護(hù)層124。可例如以化學(xué)機(jī)械研磨來平坦化保護(hù)層124。請(qǐng)參照?qǐng)D11，自基板100的背面移除導(dǎo)電薄膜118?？衫缫詽袷轿g刻工藝移除導(dǎo)電薄膜118。在圖12中，可在基板100的背面上形成一或多個(gè)背面金屬化層 (back sidemetallization layer) 126。金屬化層1 的材質(zhì)可為硼磷硅玻璃(borophosphosilicate glass, BPSG)、無摻雜的娃酸鹽玻璃(un-doped silicateglass)、 氧化硅、氮化硅、前述的組合、及/或其相似物，且可以任何適合的沉積技術(shù)(例如化學(xué)氣相沉積工藝)形成金屬化層126。金屬化層126中的內(nèi)連線結(jié)構(gòu)電性連接貫穿基板導(dǎo)孔122。 可以可接受的光刻工藝(例如雙鑲嵌或是鑲嵌工藝)來形成內(nèi)連線結(jié)構(gòu)。內(nèi)連線結(jié)構(gòu)的材質(zhì)可包括金屬，例如銅、鎳、鋁、鎢、鈦、前述的組合、及/或其相似物?；?00的最外側(cè)金屬化層具有一內(nèi)連線結(jié)構(gòu)的圖案，其對(duì)齊于一探針卡的一接觸板的多個(gè)接點(diǎn)，對(duì)此在圖17 的描述中將有更詳盡的討論。在形成內(nèi)連線結(jié)構(gòu)時(shí)，可能在一或多個(gè)金屬化層126上形成一過量的導(dǎo)電材料層128，且若是形成有過量的導(dǎo)電材料層128，則可在過量的導(dǎo)電材料層 128上形成一保護(hù)層130。保護(hù)層130的材質(zhì)可為氧化硅、氮化硅、氮氧化硅、高分子材料、 前述的組合、或是其相似物，且可以可接受的沉積技術(shù)(例如化學(xué)氣相沉積工藝)形成保護(hù)層 130。在圖13中，例如以蝕刻保護(hù)層IM的方式使保護(hù)層IM暴露出貫穿基板導(dǎo)孔122。 蝕刻工藝可例如包括可接受的光刻技術(shù)以及各向異性蝕刻工藝。在圖14中，在保護(hù)層IM 所露出的部分貫穿基板導(dǎo)孔122上形成導(dǎo)電柱134?？稍谪灤┗鍖?dǎo)孔122的外露的部分上電鍍導(dǎo)電材料以形成導(dǎo)電柱134，其中該導(dǎo)電材料例如為銅、銅合金、金、前述的組合、及 /或其相似物，并且將該電鍍的導(dǎo)電材料浸以一保護(hù)的導(dǎo)電材料，例如金及/或其相似物。 通過使用鏡像光刻掩模形成貫穿基板導(dǎo)孔122，形成在貫穿基板導(dǎo)孔122上的導(dǎo)電柱134可對(duì)齊并接觸一晶片的多個(gè)芯片上的多個(gè)導(dǎo)電凸塊，其中可利用用來得到鏡像光刻掩模的原始光刻掩模來形成該些導(dǎo)電凸塊的圖案。請(qǐng)參照?qǐng)D15，例如以化學(xué)機(jī)械研磨的方式移除所有過量的導(dǎo)電材料層128以及保護(hù)層130，以經(jīng)由一或多個(gè)金屬化層126的外表面暴露出內(nèi)連線結(jié)構(gòu)。在圖16中，在內(nèi)連線結(jié)構(gòu)的外露部上形成多個(gè)導(dǎo)電凸塊136?？赏ㄟ^將外露的內(nèi)連線結(jié)構(gòu)浸入另一導(dǎo)電材料中 (例如金及/或其相似物)的方式形成導(dǎo)電凸塊136。由于基板100的最外側(cè)金屬化層具有一內(nèi)連線結(jié)構(gòu)圖案(其對(duì)齊一探針卡的一接觸板的多個(gè)接點(diǎn))，導(dǎo)電凸塊136可對(duì)齊該接觸板的接點(diǎn)。圖17示出本發(fā)明一實(shí)施例的一探針卡的組件。在圖17中，示出一探針卡的一埠板(docking board) 10。可在埠板10上設(shè)置一容置環(huán)(adoption ring) 12，其可用以將探針卡接觸墊界面16夾持或是固定至埠板10。在另一實(shí)施例中或是除了本實(shí)施例之外，可利用一真空系統(tǒng)來將探針卡接觸墊界面16固定至埠板10。探針卡接觸墊界面16可以是上述圖1至圖16所討論的界面。位于埠板10的接觸板上的多個(gè)接點(diǎn)14可排列成一均勻的陣列，亦即在一平行于埠板10的底面的一平面中的垂直方向上相鄰的接點(diǎn)之間的間距相同。導(dǎo)電凸塊136(例如關(guān)于圖16所討論的)形成于探針卡接觸墊界面16的背面上并對(duì)齊接觸板上的接點(diǎn)14。因此，導(dǎo)電凸塊136亦排列成一均勻的陣列。圖17更示出一晶片18，其包括多個(gè)芯片，該些芯片上形成有多個(gè)導(dǎo)電凸塊20。導(dǎo)電凸塊20可(或可不)均勻地形成，而且通常凸塊不會(huì)形成一均勻的陣列。因此，利用鏡像光刻掩模(如圖1所述)以及以鏡像光刻掩模的圖案形成貫穿基板導(dǎo)孔122可使形成在探針卡接觸墊界面16的正面上的導(dǎo)電柱134對(duì)齊晶片18上的導(dǎo)電凸塊20。因此，可利用固定在埠板10上的探針卡接觸墊界面16同時(shí)接觸并測(cè)試晶片18上的多個(gè)或是全部的芯片，進(jìn)而可提高工藝的產(chǎn)能。探針卡接觸墊界面的其他結(jié)構(gòu)可以是使(用于形成貫穿基板導(dǎo)孔的)鏡像掩模為一埠板10的接觸板上的接點(diǎn)14的鏡像版本。如此一來，貫穿基板導(dǎo)孔可對(duì)齊接點(diǎn)14，而非對(duì)齊晶片上的導(dǎo)電凸塊20?？衫靡换蚨鄠€(gè)具有內(nèi)連線結(jié)構(gòu)的金屬化層來配置及對(duì)齊導(dǎo)電柱與晶片18上的導(dǎo)電凸塊20。在其他實(shí)施例中，貫穿基板導(dǎo)孔并未對(duì)齊接點(diǎn)14或是導(dǎo)電凸塊20。更確切地說，金屬化層可形成在探針卡接觸墊界面的正面與背面以重新分配貫穿基板導(dǎo)孔與接點(diǎn)14或是導(dǎo)電凸塊20之間的電連接。本領(lǐng)域技術(shù)人員將可輕易了解可修改工藝以形成上述實(shí)施例的結(jié)構(gòu)，因此，為簡(jiǎn)化起見，在此省略討論這些工藝。請(qǐng)參照?qǐng)D18，其示出本發(fā)明另一實(shí)施例的測(cè)試半導(dǎo)體元件的方法。在步驟200中， 提供一具有接觸墊界面(相似于上述關(guān)于圖17的討論中的接觸墊界面)的探針卡。在步驟202中，接觸墊界面的導(dǎo)電柱(例如導(dǎo)電柱134)同時(shí)耦接一半導(dǎo)體晶片上的多個(gè)芯片的多個(gè)導(dǎo)電凸塊，例如晶片18的導(dǎo)電凸塊20。在一實(shí)施例中，接觸墊界面的導(dǎo)電柱可同時(shí)耦接至一半導(dǎo)體晶片上的所有芯片的導(dǎo)電凸塊。然而，在另一實(shí)施例中，并非所有的芯片都耦接至接觸墊界面。在步驟204中，通過接觸墊界面(經(jīng)由導(dǎo)電柱)傳遞一測(cè)試信號(hào)至半導(dǎo)體晶片(經(jīng)由芯片上的導(dǎo)電凸塊)。可傳遞一或多個(gè)測(cè)試信號(hào)，且可同時(shí)傳遞相同或是不同的測(cè)試信號(hào)至半導(dǎo)體晶片上的多個(gè)或是全部的芯片。在步驟206中，接收來自于半導(dǎo)體晶片的結(jié)果信號(hào)(result signal)。結(jié)果信號(hào)可以是一個(gè)信號(hào)或是多個(gè)信號(hào)。然后，可以可接受的方法分析結(jié)果信號(hào)以判定晶片上的芯片的功能是否正確。本發(fā)明雖以優(yōu)選實(shí)施例公開如上，然其并非用以限定本發(fā)明的范圍，任何所屬技術(shù)領(lǐng)域中的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視隨附的權(quán)利要求所界定的保護(hù)為準(zhǔn)。
權(quán)利要求
1.一種探針卡，包括一接觸墊界面，包括多個(gè)正面接點(diǎn)與多個(gè)背面接點(diǎn)，所述多個(gè)正面接點(diǎn)與所述多個(gè)背面接點(diǎn)彼此電性連接，所述多個(gè)正面接點(diǎn)排列成同時(shí)電性連接一晶片上的多個(gè)芯片的各自的多個(gè)凸塊，且所述多個(gè)背面接點(diǎn)排列成電性連接一測(cè)試結(jié)構(gòu)的各自的多個(gè)接點(diǎn)。
2.如權(quán)利要求1所述的探針卡，其中所述多個(gè)正面接點(diǎn)排列成同時(shí)電性連接該晶片上的所有芯片的所述多個(gè)各自的凸塊。
3.如權(quán)利要求1所述的探針卡，其中該測(cè)試結(jié)構(gòu)包括一埠板，固定至該接觸墊界面，該埠板包括一接觸墊，該接觸墊包括多個(gè)板接點(diǎn)，所述多個(gè)板接點(diǎn)為該測(cè)試結(jié)構(gòu)的多個(gè)接點(diǎn)。
4.如權(quán)利要求1所述的探針卡，其中該接觸墊界面包括一基板，具有一正面與一背面，該背面相對(duì)于該正面，其中所述多個(gè)正面接點(diǎn)位于該正面上，所述多個(gè)背面接點(diǎn)位于該背面上；多個(gè)貫穿基板導(dǎo)孔，貫穿該基板并電性連接所述多個(gè)正面接點(diǎn)至對(duì)應(yīng)的所述多個(gè)背面接點(diǎn)；以及多個(gè)內(nèi)連線結(jié)構(gòu)，位于該正面與該背面的至少其中之一上，并電性配置于所述多個(gè)貫穿基板導(dǎo)孔與所述多個(gè)正面接點(diǎn)或是所述多個(gè)背面接點(diǎn)之間。
5.一種探針卡的制作方法，包括提供一基板，該基板具有一第一面與一第二面；形成多個(gè)貫穿基板導(dǎo)孔，所述多個(gè)貫穿基板導(dǎo)孔從該第一面延伸至該第二面以延伸穿過該基板，其中所述多個(gè)貫穿基板導(dǎo)孔的形成方法包括使用一鏡像光刻掩模；在該基板的該第一面上形成鄰接所述多個(gè)貫穿基板導(dǎo)孔的多個(gè)第一導(dǎo)電結(jié)構(gòu)； 在該基板的該第二面上形成多個(gè)內(nèi)連線結(jié)構(gòu)，所述多個(gè)內(nèi)連線結(jié)構(gòu)電性連接所述多個(gè)貫穿基板導(dǎo)孔；以及形成鄰接所述多個(gè)內(nèi)連線結(jié)構(gòu)的多個(gè)第二導(dǎo)電結(jié)構(gòu)。
6.如權(quán)利要求5所述的探針卡的制作方法，還包括將該基板固定至一埠板，其中該第一導(dǎo)電結(jié)構(gòu)或是該第二導(dǎo)電結(jié)構(gòu)直接耦接該埠板的一接觸板上的多個(gè)接點(diǎn)。
7.如權(quán)利要求5所述的探針卡的制作方法，其中所述多個(gè)貫穿基板導(dǎo)孔的形成方法包括利用一掩模的一鏡像版本作為上述鏡像光刻掩模來圖案化位于該基板的該第一面上的一光致抗蝕劑層，其中該掩模是用來在被測(cè)試的一晶片的多個(gè)芯片上的多個(gè)凸塊下金屬層接墊形成多個(gè)開口 ；以及蝕刻該基板。
8.如權(quán)利要求5所述的探針卡的制作方法，其中所述多個(gè)貫穿基板導(dǎo)孔的形成方法包括經(jīng)由該第一面蝕刻該基板以形成多個(gè)第一凹槽； 于所述多個(gè)第一凹槽中形成一蝕刻終止層；經(jīng)由該第二面蝕刻該基板以形成多個(gè)第二凹槽，所述多個(gè)第二凹槽對(duì)齊并連接所述多個(gè)第一凹槽，所述多個(gè)第一凹槽與所述多個(gè)第二凹槽相連而于該基板中形成多個(gè)貫穿基板導(dǎo)孔開口 ；以及熱氧化所述多個(gè)第二凹槽。
9.一種測(cè)試半導(dǎo)體元件的方法，包括提供一探針卡，該探針卡包括一接觸墊界面，該接觸墊界面包括多個(gè)第一接點(diǎn)； 將所述多個(gè)第一接點(diǎn)同時(shí)耦接至一半導(dǎo)體晶片上的多個(gè)芯片的多個(gè)導(dǎo)電凸塊； 經(jīng)由該接觸墊界面將一第一測(cè)試信號(hào)傳送至該半導(dǎo)體晶片；以及接收來自于該半導(dǎo)體晶片的一結(jié)果信號(hào)。
10.如權(quán)利要求9所述的測(cè)試半導(dǎo)體元件的方法，其中傳送該第一測(cè)試信號(hào)的方法包括同時(shí)傳送該第一測(cè)試信號(hào)至該半導(dǎo)體晶片上的所述多個(gè)芯片，以及接收該結(jié)果信號(hào)的方法包括同時(shí)接收來自于該半導(dǎo)體晶片上的所述多個(gè)芯片的多個(gè)結(jié)果信號(hào)。
全文摘要
一種探針卡及其制作方法以及測(cè)試半導(dǎo)體元件的方法，所述探針卡包括一接觸墊界面，包括多個(gè)正面接點(diǎn)與多個(gè)背面接點(diǎn)，正面接點(diǎn)與背面接點(diǎn)彼此電性連接，正面接點(diǎn)排列成同時(shí)電性連接一晶片上的多個(gè)芯片的各自的多個(gè)凸塊，且背面接點(diǎn)排列成電性連接一測(cè)試結(jié)構(gòu)的各自的多個(gè)接點(diǎn)。本發(fā)明中，探針卡接觸墊界面可讓探針卡接觸同一晶片上的多個(gè)芯片，并可讓探針卡接觸同一晶片上的所有芯片。
文檔編號(hào)G01R31/26GK102288793SQ201010551930
公開日2011年12月21日 申請(qǐng)日期2010年11月16日 優(yōu)先權(quán)日2010年6月17日
發(fā)明者周友華, 賴怡仁 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司