專利名稱：物理量傳感器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及物理量傳感器。
背景技術(shù)：
作為物理量傳感器的例子，對現(xiàn)有的磁性傳感器進(jìn)行說明。圖6是表示現(xiàn)有磁性 傳感器的電路圖。首先，信號Sl被控制成為高電平，信號S2被控制成為低電平。信號SlX為信號Sl 的反相信號，信號S2X為信號S2的反相信號。PMOS晶體管90及NMOS晶體管93導(dǎo)通，偏置 (bias)電流經(jīng)由這些晶體管流入磁性檢測元件98。這樣，在磁性檢測元件98的第四端子 與第一端子之間，產(chǎn)生基于該偏置電流及針對磁性檢測元件98的磁力的霍爾電壓Vh與磁 性檢測元件98的補(bǔ)償(offse)電壓Voh的合計(jì)的電壓Va。電壓Va由下式(11)表示。Va = +Vh+Voh ......(11)這時(shí)，使開關(guān)94及95導(dǎo)通，因此電壓Va輸入至放大器99。接著，信號Sl被控制成為低電平，信號SlX被控制成為高電平，信號S2被控制成 為高電平，信號S2X被控制成為低電平。在第三端子與第二端子之間流過的磁性檢測元件 98的偏置電流被切換成流過第四端子與第一端子之間。在第四端子與第一端子之間產(chǎn)生 的磁性檢測元件98的霍爾電壓Vh被切換成在第三端子與第二端子之間產(chǎn)生。這時(shí)的電壓 Vb由下式(12)表示。Vb = -Vh+Voh ......(12)這時(shí)，使開關(guān)96及97導(dǎo)通，因此電壓Vb輸入至放大器99。其后，經(jīng)放大器99放大的電壓Va和電壓Vb，通過未圖示的運(yùn)算電路而被減法處 理，補(bǔ)償電壓Voh被抵消(例如，參照專利文獻(xiàn)1)。專利文獻(xiàn)1 日本特開2009-002851號公報(bào)但是，在上述那樣的磁性傳感器中，產(chǎn)生電壓Va時(shí)，有漏(leak)電流流過處于截 止的PMOS晶體管91及NMOS晶體管92。此外，在產(chǎn)生電壓Vb時(shí)，有漏電流流過處于截止的 PMOS晶體管90及NMOS晶體管93。在此，即便PMOS晶體管90和91以及NMOS晶體管92和93以相同的尺寸制造，因 半導(dǎo)體制造偏差而漏電流也會(huì)有所不同。這樣，不能順利抵消補(bǔ)償電壓Voh，會(huì)降低磁性傳 感器的磁檢測精度。

發(fā)明內(nèi)容
本發(fā)明鑒于上述課題而構(gòu)思，提供能提高物理量檢測精度的物理量傳感器。本發(fā)明為了解決上述課題，提供一種物理量傳感器，其特征在于，包括電流供給 電路，該電流供給電路具有第一至第四開關(guān)，對物理量檢測元件供給偏置電流；物理量檢測 元件，是橋接電阻型，其具有第一至第四端子，基于偏置電流及物理量產(chǎn)生電壓；以及漏電 流對策電路，使電流供給電路中截止時(shí)流過開關(guān)的漏電流流入電源端子或接地端子。
(發(fā)明效果)在本發(fā)明中，即使電流供給電路截止時(shí)有漏電流流過開關(guān)，由于對電流供給電路 設(shè)有漏電流對策電路，所以截止時(shí)的漏電流也難以流入物理量檢測元件。這樣，截止時(shí)的漏 電流難以對基于針對物理量檢測元件而言的物理量的電壓產(chǎn)生影響。因而，物理量傳感器 的物理量檢測精度升高。


圖1是表示本實(shí)施方式的磁性傳感器的電路圖。圖2是表示一例本實(shí)施方式的磁性傳感器的放大器的電路圖。圖3是表示本實(shí)施方式的磁性傳感器的動(dòng)作時(shí)序圖。圖4是表示另一例磁性傳感器的電路圖。圖5是表示另一例磁性傳感器的電路圖。圖6是表示現(xiàn)有磁性傳感器的電路圖。
具體實(shí)施例方式以下，參照附圖，以磁性傳感器為例，說明本發(fā)明的物理量傳感器。圖1是表示本實(shí)施方式的磁性傳感器的電路圖。本實(shí)施方式的磁性傳感器具備PMOS晶體管11 16、NMOS晶體管21 沈、磁性 檢測元件31、放大器32、開關(guān)36 39、開關(guān)41 44、及電容46 47。PMOS晶體管11及 NMOS晶體管25和PMOS晶體管14及NMOS晶體管22構(gòu)成電流供給電路。PMOS晶體管15 及NMOS晶體管沈是針對PMOS晶體管14的漏電流對策電路。PMOS晶體管13及NMOS晶體 管21是針對NMOS晶體管22的漏電流對策電路。PMOS晶體管12及NMOS晶體管23是針對 PMOS晶體管11的漏電流對策電路。PMOS晶體管16及NMOS晶體管M是針對NMOS晶體管 25的漏電流對策電路。圖2是表示一例本實(shí)施方式的磁性傳感器的放大器的電路圖。放大器32具備例 如第一級放大器71、第一級放大器72、斬波電路73、及第二級放大器74。PMOS晶體管11 13的柵極電壓是通過信號Sl或信號SlX來控制，PMOS晶體管 14 16的柵極電壓是通過信號S2或信號S2X來控制。NMOS晶體管21 23的柵極電壓 是通過信號S2或信號S2X來控制，NMOS晶體管M 沈的柵極電壓是通過信號Sl或信號 SlX來控制。此外，開關(guān)36 37及開關(guān)41是通過信號Sl或信號SlX來控制，開關(guān)38 39及開關(guān)42是通過信號S2或信號S2X來控制，開關(guān)43 44是通過信號S3來控制。PMOS晶體管13的源極與電源端子連接，漏極與NMOS晶體管21的源極和NMOS晶 體管22的漏極的連接點(diǎn)連接。PMOS晶體管16的源極與電源端子連接，漏極與NMOS晶體管 24的源極和NMOS晶體管25的漏極的連接點(diǎn)連接。NMOS晶體管21的漏極與磁性檢測元件 31的第一端子連接。NMOS晶體管M的漏極與磁性檢測元件31的第二端子連接。NMOS晶 體管22及NMOS晶體管25的源極與接地端子連接。NMOS晶體管23的源極與接地端子連接，漏極與PMOS晶體管11的漏極和PMOS晶 體管12的源極的連接點(diǎn)連接。NMOS晶體管沈的源極與接地端子連接，漏極與PMOS晶體管 14的漏極和PMOS晶體管15的源極的連接點(diǎn)連接。PMOS晶體管12的漏極與磁性檢測元件
531的第三端子連接。PMOS晶體管15的漏極與磁性檢測元件31的第四端子連接。PMOS晶 體管11及PMOS晶體管14的源極與電源端子連接。放大器32的非反相輸入端子經(jīng)由開關(guān)38連接至磁性檢測元件31的第三端子，且 經(jīng)由開關(guān)36連接至磁性檢測元件31的第四端子。放大器32的反相輸入端子經(jīng)由開關(guān)37 連接至磁性檢測元件31的第一端子，且經(jīng)由開關(guān)39連接至磁性檢測元件31的第二端子。開關(guān)41及開關(guān)43依次設(shè)于放大器32的輸出端子與磁性傳感器的輸出端子之間。 開關(guān)42及開關(guān)44依次設(shè)于放大器32的輸出端子與磁性傳感器的輸出端子之間。電容46 設(shè)于開關(guān)41與開關(guān)43的連接點(diǎn)和接地端子之間。電容47設(shè)于開關(guān)42與開關(guān)44的連接 點(diǎn)和接地端子之間。此外，在放大器32中，如圖2所示，第一級放大器71及第一級放大器72產(chǎn)生的第 一級放大級的輸出電壓，經(jīng)由斬波電路73輸入至第二級放大器74的第二級放大級。電流供給電路對磁性檢測元件31供給偏置電流。橋接電阻型的磁性檢測元件31 基于偏置電流及磁氣，產(chǎn)生霍爾電壓Vh。漏電流對策電路使電流供給電路中截止時(shí)流過 MOS晶體管的漏電流流入電源端子或接地端子。接著，對磁性傳感器的動(dòng)作進(jìn)行說明。圖3是表示本實(shí)施方式的磁性傳感器的動(dòng) 作的時(shí)序圖。首先，在期間t0 < t < tl中，信號Sl被控制成為高電平，信號S2被控制成為低 電平，信號S3被控制成為低電平。信號SlX是信號Sl的反相信號，信號S2X是信號S2的 反相信號。PMOS晶體管11 12及NMOS晶體管M 25導(dǎo)通，偏置電流經(jīng)由這些晶體管流 入磁性檢測元件31。這樣，在磁性檢測元件31的第四端子與第一端子之間，產(chǎn)生基于該偏 置電流及針對磁性檢測元件31的磁力的霍爾電壓Vh與磁性檢測元件31的補(bǔ)償電壓Voh 的合計(jì)的電壓V0。電壓VO由下式(1)表示。VO = +Vh+Voh ......(1)由于開關(guān)36 37導(dǎo)通，電壓VO輸入至放大器32。電壓VO及第一級放大器71及 第一級放大器72產(chǎn)生的第一級放大級的補(bǔ)償電壓Voal，通過增益Gl的第一級放大級來放 大，成為電壓VI。電壓Vl由下式(2)表示。Vl = Gl · (+Vh+Voh+Voal) ......(2)斬波電路73不做路徑切換，電壓Vl則原樣成為電壓V2。電壓V2由下式(3)表不。V2 = Gl · (+Vh+Voh+Voal) ......(3)電壓V2輸入至第二級放大器74的第二級放大級。電壓V2及第二級放大器74形 成的第二級放大級的補(bǔ)償電壓Voa2，通過增益G2的第二級放大級放大，成為電壓V3。電壓 V3由下式(4)表示。V3 = Gl · G2 (+Vh+Voh+Voal)+G2 · Voa2 ......(4)由于開關(guān)41導(dǎo)通，電壓V3被充電至電容46。在此，電流供給電路的PMOS晶體管14截止，但會(huì)有漏電流流過。但是，在漏電流 對策電路中，由于NMOS晶體管沈?qū)?，PMOS晶體管14的漏電流經(jīng)由NMOS晶體管沈流入 接地端子。而且，PMOS晶體管15中，源極電壓成為接地電壓VSS，因此通過基板偏置效應(yīng)而 閾值電壓升高，使漏電流難以流過。即，PMOS晶體管14的漏電流難以流入磁性檢測元件31的第四端子。此外，在電流供給電路的NMOS晶體管22中也同樣會(huì)有漏電流過，但是由于PMOS 晶體管13及NMOS晶體管21而漏電流難以流過。S卩，NMOS晶體管22的漏電流難以從磁性 檢測元件31的第一端子流出。因而，通過漏電流對策電路，這些漏電流幾乎不影響式(1)的電壓V0，對輸出電壓 VOUT也幾乎不產(chǎn)生影響。接著，在期間tl < t < t2中，信號Sl被控制成為低電平，信號S2被控制成為高 電平，信號S3被控制成為低電平。在第三端子與第二端子之間流過的磁性檢測元件31的 偏置電流，被切換成流過第四端子與第一端子之間。在第四端子與第一端子之間產(chǎn)生的磁 性檢測元件31的霍爾電壓Vh，被切換成在第三端子與第二端子之間產(chǎn)生。因而，電壓VO Vl由下式(5) (6)表示。VO = -Vh+Voh ......(5)Vl = Gl · (-Vh+Voh+Voal) ......(6)斬波電路73進(jìn)行路徑的切換。即，電壓Vl被斬波電路73斬波，成為電壓V2。因 而，電壓V2 V3由下式(7) ⑶表示。V2 = Gl · (+Vh-Voh-Voal) ......(7)V3 = Gl · G2 (+Vh-Voh-Voal)+G2 · Voa2 ......(8)將電壓V3充電的電容46被切換到電容47。在此，與上述同樣地，PMOS晶體管11的漏電流因NMOS晶體管23和PMOS晶體管 12而難以流過。此外，NMOS晶體管25的漏電流因NMOS晶體管M和PMOS晶體管16而難 以流過。因而，通過漏電流對策電路，這些漏電流幾乎對式(5)的電壓VO不產(chǎn)生影響，對輸 出電壓VOUT也幾乎不產(chǎn)生影響。接著，在期間t2 < t < t3中，信號Sl被控制成為低電平，信號S2被控制成為低 電平，信號S3被控制成為高電平。由于開關(guān)43 44導(dǎo)通，電容46和電容47并聯(lián)連接，向 各電容分別充電的各電壓被平均而成為輸出電壓V0UT。輸出電壓VOUT由下式(9)表示。VOUT = {V3 (式(4)) +V3 (式(8))} /2= Gl · G2 · Vh+G2 · Voa2 ......(9)如果對電流供給電路而言不存在漏電流對策電路時(shí)，即便PMOS晶體管14和PMOS 晶體管11被以相同的尺寸制造，由于半導(dǎo)體制造偏差，所以to < t < tl時(shí)的PMOS晶體管 14截止時(shí)的漏電流也會(huì)與tl < t < t2時(shí)的PMOS晶體管11截止時(shí)的漏電流不同。這樣， 在tO < t < tl時(shí)和tl < t < t2時(shí)，從截止時(shí)的漏電流對電壓VO的影響的程度會(huì)有所不 同。即，可以看到，在t0 < t < tl時(shí)和tl < t < t2時(shí)，磁性檢測元件31的補(bǔ)償電壓Voh 會(huì)有所不同。這樣，在式(9)中，基于磁性檢測元件31的補(bǔ)償電壓Voh的電壓，會(huì)反映于輸 出電壓VOUT中。匪OS晶體管22及匪OS晶體管25也同樣。但是，在本發(fā)明中，對于電流供給電路存在漏電流對策電路，在tO < t < tl時(shí)和 tl < t < t2時(shí)，磁性檢測元件31的補(bǔ)償電壓Voh成為大致相同。這樣，在電流供給電路截止時(shí)即便有漏電流流過MOS晶體管，由于對電流供給電 路設(shè)有漏電流對策電路，所以截止時(shí)的漏電流也難以流入磁性檢測元件31。這樣，截止時(shí)的漏電流難以對基于針對磁性檢測元件31的磁力的電壓產(chǎn)生影響。因而，磁性傳感器的磁性 檢測精度變高。在此，如果溫度升高，則截止時(shí)的漏電流也相應(yīng)地增多。因而，特別是在溫度較高 時(shí)，本發(fā)明的磁性傳感器會(huì)發(fā)揮顯著的效果。此外，對于電流供給電路即便不存在漏電流對策電路，在PMOS晶體管11及PMOS 晶體管14截止時(shí)的漏電流對輸出電壓VOUT幾乎不產(chǎn)生影響時(shí)，如圖4所示，也可以除去 PMOS晶體管12、PMOS晶體管15、NMOS晶體管23、和NMOS晶體管26。此外，對于電流供給電路即便不存在漏電流對策電路，在NMOS晶體管22及NMOS 晶體管25截止時(shí)的漏電流對輸出電壓VOUT幾乎不產(chǎn)生影響時(shí)，如圖5所示，也可以除去 NMOS晶體管21、NMOS晶體管M、PMOS晶體管13、和PMOS晶體管16。此外，也可以設(shè)置比較器(未圖示)，使其第一輸入端子與磁性傳感器的輸出端子 連接，第二輸入端子與基準(zhǔn)電壓生成電路(未圖示)的輸出端子連接。比較器對磁性傳感 器的輸出電壓VOUT與基準(zhǔn)電壓進(jìn)行比較，基于比較結(jié)果，使輸出電壓反相。即，當(dāng)基于針對 磁性檢測元件31的磁力的電壓成為規(guī)定電壓時(shí)，比較器使輸出電壓反相。此外，作為使截止時(shí)的漏電流流過接地端子的MOS晶體管，在圖1中，設(shè)有利用信 號S2來控制的NMOS晶體管23，但設(shè)置利用信號S2X來控制的PMOS晶體管(未圖示)也 可。此外，雖然設(shè)有利用信號Sl來控制的NMOS晶體管沈，但是設(shè)置利用信號SlX來控制的 PMOS晶體管也可。此外，雖然設(shè)有利用信號SlX來控制的PMOS晶體管13，但是設(shè)置利用信 號Sl來控制的NMOS晶體管也可。此外，雖然設(shè)有利用信號S2X來控制的PMOS晶體管16， 但是設(shè)置利用信號S2來控制的NMOS晶體管也可。此外，作為物理量傳感器的例子對磁性傳感器進(jìn)行了說明，但是也可以不是磁性 傳感器，也可以是具有4個(gè)端子且其中的2個(gè)端子中流過偏置電流，基于偏置電流及物理量 而在其它2個(gè)端子產(chǎn)生電壓的物理量傳感器。例如，基于加速度或壓力等，使橋接電阻的壓 電電阻元件的電阻值發(fā)生變化，并基于該電阻值及偏置電流，產(chǎn)生電壓的物理量傳感器也可。附圖標(biāo)記說明11 16PM0S晶體管；21 26W0S晶體管；31磁性檢測元件；32放大器；36 39、 41 44開關(guān)；46 47電容。
權(quán)利要求
1.一種物理量傳感器，其特征在于，包括電流供給電路，具有第一開關(guān)、第二開關(guān)、第三開關(guān)和第四開關(guān)，對物理量檢測元件供 給偏置電流；所述物理量檢測元件，是橋接電阻型，具有第一端子、第二端子、第三端子和第四端子， 且基于所述偏置電流及物理量產(chǎn)生電壓；以及漏電流對策電路，使在所述電流供給電路中截止時(shí)流過開關(guān)的漏電流流入電源端子或 接地端子。
2.如權(quán)利要求1所述的物理量傳感器，其特征在于，所述第一開關(guān)、第二開關(guān)、第三開關(guān)、第四開關(guān)分別是第一PMOS晶體管、第二PMOS晶體 管、第一 NMOS晶體管、第二 NMOS晶體管，所述漏電流對策電路具有第三PMOS晶體管、第四PMOS晶體管、第五NMOS晶體管和第 六NMOS晶體管，所述第五NMOS晶體管的漏極與所述第一 PMOS晶體管的漏極和所述第三PMOS晶體管 的源極的連接點(diǎn)連接，源極與接地端子連接，所述第三PMOS晶體管的漏極與所述第三端子連接，所述第六NMOS晶體管的漏極與所述第二 PMOS晶體管的漏極和所述第四PMOS晶體管 的源極的連接點(diǎn)連接，源極與接地端子連接，所述第四PMOS晶體管的漏極與所述第四端子連接。
3.如權(quán)利要求1所述的物理量傳感器，其特征在于，所述第一開關(guān)、第二開關(guān)、第三開關(guān)、第四開關(guān)分別是第一PMOS晶體管、第二PMOS晶體 管、第一 NMOS晶體管、第二 NMOS晶體管，所述漏電流對策電路具有第三NMOS晶體管、第四NMOS晶體管、第五PMOS晶體管和第 六PMOS晶體管，所述第五PMOS晶體管的漏極與所述第一 NMOS晶體管的漏極和所述第三NMOS晶體管 的源極的連接點(diǎn)連接，源極與電源端子連接，所述第三NMOS晶體管的漏極與所述第一端子連接，所述第六PMOS晶體管的漏極與所述第二 NMOS晶體管的漏極和所述第四NMOS晶體管 的源極的連接點(diǎn)連接，源極與電源端子連接，所述第四NMOS晶體管的漏極與所述第二端子連接。
4.如權(quán)利要求2所述的物理量傳感器，其特征在于，所述第一開關(guān)、第二開關(guān)、第三開關(guān)、第四開關(guān)分別是第一 PMOS晶體管、第二 PMOS晶體 管、第一 NMOS晶體管、第二 NMOS晶體管，所述漏電流對策電路具有第三NMOS晶體管、第四NMOS晶體管、第五PMOS晶體管和第 六PMOS晶體管，所述第五PMOS晶體管的漏極與所述第一 NMOS晶體管的漏極和所述第三NMOS晶體管 的源極的連接點(diǎn)連接，源極與電源端子連接，所述第三NMOS晶體管的漏極與所述第一端子連接，所述第六PMOS晶體管的漏極與所述第二 NMOS晶體管的漏極和所述第四NMOS晶體管 的源極的連接點(diǎn)連接，源極與電源端子連接，所述第四NMOS晶體管的漏極與所述第二端子連接。
5.如權(quán)利要求1所述的物理量傳感器，其特征在于，所述第一開關(guān)、第二開關(guān)、第三開關(guān)、第四開關(guān)分別是第一 PMOS晶體管、第二 PMOS晶體 管、第一 NMOS晶體管、第二 NMOS晶體管，所述漏電流對策電路具有第三PMOS晶體管、第四PMOS晶體管、第五PMOS晶體管、和第 六PMOS晶體管，所述第五PMOS晶體管的源極與所述第一 PMOS晶體管的漏極和所述第三PMOS晶體管 的源極的連接點(diǎn)連接，漏極與接地端子連接，所述第三PMOS晶體管的漏極與所述第三端子連接，所述第六PMOS晶體管的源極與所述第二 PMOS晶體管的漏極和所述第四PMOS晶體管 的源極的連接點(diǎn)連接，漏極與接地端子連接，所述第四PMOS晶體管的漏極與所述第四端子連接。
6.如權(quán)利要求1所述的物理量傳感器，其特征在于，所述第一開關(guān)、第二開關(guān)、第三開關(guān)、第四開關(guān)分別是第一 PMOS晶體管、第二 PMOS晶體 管、第一 NMOS晶體管、第二 NMOS晶體管，所述漏電流對策電路具有第三NMOS晶體管、第四NMOS晶體管、第五NMOS晶體管、和第 六NMOS晶體管，所述第五NMOS晶體管的源極與所述第一 NMOS晶體管的漏極和所述第三NMOS晶體管 的源極的連接點(diǎn)連接，漏極與電源端子連接，所述第三NMOS晶體管的漏極與所述第一端子連接，所述第六NMOS晶體管的源極與所述第二 NMOS晶體管的漏極和所述第四NMOS晶體管 的源極的連接點(diǎn)連接，漏極與電源端子連接，所述第四NMOS晶體管的漏極與所述第二端子連接。
7.如權(quán)利要求5所述的物理量傳感器，其特征在于，所述第一開關(guān)、第二開關(guān)、第三開關(guān)、第四開關(guān)分別是第一PMOS晶體管、第二PMOS晶體 管、第一 NMOS晶體管、第二 NMOS晶體管，所述漏電流對策電路具有第三NMOS晶體管、第四NMOS晶體管、第五NMOS晶體管、和第 六NMOS晶體管，所述第五NMOS晶體管的源極與所述第一 NMOS晶體管的漏極和所述第三NMOS晶體管 的源極的連接點(diǎn)連接，漏極與電源端子連接，所述第三NMOS晶體管的漏極與所述第一端子連接，所述第六NMOS晶體管的源極與所述第二 NMOS晶體管的漏極和所述第四NMOS晶體管 的源極的連接點(diǎn)連接，漏極與電源端子連接，所述第四NMOS晶體管的漏極與所述第二端子連接。
8.如權(quán)利要求1至7中任一項(xiàng)所述的物理量傳感器，其特征在于，所述物理量為磁力。
全文摘要
本發(fā)明提供一種能夠提高物理量檢測精度的物理量傳感器。該物理量傳感器包括基于偏置電流及物理量產(chǎn)生電壓的橋接電阻型的物理量檢測元件；對物理量檢測元件供給偏置電流的電流供給電路；以及使在電流供給電路的開關(guān)處于截止時(shí)所流過的漏電流流入接地端子的漏電流對策電路。
文檔編號G01R33/00GK102121974SQ20101059030
公開日2011年7月13日 申請日期2010年12月7日 優(yōu)先權(quán)日2009年12月7日
發(fā)明者挽地友生, 有山稔, 村岡大介, 藤村學(xué) 申請人:精工電子有限公司