專利名稱：適于源漏導(dǎo)通檢測的檢測結(jié)構(gòu)及其檢測方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路技術(shù)領(lǐng)域，具體涉及一種適于源漏導(dǎo)通檢測的檢測結(jié)構(gòu)及其檢測方法。
背景技術(shù)：
在實(shí)際的晶體中，由于晶體形成條件、原子的熱運(yùn)動(dòng)及其它條件的影響，原子的排列不可能那樣完整和規(guī)則，往往存在偏離了理想晶體結(jié)構(gòu)的區(qū)域。這些與完整周期性點(diǎn)陣結(jié)構(gòu)的偏離就是晶體中的缺陷，它破壞了晶體的對稱性。晶體缺陷(Crystal Defects)包括面缺陷、線缺陷和點(diǎn)缺陷，均對晶體的物理性質(zhì)具有極其重要的影響。在集成電路制造中，晶體缺陷很容易導(dǎo)致成品集成電路中的CMOS發(fā)生源漏之間漏電導(dǎo)通。對進(jìn)行了源漏注入的晶圓進(jìn)行是否發(fā)生源漏導(dǎo)通的檢測，是保證成品的質(zhì)量關(guān)鍵。目前的檢測手段包括一種為，在晶圓加工完成后進(jìn)行電測試；另外一種是通過萊特腐蝕(Wright Etch)的方法，即利用化學(xué)試劑對晶圓進(jìn)行破壞性腐蝕，觀察是否有晶體缺陷的位置腐蝕速率較快的位置，來檢測是否存在晶體缺陷。前一種方法，由于加工已經(jīng)完成，經(jīng)過多道工藝成型的晶圓成為廢品，該方法發(fā)現(xiàn)問題時(shí)間較晚。后一種方法，其為一種破壞性測試手段，測試后無法對晶圓繼續(xù)進(jìn)行加工；另外技術(shù)人員對腐蝕速率的觀察也不容易做到及時(shí)準(zhǔn)確。另外，現(xiàn)有技術(shù)中有一種E-Beam(電指示)檢測的技術(shù)手段，其是利用電壓對比度 (VC,voltage contrast)的進(jìn)行檢測的方法，接通電路后，通過觀察源漏上方連接的外延金屬(鎢塞)的明暗程度，判斷其間的電壓情況，進(jìn)而判斷是否有漏電流存在。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的主要目的是針對現(xiàn)有的測試源漏導(dǎo)通檢測的手段不適于及時(shí)檢測和清楚觀察的技術(shù)問題，提供一種利用電壓對比度的檢測方法，適于源漏導(dǎo)通檢測的檢測結(jié)構(gòu)及其檢測方法。為達(dá)到上述目的，本發(fā)明提供的技術(shù)方案如下—種適于源漏導(dǎo)通檢測的檢測結(jié)構(gòu)，其設(shè)置于襯底上，包括至少一個(gè)水平截面為中空的多邊形的有源區(qū)環(huán)，每個(gè)所述有源區(qū)環(huán)上設(shè)有至少一個(gè)多晶硅柵，所述多晶硅柵與其兩側(cè)所述有源區(qū)環(huán)構(gòu)成MOS結(jié)構(gòu)。在上述技術(shù)方案中，所述有源區(qū)環(huán)的水平截面為矩型。在上述技術(shù)方案中，所述多晶硅柵的水平截面為中空的矩型環(huán)狀結(jié)構(gòu)。在上述技術(shù)方案中，共包括2個(gè)所述有源區(qū)環(huán)。在上述技術(shù)方案中，所述多晶硅柵與其兩側(cè)所述多晶硅環(huán)構(gòu)成MOS結(jié)構(gòu)為NM0S， 則在進(jìn)行電壓對比度的檢測時(shí)，利用正電壓掃描檢測。在上述技術(shù)方案中，所述多晶硅柵與其兩側(cè)所述多晶硅環(huán)構(gòu)成MOS結(jié)構(gòu)為PM0S， 則在進(jìn)行電壓對比度的檢測時(shí)，利用負(fù)電壓掃描檢測。
一種上述檢測結(jié)構(gòu)的檢測方法，包括以下步驟對MOS結(jié)構(gòu)中的源漏連接的外延金屬施加電壓，通過觀察所述外延金屬的明暗變化判斷是否出現(xiàn)源漏導(dǎo)通，具體包括當(dāng)所述MOS結(jié)構(gòu)為NMOS結(jié)構(gòu)，則對其中的所述外延金屬施加正電壓，如所述外延金屬由暗變亮則可判斷所述NMOS結(jié)構(gòu)有源漏導(dǎo)通；當(dāng)所述MOS結(jié)構(gòu)為PMOS結(jié)構(gòu)，則對其中的所述外延金屬施加負(fù)電壓，如所述外延金屬由亮變暗則可判斷所述PMOS結(jié)構(gòu)有源漏導(dǎo)通。在上述技術(shù)方案中，所述外延金屬為鎢塞。本發(fā)明的適于源漏導(dǎo)通檢測的檢測結(jié)構(gòu)具有以下的有益效果本發(fā)明的適于源漏導(dǎo)通檢測的檢測結(jié)構(gòu)，利用水平截面為中空的多邊形的有源區(qū)環(huán)以及多晶硅柵，在所述有源區(qū)環(huán)的至少一個(gè)邊上，形成了 NMOS或者PM0S，所述有源區(qū)環(huán)在多個(gè)彎角處很容易出現(xiàn)晶體缺陷。對于本發(fā)明的檢測結(jié)構(gòu)，適于利用E-beam檢測的方法檢測外延金屬的電壓對比度，通過的明暗程度觀察，可以清楚顯示出上述檢測結(jié)構(gòu)中是否存在源漏導(dǎo)通，進(jìn)而，可以判斷得出晶圓上是否存在源漏導(dǎo)通。由于發(fā)現(xiàn)問題的時(shí)間早，也就可以做到避免了不必要的，對于廢品的后續(xù)加工。本發(fā)明的適于源漏導(dǎo)通檢測的檢測結(jié)構(gòu)，有源區(qū)環(huán)為閉合的環(huán)形結(jié)構(gòu)，這樣在所述有源區(qū)環(huán)的多個(gè)彎角出的應(yīng)力不會(huì)釋放到所述有源區(qū)環(huán)的外部，所以這種閉合結(jié)構(gòu)的有源區(qū)環(huán)，在多個(gè)彎角處更容易出現(xiàn)晶格缺陷，所以所述檢測結(jié)構(gòu)可以更加靈敏的檢測出是否存在由于晶體缺陷產(chǎn)生的源漏導(dǎo)通。


圖1本發(fā)明的適于源漏導(dǎo)通檢測的檢測結(jié)構(gòu)一種具體實(shí)施方式
的俯視結(jié)構(gòu)示意圖；圖2是圖1所示的檢測結(jié)構(gòu)中的一個(gè)MOS結(jié)構(gòu)的縱剖面結(jié)構(gòu)示意圖。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案、及優(yōu)點(diǎn)更加清楚明白，以下參照附圖并舉實(shí)施例， 對本發(fā)明進(jìn)一步詳細(xì)說明。實(shí)施例1圖1和圖2顯示了本發(fā)明的適于源漏導(dǎo)通檢測的檢測結(jié)構(gòu)的具體實(shí)施方式
。如圖 1所示，所述檢測結(jié)構(gòu)設(shè)置于襯底上。在所述襯底上設(shè)有兩個(gè)水平截面為中空的矩形的有源區(qū)環(huán)103，兩個(gè)所述有源區(qū)環(huán)103的由各一個(gè)角相互連通，如圖1所示。所述襯底上還設(shè)有一個(gè)水平截面為中空矩形的多晶硅環(huán)101，該多晶硅環(huán)101分別與兩個(gè)所述有源區(qū)環(huán)103 相交。從而在兩個(gè)所述多晶硅環(huán)103中的靠近中心的4條邊上形成了 4個(gè)MOS結(jié)構(gòu)。在所述多晶硅環(huán)101的每條邊的兩側(cè)的對稱位置均設(shè)有一個(gè)外延金屬102，位于所述多晶硅環(huán)101中空的部分的所述外延金屬102較多，共設(shè)有6個(gè)，該外延金屬102為鎢塞。如圖2所示，由于所述襯底上的有源區(qū)為磷參雜，所以本具體實(shí)施方式
中MOS結(jié)構(gòu)為 NMOS結(jié)構(gòu)。所述外延金屬102與源/漏極105相連通，所述外延金屬102之間設(shè)有電介質(zhì) 104，所述外延金屬102為金屬鎢(也可以為其他的導(dǎo)電金屬)，而所述電介質(zhì)104為氧化硅
4材料(也可以為其他的絕緣材料)。所述多晶硅環(huán)101的上方，以及所述多晶硅環(huán)101的各個(gè)側(cè)面與所述外延金屬102之間，均填充有電介質(zhì)104，圖1為了將多晶硅101的結(jié)構(gòu)表示清楚，沒有將其上方以及兩側(cè)的所述電介質(zhì)104表示出來。對于本發(fā)明的由4個(gè)NMOS結(jié)構(gòu)組成的檢測結(jié)構(gòu)，利用電壓對比度的方法進(jìn)行檢測時(shí)可以采用以下的檢測方法將所述外延金屬102的鎢塞加以正電偏壓，并利用電壓對比度的工作原理，正常情況鎢塞暗的，如果有漏電，就會(huì)變亮。NMOS適合用正電壓模式掃描檢測漏電，這是因?yàn)閷τ贜MOS結(jié)構(gòu)來說，在正電壓掃描檢測模式下，正常情況所述外延金屬 102是暗的，如果有漏電，就會(huì)變亮；在負(fù)電壓掃描檢測模式下，正常情況所述外延金屬102 是亮的，如果有漏電，仍然是亮的。因此，NMOS適合用正電壓模式掃描檢測漏電。在其他的具體實(shí)施方式
中，對于由多個(gè)PMOS結(jié)構(gòu)組成的檢測結(jié)構(gòu)適合用負(fù)電壓模式掃描檢測漏電。其檢測方法具體為將所述外延金屬的鎢塞加以負(fù)電偏壓，并利用電壓對比度的工作原理，正常情況鎢塞亮的，如果有漏電，就會(huì)變暗。這是因?yàn)椋谪?fù)正電壓掃描檢測模式下，正常情況外延金屬是亮的，如果有漏電，就會(huì)變暗；在正電壓掃描檢測模式下， 正常情況外延金屬是亮的，如果有漏電，仍然是亮的。PMOS結(jié)構(gòu)組成的檢測結(jié)構(gòu)適合用負(fù)電壓模式掃描檢測漏電在其他的具體實(shí)施方式
中，有源區(qū)環(huán)的結(jié)構(gòu)也可以是中空的五邊形或者六邊形， 有源區(qū)環(huán)的多條邊可以形成多個(gè)NMOS或者PMOS結(jié)構(gòu)，所述有源區(qū)環(huán)在多個(gè)彎角處容易產(chǎn)生晶格缺陷。然后，我們可以利用E-beam檢測方法，判斷是否出現(xiàn)源漏導(dǎo)通，也就判斷出晶圓上是否有晶格缺陷存在。本發(fā)明的檢測結(jié)構(gòu)，適于利用E-beam檢測的方法，簡單清楚的檢測源漏導(dǎo)通；由于發(fā)現(xiàn)問題的時(shí)間早，也就可以避免不必要的，對于廢品的后續(xù)加工步馬聚ο以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明保護(hù)的范圍之內(nèi)。
權(quán)利要求
1.一種適于源漏導(dǎo)通檢測的檢測結(jié)構(gòu)，其設(shè)置于襯底上，其特征在于，包括至少一個(gè)水平截面為中空的多邊形的有源區(qū)環(huán)，每個(gè)所述有源區(qū)環(huán)上設(shè)有至少一個(gè)多晶硅柵，所述多晶硅柵與其兩側(cè)所述有源區(qū)環(huán)構(gòu)成MOS結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述的檢測結(jié)構(gòu)，其特征在于，所述有源區(qū)環(huán)的水平截面為矩型。
3.根據(jù)權(quán)利要求1所述的檢測結(jié)構(gòu)，其特征在于，所述多晶硅柵的水平截面為中空的矩型環(huán)狀結(jié)構(gòu)。
4.根據(jù)權(quán)利要求1所述的檢測結(jié)構(gòu)，其特征在于，共包括2個(gè)所述有源區(qū)環(huán)。
5.根據(jù)權(quán)利要求1-4任一所述的檢測結(jié)構(gòu)，其特征在于，所述多晶硅柵與其兩側(cè)所述多晶硅環(huán)構(gòu)成MOS結(jié)構(gòu)為NM0S，則在進(jìn)行電壓對比度的檢測時(shí)，利用正電壓掃描檢測。
6.根據(jù)權(quán)利要求1-4任一所述的檢測結(jié)構(gòu)，其特征在于，所述多晶硅柵與其兩側(cè)所述多晶硅環(huán)構(gòu)成MOS結(jié)構(gòu)為PM0S，則在進(jìn)行電壓對比度的檢測時(shí)，利用負(fù)電壓掃描檢測。
7.—種權(quán)利要求1所述的檢測結(jié)構(gòu)的檢測方法，其特征在于，包括以下步驟對MOS結(jié)構(gòu)中的源漏連接的外延金屬施加電壓，通過觀察所述外延金屬的明暗變化判斷是否出現(xiàn)源漏導(dǎo)通，具體包括當(dāng)所述MOS結(jié)構(gòu)為NMOS結(jié)構(gòu)，則對其中的所述外延金屬施加正電壓，如所述外延金屬由暗變亮則可判斷所述NMOS結(jié)構(gòu)有源漏導(dǎo)通；當(dāng)所述MOS結(jié)構(gòu)為PMOS結(jié)構(gòu)，則對其中的所述外延金屬施加負(fù)電壓，如所述外延金屬由亮變暗則可判斷所述PMOS結(jié)構(gòu)有源漏導(dǎo)通。
8.根據(jù)權(quán)利要求7所述的檢測方法，其特征在于，所述外延金屬為鎢塞。
全文摘要
本發(fā)明提供了一種適于源漏導(dǎo)通的檢測結(jié)構(gòu)，其設(shè)置于襯底上，包括至少一個(gè)水平截面為中空的多邊形的有源區(qū)環(huán)，每個(gè)所述有源區(qū)環(huán)上設(shè)有至少一個(gè)多晶硅柵，所述多晶硅柵與其兩側(cè)所述有源區(qū)環(huán)構(gòu)成MOS結(jié)構(gòu)。本發(fā)明的檢測結(jié)構(gòu)，適于利用E-beam檢測的方法檢測外延金屬的電壓對比度，通過的明暗程度觀察，可以清楚顯示出上述檢測結(jié)構(gòu)中是否存在源漏導(dǎo)通，進(jìn)而，可以判斷得出晶圓上是否存在源漏導(dǎo)通。由于發(fā)現(xiàn)問題的時(shí)間早，也就可以做到避免了不必要的對于廢品的后續(xù)加工。
文檔編號(hào)G01R31/02GK102569116SQ20101061462
公開日2012年7月11日 申請日期2010年12月30日 優(yōu)先權(quán)日2010年12月30日
發(fā)明者吳浩, 李彬, 李鶴鳴, 王璐 申請人:中芯國際集成電路制造(上海)有限公司