專利名稱：電力監(jiān)測用高速數(shù)據(jù)采集卡的制作方法
技術領域：
本實用新型涉及一種數(shù)據(jù)采集卡，具體地說涉及一種用于電力系統(tǒng)中的電力監(jiān)測 用高速數(shù)據(jù)采集卡。
背景技術：
目前的現(xiàn)有技術中，普遍采用PCI總線技術，它具有傳輸速率高和PC機聯(lián)系方便 等特點；也有使用DSP作CPU的采集系統(tǒng)，相對于PCI技術的采集系統(tǒng)，DSP數(shù)據(jù)采集系統(tǒng) 具有，總線帶寬高，算法實現(xiàn)容易等優(yōu)點；當然也有很多使用FPGA作為控制器的，但是目前 多數(shù)僅把FPGA作為地址控制或簡單邏輯控制，做實時處理的還沒有；國內的采集系統(tǒng)使用 的A/D芯片的頻率通常在60M以下，分辨率也多在8位，很少有12位的；即使用于局部放電 的監(jiān)測設備其數(shù)據(jù)采集頻率也只能夠達到20兆左右，這種采集卡適合于一般或者中等速 度的應用場合，對于光纖測溫和局部放電等儀器由于速度的原因會造成定位精度差，不適 合作為實時檢測用。
發(fā)明內容本實用新型的目的在于提供一種高速度、高精度的電力監(jiān)測用高速數(shù)據(jù)采集方法 及數(shù)據(jù)采集卡，它的采集速度達到200M，采樣分辨率高達12位，可實現(xiàn)FPGA實時處理。本實用新型的技術方案是一種電力監(jiān)測用高速數(shù)據(jù)采集卡，由模擬通路1 (即模 擬放大電路)、采樣器2、FPGA處理器3、FPGA控制電路4、時鐘發(fā)生器5、模擬電源6、數(shù)字電 源7和數(shù)據(jù)總線8組成，其特征在于模擬通路1將模擬信號轉換成差分電壓方式VIN+和 VIN-送至200M、12位的A/D采樣器2的VIN+和VIN-端；采樣器2將采樣完的數(shù)字信號通 過差分方式以12位低信號Sl-. · S12-和12位高信號Sl+. · S12+送至FPGA接收端；FPGA將 接收到的差分信號內部處理為數(shù)字信號；FPGA控制電路4通過DIN、TDI_B、PR0G_B和INT_ B四根信號線實現(xiàn)控制；FPGA通過16位數(shù)據(jù)總線D0-D15實現(xiàn)和外界數(shù)據(jù)交換；模擬電源給 模擬通路的運放和采樣器供電；數(shù)字電源提供給FPGA接口電壓、差分驅動電壓、控制電壓 和內核電壓。本實用新型的電力監(jiān)測用高速數(shù)據(jù)采集卡，工作方式為模擬信號通過同軸電纜 送至模擬放大電路，由普通的電壓信號轉換成差分模擬信號分成兩路送至采樣器；采樣器 對送來的模擬信號進行采樣，其特征在于使用200M的A/D芯片和超大規(guī)模的現(xiàn)場可編程 邏輯器件(以下簡稱FPGA)，采樣按照流水方式工作，在采樣器采樣的16個周期后輸出信 號至數(shù)字端口，同時啟動鎖存使能信號；FPGA檢測到采樣器鎖存信號并將端口上的數(shù)字信 號鎖存入緩沖區(qū)，并進行實時累加，累加次數(shù)從1-10000調整，累加完成后將數(shù)據(jù)鎖存入內 存，同時內存地址加1，然后進入下一操作循環(huán)，待數(shù)據(jù)采樣次數(shù)和累加次數(shù)都達到要求時， 釋放總線等待數(shù)據(jù)讀出。由于采用高達200M、12位的采樣器并配合高精度時鐘，當電網(wǎng)內的信號有任何小 的波動時或有其他弱小信號時，該數(shù)據(jù)采集卡都能快速完整地反映出波形情況為分析帶來很大的方便；在20M模擬信號輸入時，增益可以達到55dB ；同時該數(shù)據(jù)采集卡有外同步通 道，可由外界控制同步采樣。

[0007]圖1是本實用新型的電路原理框圖。[0008]圖2是本實用新型實施例的電路原理框圖。[0009]圖3是圖2中模擬通路1的電路原理圖。[0010]圖4是圖2中采樣器電路2的電路原理圖。[0011]圖5是圖2中FPGA處理器3的電路原理圖。[0012]圖6是圖2中FPGA控制電路4的電路原理圖。[0013]圖7是圖2中時鐘發(fā)生器電路5的電路原理圖。[0014]圖8是圖2中模擬電源6的電路原理圖。[0015]圖9是圖2中數(shù)字電源7的電路原理圖。
具體實施方式
以下結合附圖和實施例對本實用新型進一步說明。圖1是本實用新型的整體框圖，采用高速FPGA與A/D的結合，實現(xiàn)高速采樣的同 時，可以進行同步實時處理。圖2是本實用新型的實施例模擬通路1接收O-IV的模擬信號，1:1輸出差分電 壓信號；200M高速A/D采樣電路2，由AD92系列芯片組成，功耗低，速度最高210M，位數(shù)12 ； FPGA處理器選用XILINX最新VIRTEX5系列芯片，處理能力12路并行400M ；FPGA處理器控 制電路采用XILINX公司XCP系列ROM配置，總位數(shù)8M ；數(shù)據(jù)總線使用FPGA內部雙端口。圖3本實用新型實施例的模擬通路1 (即模擬放大電路):1V的模擬信號通過BNC 同軸電纜傳輸?shù)讲罘诌\放輸入端，由RAB6、RAB8、RAB4和RABll組成50歐阻抗匹配和前端 電路；RAB7和RAB9是反饋電阻實現(xiàn)1:1的放大；RABl和RAB2組成輸出阻抗電路，輸出電容 起濾波作用；CML管腳接A/D的控制電路，其值是作為一個參考電壓作為A/D采樣的基點。 該放大電路有效帶寬是300M，響應時間是8ns，可以實現(xiàn)對100M的模擬信號無失真放大。圖4本實用新型實施例的采樣電路2 :A/D芯片采用AD92系列，其輸入輸出都采樣 差分電流(LVDS)方式，這種接口具有電壓范圍低，抗干擾能力強，可以長距離傳輸?shù)葍?yōu)點； 時鐘電路也是采用差分輸入方式通過RAB5將電流轉換成電壓，經過CABl和CAB2偶合到A/ D ；RABlO是A/D的基準電阻，起穩(wěn)定電壓的作用；芯片通過串口由FPGA直接控制，外接上拉 電阻RPll。圖5本實用新型實施例的FPGA處理器3電路數(shù)據(jù)接口采用差分電流(LVDS)方 式，配置接口有A/D的SPI 口，同時預留了溢出狀態(tài)指示。FPGA內部采用流水線方式，將采 集來的數(shù)據(jù)依次鎖存、運算、鎖存到內存。共設計有40個寄存器用于FPGA的操作，通過總 線方式由外接CPU下達指令。圖6本實用新型實施例的FPGA控制電路4 JATG掃描信號通過配置芯片串入FPGA 內部；軟件可以同時檢測到配置芯片和FPGA ；通過JATG下載可以在不掉電時運行FPGA，掉 電情況下通過JATG把程序下載到配置芯片內部，上電則從配置芯片啟動。[0023]圖7本實用新型實施例的時鐘發(fā)生器電路采用先進的壓控晶體振蕩器模塊，外 接高精度時鐘晶體作為參考值；時鐘模塊采用SPI 口控制，串行配置，可以在線任意修改時 鐘輸出；輸出方式有LVPECL、LVDS和CMOS等多種方式；時鐘的穩(wěn)定度可以控制在20PS左
右ο圖8本實用新型實施例的模擬電源電路模擬電源提供模擬通路士5V運放電壓， 提供1.8V采樣器電壓。模擬電源電路U14、U3、U7和U8等都是采用78XX系列芯片；整個電路輸入是 +12V/-12V兩組，輸出有+1. 8V、+6V和-6V?？紤]到管壓降太大容易燒毀，前端加有二極管 降低壓降。圖9本實用新型實施例的數(shù)字電源電路數(shù)字電源提供給FPGA 3. 3V接口電壓、 2. 5V差分驅動電壓、1.8V控制電壓和1.0V內核電壓。數(shù)字電源U2、TO、U16和TO采用LDO工作電源，壓降控制在1V_1. IV左右，減少功 耗；前端串接二極管是降低壓降；整個電路輸入是+5V，輸出有1. 8V、2. 5V、3. 3V和IV。整體 功率在IOW以下。例如在電力電纜光纖測溫系統(tǒng)中，該數(shù)據(jù)采集卡就扮演了非常重要的作用以 200M的速度對光纖信號進行采樣，可以是定位精度達到0. 5米，同時12位的采樣精度可以 大大提升采樣數(shù)據(jù)的穩(wěn)定度。
權利要求1. 一種電力監(jiān)測用高速數(shù)據(jù)采集卡，由模擬通路(1)、采樣器(2)、FPGA處理器(3)、 FPGA控制電路(4)、時鐘發(fā)生器(5)、模擬電源(6)、數(shù)字電源(7)和數(shù)據(jù)總線⑶組成，其 特征在于模擬通路(1)將模擬信號轉換成差分電壓方式VIN+和VIN-送至200M、12位的 A/D采樣器⑵的VIN+和VIN-端；采樣器⑵將采樣完的數(shù)字信號通過差分方式以12位 低信號Sl-. . S12-和12位高信號Sl+. . S12+送至FPGA接收端；FPGA將接收到的差分信號 內部處理為數(shù)字信號；FPGA控制電路⑷通過DIN、TDI_B、PR0G_B和INT_B四根信號線實 現(xiàn)控制；FPGA通過16位數(shù)據(jù)總線D0-D15實現(xiàn)和外界數(shù)據(jù)交換；模擬電源給模擬通路的運 放和采樣器供電；數(shù)字電源提供給FPGA接口電壓、差分驅動電壓、控制電壓和內核電壓。
專利摘要一種電力監(jiān)測用高速數(shù)據(jù)采集卡，由模擬通路1(即模擬放大電路)、采樣器2、FPGA處理器3、FPGA控制電路4、時鐘發(fā)生器5、模擬電源6、數(shù)字電源7和數(shù)據(jù)總線8組成，其特征在于模擬通路1將模擬信號轉換成差分電壓方式VIN+和VIN-送至200M、12位的A/D采樣器2的VIN+和VIN-端；采樣器2將采樣完的數(shù)字信號通過差分方式以12位低信號S1-..S12-和12位高信號S1+…S12+送至FPGA接收端；FPGA將接收到的差分信號內部處理為數(shù)字信號；FPGA控制電路4通過DIN、TDI_B、PROG_B和INT_B四根信號線實現(xiàn)控制；FPGA通過16位數(shù)據(jù)總線D0-D15實現(xiàn)和外界數(shù)據(jù)交換；模擬電源給模擬通路的運放和采樣器供電；數(shù)字電源提供給FPGA接口電壓、差分驅動電壓、控制電壓和內核電壓。它的采集速度達到200M，采樣分辨率高達12位，可實現(xiàn)FPGA實時處理。
文檔編號G01R19/00GK201780322SQ201020144139
公開日2011年3月30日 申請日期2010年3月29日 優(yōu)先權日2010年3月29日
發(fā)明者宋珂, 李水冰, 王宇 申請人:國網(wǎng)電力科學研究院武漢南瑞有限責任公司