專利名稱:電子互感器仿真器的制作方法
技術(shù)領(lǐng)域:
本實(shí)用新型屬于智能變電站檢測領(lǐng)域,具體涉及一種電子互感器仿真器。
背景技術(shù):
隨著智能變電站及數(shù)字化變電站的發(fā)展,出現(xiàn)了一些新的設(shè)備如電子互感器,合 并單元等;實(shí)際變電站中電子互感器的輸出接到合并單元的輸入,對合并單元進(jìn)行測試時(shí), 往往需要電子互感的輸入信號,如果用一個(gè)實(shí)際的電子互感器作為信號輸入,會帶來很多 麻煩,需要能產(chǎn)生一次電流和電壓的信號源,這樣的信號源造價(jià)高,場地要求大,而且也不 易于在實(shí)驗(yàn)室中開展測試,因此,迫切的需要本領(lǐng)域的技術(shù)人員開發(fā)出一種能夠模擬電子 互感器輸出信號的電子互感器仿真器,模擬仿真實(shí)際的電子互感器,用于合并單元的測試。
實(shí)用新型內(nèi)容為了解決現(xiàn)有技術(shù)的上述缺陷,本實(shí)用新型的目的在于提出一種能夠模擬仿真實(shí) 際的電子互感器進(jìn)行信號輸出的電子互感器仿真器,該電子互感器仿真器的輸出接到合并 單元的輸入,用于對合并單元進(jìn)行測試。本實(shí)用新型是通過下述技術(shù)方案實(shí)現(xiàn)的一種電子互感器仿真器,其特征在于該仿真器包括CT電流互感器、PT電壓互感 器、A/D轉(zhuǎn)換器、CPU微處理器、Flash存儲器和光收發(fā)器,所述CT電流互感器、PT電壓互感 器分別與A/D轉(zhuǎn)換器相連接并為A/D轉(zhuǎn)換器提供模擬信號,該模擬信號在A/D轉(zhuǎn)換器中轉(zhuǎn) 換成數(shù)字信號,所述CPU微處理器分別與A/D轉(zhuǎn)換器、Flash存儲器和光收發(fā)器相連接,所述 CPU微處理器接收A/D轉(zhuǎn)換器或Flash存儲器發(fā)來的數(shù)字信號并通過光收發(fā)器將該電流、電 壓信號輸出。本實(shí)用新型較優(yōu)選的技術(shù)方案為,所述光收發(fā)器上設(shè)有光纖口,所述光收發(fā)器接 收CPU微處理器傳來的數(shù)字信號,經(jīng)過FT3解碼后由光纖口通過光纖輸出。本實(shí)用新型更優(yōu)選的技術(shù)方案為,所述CPU微處理器包括中央處理器、存儲器、運(yùn) 算器和串口,所述中央處理器分別與存儲器、運(yùn)算器和串口相連,所述存儲器通過數(shù)據(jù)總線 和地址總線與A/D轉(zhuǎn)換器和Flash存儲器相連。本實(shí)用新型的有益效果是1)該電子互感器仿真器可以輕便安全的模擬電子互感器的輸出信息,節(jié)約成本, 操作簡單方便;2)該電子互感器仿真器可以通過多種形式產(chǎn)生數(shù)據(jù),即A)能通過模擬信號源產(chǎn) 生;B)通過存入Flash存儲器中的Comtrade波形文件產(chǎn)生;C)通過CPU微處理器中的運(yùn)算 器根據(jù)公式即時(shí)生成數(shù)據(jù)。
圖1是本實(shí)用新型電子互感器仿真器的結(jié)構(gòu)示意圖;[0012]圖2是CPU微處理器的結(jié)構(gòu)示意圖。
具體實(shí)施方式
以下結(jié)合附圖對本實(shí)用新型的電子互感器仿真器做進(jìn)一步的詳細(xì)說明。如圖1所示,本實(shí)用新型的電子互感器仿真器主要包括CT電流互感器、PT電壓互 感器、A/D轉(zhuǎn)換器、CPU微處理器、Flash存儲器和光收發(fā)器,CT電流互感器、PT電壓互感器 分別與A/D轉(zhuǎn)換器相連接,CPU微處理器分別與A/D轉(zhuǎn)換器、Flash存儲器和光收發(fā)器相連接。該電子互感器仿真器主要向合并單元輸出電流和電壓數(shù)據(jù),用于對合并單元進(jìn)行 測試。該電子互感器仿真器位于高電位側(cè),合并單元位于低電位側(cè),二者通過光纖連接進(jìn)行 數(shù)據(jù)傳輸。該仿真器中的CPU微處理器采用PowerPC型號處理器,如圖2所示,其主要包括 中央處理器CPU、存儲器、運(yùn)算器和串口,CPU分別與存儲器、運(yùn)算器和串口相連并對三者進(jìn) 行控制,A/D轉(zhuǎn)換器和Flash存儲器均通過數(shù)據(jù)總線和地址總線與A/D轉(zhuǎn)換器相連接。串 口的功能是進(jìn)行工作模式選擇,存儲器的功能是用來存儲A/D轉(zhuǎn)換器或者Flash存儲器發(fā) 來的數(shù)據(jù),運(yùn)算器的功能是用于根據(jù)其內(nèi)部的公式即時(shí)生成數(shù)據(jù)。當(dāng)通過串口選擇好工作 模式后,CPU微處理器中的CPU控制相應(yīng)工作模式中的部件進(jìn)行數(shù)據(jù)傳遞至CPU微處理器 中的存儲器中,當(dāng)合并單元向CPU發(fā)出模擬采樣脈沖時(shí),存儲器便通過光收發(fā)器向合并單 元發(fā)送數(shù)據(jù)。上面所述串口對工作模式的選擇有三種第一種是通過模擬信號源生成的數(shù)據(jù),用到的主要部件包括CT電流互感器、PT電 壓互感器、A/D轉(zhuǎn)換器、CPU微處理器和光收發(fā)器。當(dāng)通過串口選擇該工作模式后,模擬信號 源向CT電流互感器輸入模擬電流以及向PT電壓互感器輸入模擬電壓,CPU微處理器的CPU 向A/D轉(zhuǎn)換器發(fā)出控制信號,控制A/D轉(zhuǎn)換器接收CT電流互感器和PT電壓互感器傳來的 模擬電流和模擬電壓、并將模擬電流和模擬電壓轉(zhuǎn)換成數(shù)字信號傳給CPU微處理器中的存 儲器,當(dāng)合并單元向CPU微處理器的CPU發(fā)出模擬采樣脈沖時(shí),CPU便控制存儲器將數(shù)字信 號(即電流、電壓數(shù)據(jù))傳給光收發(fā)器,光收發(fā)器經(jīng)FT3編碼后,由光收發(fā)器上光纖口通過 光纖將數(shù)字信號發(fā)送至合并單元,輸出數(shù)據(jù)的格式按照合并單元技術(shù)條件中給出的從電子 互感器傳輸?shù)胶喜卧臄?shù)據(jù)的格式;第二種是由C0MTRADE波形文件生成的數(shù)據(jù),用到的部件包括存有C0MTRADE波形 文件的Flash存儲器、CPU微處理器和光收發(fā)器。當(dāng)通過串口選擇該工作模式后,CPU微處 理器的CPU向Flash存儲器發(fā)出控制信號,控制其向CPU微處理器的存儲器發(fā)出數(shù)字信號, 當(dāng)合并單元向CPU微處理器的CPU發(fā)出模擬采樣脈沖時(shí),CPU便控制存儲器將該數(shù)字信號 (即電流、電壓數(shù)據(jù))傳給光收發(fā)器,光收發(fā)器經(jīng)FT3編碼后,由光收發(fā)器上光纖口通過光纖 將數(shù)字信號發(fā)送至合并單元,輸出數(shù)據(jù)的格式按照合并單元技術(shù)條件中給出的從電子互感 器傳輸?shù)胶喜卧臄?shù)據(jù)的格式;第三種是由CPU微處理器內(nèi)部運(yùn)算器進(jìn)行公式計(jì)算生成的數(shù)據(jù),僅用到CPU微處 理器和光收發(fā)器。當(dāng)通過串口選擇該工作模式后,CPU微處理器的CPU便控制運(yùn)算器進(jìn)行 下述公式計(jì)算,計(jì)算后的數(shù)據(jù)存于存儲器中,當(dāng)合并單元向CPU微處理器中的CPU發(fā)出模擬 采樣脈沖時(shí),CPU便控制存儲器將該電流、電壓數(shù)據(jù)傳給光收發(fā)器,光收發(fā)器經(jīng)FT3編碼后,由光收發(fā)器上光纖口通過光纖將電流、電壓數(shù)據(jù)發(fā)送至合并單元,輸出數(shù)據(jù)的格式按照合 并單元技術(shù)條件中給出的從電子互感器傳輸?shù)胶喜卧臄?shù)據(jù)的格式; 電壓數(shù)據(jù)計(jì)算[0021 ] Ua (t) = Ku* (Ala*cos (ω t+Bla) +. . . +Ana*cos (η ω t+Bna))Ub (t) = Ku* (Alb*cos (ω t+Blb) +. . . +Anb^cos (η ω t+Bnb))Uc (t) = Ku* (Alb*cos (ω t+Blc) +. . . +Anc*cos (η ω t+Bnc))其中,Ua(t)為A相電壓,Wd (t)為B相電壓,Uc (t)為C相電壓,Ku為電壓系數(shù), ω = 2 Jif為角頻率,f為電網(wǎng)頻率。Ala為A相電壓基波幅值,Bla為A相電壓基波相位;A2a為A相電壓二次諧波幅值,B2a為A相電壓二次諧波相位,............,Ana為A相電壓η次諧波幅值,Bna為A相電壓η次諧波相位。Alb為B相電壓基波幅值,Blb為B相電壓基波相位;A2b為B相電壓二次諧波幅值,B2b為B相電壓二次諧波相位,............,Anb為B相電壓η次諧波幅值,Bnb為B相電壓η次諧波相位。Alc為C相電壓基波幅值,Blc為C相電壓基波相位;Α2。為C相電壓二次諧波幅值,B2c為C相電壓二次諧波相位,.............,An。為C相電壓η次諧波幅值,Bnc為C相電壓η次諧波相位。電流數(shù)據(jù)計(jì)算Ia (t) = Ki* (Ala*cos (ω t+Bla) +. . . +Ana*cos (η ω t+Bna))Ib (t) = Ki* (Ala*cos (ω t+Bla) +. . . +Ana*cos (η ω t+Bna)) Ic (t) = Ki* (Ala*cos (ω t+Bla) +. . . +Ana*cos (η ω t+Bna))其中,Ia(t)為A相電流,Ib (t)為B相電流,Ic (t)為C相電流。Ku為電流系數(shù), ω = 2 Jif為角頻率,f為電網(wǎng)頻率。Ala為A相電流基波幅值,Bla為A相電流基波相位;A2a為A相電流二次諧波幅值,B2a為A相電流二次諧波相位,............,Ana為A相電流η次諧波幅值,Bna為A相電流η次諧波相位。Alb為B相電流基波幅值,Blb為B相電流基波相位;A2b為B相電流二次諧波幅值,B2b為B相電流二次諧波相位,............,Anb為B相電流η次諧波幅值,Bnb為B相電流η次諧波相位。Alc為C相電流基波幅值,Blc為C相電流基波相位;Α2。為C相電流二次諧波幅值,B2c為C相電流二次諧波相位,............,An。為C相電流η次諧波幅值,Bnc為C相電流η次諧波相位。該電子互感器仿真器安全可靠、結(jié)構(gòu)簡單、數(shù)據(jù)生成多樣,操作簡單,節(jié)約成本,應(yīng) 用前景廣泛。最后應(yīng)當(dāng)說明的是以上實(shí)施例僅用以說明本實(shí)用新型的技術(shù)方案而非對其限 制,盡管參照上述實(shí)施例對本實(shí)用新型進(jìn)行了詳細(xì)的說明,所屬領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng) 理解依然可以對本實(shí)用新型的具體實(shí)施方式
進(jìn)行修改或者等同替換,而未脫離本實(shí)用新 型精神和范圍的任何修改或者等同替換,其均應(yīng)涵蓋在本實(shí)用新型的權(quán)利要求范圍當(dāng)中。
權(quán)利要求1.一種電子互感器仿真器,其特征在于該仿真器包括CT電流互感器、PT電壓互感器、 A/D轉(zhuǎn)換器、CPU微處理器、Flash存儲器和光收發(fā)器,所述CT電流互感器、PT電壓互感器分 別與A/D轉(zhuǎn)換器相連接并為A/D轉(zhuǎn)換器提供模擬信號,該模擬信號在A/D轉(zhuǎn)換器中轉(zhuǎn)換成 數(shù)字信號,所述CPU微處理器分別與A/D轉(zhuǎn)換器、Flash存儲器和光收發(fā)器相連接,所述CPU 微處理器接收A/D轉(zhuǎn)換器或Flash存儲器發(fā)來的數(shù)字信號并通過光收發(fā)器將該電流、電壓 信號輸出。
2.如權(quán)利要求1所述的電子互感器仿真器,其特征在于所述光收發(fā)器上設(shè)有光纖口, 所述光收發(fā)器接收CPU微處理器傳來的數(shù)字信號,經(jīng)過FT3解碼后由光纖口通過光纖輸出。
3.如權(quán)利要求1或2所述的電子互感器仿真器,其特征在于所述CPU微處理器包括 中央處理器、存儲器、運(yùn)算器和串口,所述中央處理器分別與存儲器、運(yùn)算器和串口相連,所 述存儲器通過數(shù)據(jù)總線和地址總線與A/D轉(zhuǎn)換器和Flash存儲器相連。
專利摘要本實(shí)用新型屬于智能變電站檢測領(lǐng)域,具體涉及一種電子互感器仿真器,其包括CT電流互感器、PT電壓互感器、A/D轉(zhuǎn)換器、CPU微處理器、Flash存儲器和光收發(fā)器,所述CT電流互感器、PT電壓互感器分別與A/D轉(zhuǎn)換器相連接并為A/D轉(zhuǎn)換器提供模擬信號,該模擬信號在A/D轉(zhuǎn)換器中轉(zhuǎn)換成數(shù)字信號,所述CPU微處理器分別與A/D轉(zhuǎn)換器、Flash存儲器和光收發(fā)器相連接,所述CPU微處理器接收A/D轉(zhuǎn)換器或Flash存儲器發(fā)來的數(shù)字信號并通過光收發(fā)器將該電流、電壓信號輸出。該電子互感器仿真器可以通過多種形式產(chǎn)生數(shù)據(jù)并可以輕便安全的模擬電子互感器的輸出信息,具有安全可靠、節(jié)約成本、操作簡單方便等優(yōu)點(diǎn)。
文檔編號G01R15/22GK201838452SQ20102051598
公開日2011年5月18日 申請日期2010年9月3日 優(yōu)先權(quán)日2010年9月3日
發(fā)明者吳曉博, 楊威, 陸天健 申請人:中國電力科學(xué)研究院, 積成電子股份有限公司