專利名稱：頻率測(cè)量系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型關(guān)于一種頻率測(cè)量系統(tǒng)，特別是一種高精準(zhǔn)度的頻率測(cè)量系統(tǒng)。
背景技術(shù)：
傳統(tǒng)測(cè)量頻率的方法，是在一段時(shí)間之內(nèi)，對(duì)于待測(cè)頻率進(jìn)行采樣(sampling)。然 而，此種測(cè)量頻率的方法會(huì)面臨到以下的問題。傳統(tǒng)上測(cè)量頻率的方法所會(huì)面臨到的一大缺點(diǎn)是在于此方法必須采用高速的計(jì) 數(shù)器。舉例而言，欲測(cè)量的待測(cè)信號(hào)的頻率為IGHz (千兆赫茲)，會(huì)需要一個(gè)速度高達(dá)2GHz 的計(jì)數(shù)器。另一方面，若是以上述2GHz的計(jì)數(shù)器，進(jìn)行為時(shí)1 μ s (微秒)的測(cè)量，則此一計(jì)數(shù) 器至少需要2，000位的容量。若是需要大容量的計(jì)數(shù)器，同樣也會(huì)面臨高成本的問題。因 此，容量上的限制同樣也是傳統(tǒng)上測(cè)量頻率時(shí)所可能遇到的問題。若是測(cè)量時(shí)無法精確抓取到待測(cè)信號(hào)的上升邊緣(raising edge)或是下降邊緣 (falling edge)，可能會(huì)使測(cè)量時(shí)產(chǎn)生一個(gè)脈沖的誤差，使得準(zhǔn)確度上有所偏差。

實(shí)用新型內(nèi)容鑒于以上的問題，本實(shí)用新型提出一種頻率測(cè)量系統(tǒng)。頻率測(cè)量系統(tǒng)包括扇出緩 沖元件(fanout buffer)與數(shù)字定時(shí)器。扇出緩沖元件，具有一第一輸入端口、一第二輸入端口、一第一輸出端口以及一第 二輸出端口。第一輸入端口輸入一單端待測(cè)信號(hào)，且第二輸入端口輸入一對(duì)的差動(dòng)待測(cè)信 號(hào)。第一輸出端口輸出一第一測(cè)量信號(hào)，且第二輸出端口輸出一第二測(cè)量信號(hào)。扇出緩沖 元件選擇性由第一輸出端口與第二輸出端口輸出單端待測(cè)信號(hào)或是差動(dòng)待測(cè)信號(hào)。數(shù)字定時(shí)器，根據(jù)第一測(cè)量信號(hào)的上升邊緣產(chǎn)生起始信號(hào)，根據(jù)第二測(cè)量信號(hào)的 另一上升邊緣產(chǎn)生第一停止信號(hào)，并以起始信號(hào)與第一停止信號(hào)計(jì)算單端待測(cè)信號(hào)或是差 動(dòng)待測(cè)信號(hào)的一周期。所述的頻率測(cè)量系統(tǒng)，其中，該扇出緩沖元件另包括一第三輸出端口，該第三輸出 端口輸出一第三測(cè)量信號(hào)，該數(shù)字定時(shí)器根據(jù)該第三測(cè)量信號(hào)的一下降邊緣產(chǎn)生一第二停 止信號(hào)，并以該起始信號(hào)與該第二停止信號(hào)計(jì)算該單端待測(cè)信號(hào)或是該差動(dòng)待測(cè)信號(hào)的一 上半端脈沖寬度。所述的頻率測(cè)量系統(tǒng)，其中，另包括一第一差動(dòng)單端轉(zhuǎn)換器與一第二差動(dòng)單端轉(zhuǎn) 換器，該第一差動(dòng)單端轉(zhuǎn)換器電性連接至該第一輸出端口，用以輸出該第一測(cè)量信號(hào)，該第 二差動(dòng)單端轉(zhuǎn)換器電性連接至該第二輸出端口，用以輸出該第二測(cè)量信號(hào)。所述的頻率測(cè)量系統(tǒng)，其中，另包括一處理器，該處理器與該數(shù)字定時(shí)器之間以序 列周邊接口相連。所述的頻率測(cè)量系統(tǒng)，其中，另包括一第一觸發(fā)啟動(dòng)器，該第一觸發(fā)啟動(dòng)器電性連 接于該第一輸出端口與該數(shù)字定時(shí)器之間，當(dāng)接收該處理器發(fā)出的一致能信號(hào)后，該第一觸發(fā)啟動(dòng)器導(dǎo)通該第一測(cè)量信號(hào)至該數(shù)字定時(shí)器。所述的頻率測(cè)量系統(tǒng)，其中，另包括一第二觸發(fā)啟動(dòng)器，該第二觸發(fā)啟動(dòng)器電性連 接于該第二輸出端口與該數(shù)字定時(shí)器之間，當(dāng)接收該處理器發(fā)出的該致能信號(hào)后，該第二 觸發(fā)啟動(dòng)器導(dǎo)通該第二測(cè)量信號(hào)至該數(shù)字定時(shí)器。通過本實(shí)用新型所提出的頻率測(cè)量系統(tǒng)，可針對(duì)單端待測(cè)信號(hào)與差動(dòng)待測(cè)信號(hào)進(jìn) 行測(cè)量。并且根據(jù)上升邊緣或是下降邊緣之間的相距的時(shí)間，可大幅提高測(cè)量精準(zhǔn)度與測(cè) 量范圍。以上的關(guān)于本實(shí)用新型內(nèi)容的說明及以下的實(shí)施方式的說明用以示范與解釋本 實(shí)用新型的精神與原理，并且提供本實(shí)用新型的專利申請(qǐng)范圍更進(jìn)一步的解釋。

圖1為本實(shí)用新型的頻率測(cè)量系統(tǒng)的第一實(shí)施例的系統(tǒng)方塊圖；圖2為本實(shí)用新型的頻率測(cè)量系統(tǒng)的第一實(shí)施例的信號(hào)時(shí)序圖；圖3為本實(shí)用新型的頻率測(cè)量系統(tǒng)的第二實(shí)施例的系統(tǒng)方塊圖；圖4A與圖4B為本實(shí)用新型的第二實(shí)施例的信號(hào)時(shí)序圖；以及圖5為本實(shí)用新型的頻率測(cè)量系統(tǒng)的第三實(shí)施例的系統(tǒng)方塊圖。其中，附圖標(biāo)記10 頻率測(cè)量系統(tǒng)12 單端待測(cè)信號(hào)14 差動(dòng)待測(cè)信號(hào)20 扇出緩沖元件21 第一輸入端口22 第二輸入端口23 第一輸出端口24 第二輸出端口25 第三輸出端口30 數(shù)位定時(shí)器42 第一差動(dòng)單端轉(zhuǎn)換器44 第二差動(dòng)單端轉(zhuǎn)換器52 第一觸發(fā)啟動(dòng)器54 第二觸發(fā)啟動(dòng)器60 處理器
具體實(shí)施方式
以下在實(shí)施方式中詳細(xì)敘述本實(shí)用新型的詳細(xì)特征以及優(yōu)點(diǎn)，其內(nèi)容足以使任何 熟習(xí)相關(guān)技藝者了解本實(shí)用新型的技術(shù)內(nèi)容并據(jù)以實(shí)施，且根據(jù)本說明書所提供的內(nèi)容、 申請(qǐng)專利范圍及圖式，任何熟習(xí)相關(guān)技藝者可輕易地理解本實(shí)用新型相關(guān)的目的及優(yōu)點(diǎn)。 以下的實(shí)施例進(jìn)一步詳細(xì)說明本實(shí)用新型的觀點(diǎn)，但非以任何觀點(diǎn)限制本實(shí)用新型的范[0038]請(qǐng)參照?qǐng)D1，圖1為本實(shí)用新型的頻率測(cè)量系統(tǒng)的第一實(shí)施例的系統(tǒng)方塊圖。本 實(shí)用新型所提出的頻率測(cè)量系統(tǒng)10，包括扇出緩沖元件20(fanout buffer)與數(shù)字定時(shí)器 30。扇出緩沖元件20具有第一輸入端口 21、第二輸入端口 22、第一輸出端口 23以及 第二輸出端24。第一輸入端口 21輸入單端待測(cè)信號(hào)12(Single-endedSignal)。第二輸入 端口 22輸入一對(duì)的差動(dòng)待測(cè)信號(hào)14 (differential signal) 0第一輸出端口 23輸出第一
測(cè)量信號(hào)。第二輸出端口 24輸出第二測(cè)量信號(hào)。第一輸入端口 21輸入的單端待測(cè)信號(hào)12與第二輸入端口 22輸入的差動(dòng)待測(cè)信 號(hào)14可由一切換器切換輸入的信號(hào)。若是輸入至扇出緩沖元件20為單端待測(cè)信號(hào)12，扇 出緩沖元件20可將此單端待測(cè)信號(hào)12直接輸出。若是輸入至扇出緩沖元件20為差動(dòng)待 測(cè)信號(hào)14，扇出緩沖元件20可將此差動(dòng)待測(cè)信號(hào)14轉(zhuǎn)換成單端待測(cè)信號(hào)12后輸出。第一測(cè)量信號(hào)與第二測(cè)量信號(hào)具有相同的波形，且上升邊緣(raising edge)與下 降邊緣(falling edge)所對(duì)應(yīng)的時(shí)間點(diǎn)亦相同。也就是說，第一測(cè)量信號(hào)與第二測(cè)量信號(hào) 同時(shí)為高電平或是低電平。并且，第一測(cè)量信號(hào)與第二測(cè)量信號(hào)具有相同的周期。數(shù)字定時(shí)器30接收第一測(cè)量信號(hào)與第二測(cè)量信號(hào)，根據(jù)第一測(cè)量信號(hào)的上升邊 緣產(chǎn)生起始信號(hào)，根據(jù)第二測(cè)量信號(hào)的另一上升邊緣產(chǎn)生第一停止信號(hào)，并以起始信號(hào)與 第一停止信號(hào)計(jì)算單端待測(cè)信號(hào)12或是差動(dòng)待測(cè)信號(hào)14的一周期，并且數(shù)字定時(shí)器30具 有一計(jì)數(shù)器。數(shù)字定時(shí)器30在檢測(cè)到第一測(cè)量信號(hào)的上升邊緣時(shí)，數(shù)字定時(shí)器30即啟動(dòng) 計(jì)數(shù)器。而當(dāng)數(shù)字定時(shí)器30在檢測(cè)到第二測(cè)量信號(hào)的上升邊緣時(shí)，數(shù)字定時(shí)器30即停止 計(jì)數(shù)器。數(shù)字定時(shí)器30再根據(jù)計(jì)數(shù)器的計(jì)數(shù)結(jié)果，乘上每個(gè)頻率的周期，即可得到數(shù)字定 時(shí)器30從開始到停止所對(duì)應(yīng)的時(shí)間。請(qǐng)參照?qǐng)D2，圖2為本實(shí)用新型的頻率測(cè)量系統(tǒng)的第一實(shí)施例的信號(hào)時(shí)序圖。因?yàn)?第一測(cè)量信號(hào)與第二測(cè)量信號(hào)具有相同的上升邊緣與下降邊緣，因此數(shù)字定時(shí)器30從開 始(第一測(cè)量信號(hào)的上升邊緣)到停止(第二測(cè)量信號(hào)的上升邊緣)所對(duì)應(yīng)的時(shí)間，即對(duì) 應(yīng)到待測(cè)信號(hào)的周期。此外，并且因?yàn)榇郎y(cè)信號(hào)的周期大于數(shù)字定時(shí)器30的反應(yīng)時(shí)間，數(shù) 字定時(shí)器30對(duì)應(yīng)到的開始與停止并不會(huì)對(duì)應(yīng)到相同的上升邊緣，而是對(duì)應(yīng)到相距一個(gè)周 期的上升邊緣。舉例而言，計(jì)數(shù)器的頻率為IMHz (兆赫茲)。換言之，計(jì)數(shù)器的計(jì)數(shù)周期為1 μ s (微 秒)。而數(shù)字定時(shí)器30從開始到停止，計(jì)數(shù)器共計(jì)算了“1，000”個(gè)計(jì)數(shù)周期。也就是說，待 測(cè)信號(hào)所對(duì)應(yīng)的周期，為1，000 X 1 μ s，等于Ims (毫秒)。請(qǐng)參照?qǐng)D3，圖3為本實(shí)用新型的頻率測(cè)量系統(tǒng)的第二實(shí)施例的系統(tǒng)方塊圖。本實(shí)用新型所提出的頻率測(cè)量系統(tǒng)10，包括扇出緩沖元件20(fanOut buffer)與 數(shù)字定時(shí)器30。扇出緩沖元件20具有第一輸入端口 21、第二輸入端口 22、第一輸出端口 23、第二 輸出端口 24與第三輸出端口 25。第一輸入端口 21輸入單端待測(cè)信號(hào)12 (single-ended signal) 0第二輸入端口 22輸入一對(duì)的差動(dòng)待測(cè)信號(hào)14 (differential signal) 0第一輸 出端口 23輸出第一測(cè)量信號(hào)。第二輸出端口 24輸出第二測(cè)量信號(hào)。第三輸出端口 25輸 出第三測(cè)量信號(hào)。第一測(cè)量信號(hào)、第二測(cè)量信號(hào)與第三測(cè)量信號(hào)具有相同的波形，且上升邊緣(raising edge)與下降邊緣(falling edge)所對(duì)應(yīng)的時(shí)間點(diǎn)亦相同。也就是說，第一測(cè)量 信號(hào)、第二測(cè)量信號(hào)與第三測(cè)量信號(hào)同時(shí)為高電平或是低電平。并且，第一測(cè)量信號(hào)、第二 測(cè)量信號(hào)與第三測(cè)量信號(hào)具有相同的周期。數(shù)字定時(shí)器30接收第一測(cè)量信號(hào)、第二測(cè)量信號(hào)與第三測(cè)量信號(hào)，根據(jù)第一測(cè)量 信號(hào)的上升邊緣產(chǎn)生起始信號(hào)，根據(jù)第二測(cè)量信號(hào)的另一上升邊緣產(chǎn)生第一停止信號(hào)，并 以起始信號(hào)與第一停止信號(hào)計(jì)算單端待測(cè)信號(hào)12或是差動(dòng)待測(cè)信號(hào)14的一周期，根據(jù)第 三測(cè)量信號(hào)的一下降邊緣產(chǎn)生第二停止信號(hào)，并以起始信號(hào)與第二停止信號(hào)計(jì)算單端待測(cè) 信號(hào)12或是差動(dòng)待測(cè)信號(hào)14的一上半端脈沖寬度，并且數(shù)字定時(shí)器30具有一第一計(jì)數(shù)器 與一第二計(jì)數(shù)器。數(shù)字定時(shí)器30在檢測(cè)到第一測(cè)量信號(hào)的上升邊緣時(shí)，數(shù)字定時(shí)器30即 啟動(dòng)第一計(jì)數(shù)器與第二計(jì)數(shù)器。而當(dāng)數(shù)字定時(shí)器30在檢測(cè)到第二測(cè)量信號(hào)的上升邊緣時(shí)， 數(shù)字定時(shí)器30即停止第一計(jì)數(shù)器。而當(dāng)數(shù)字定時(shí)器30在檢測(cè)到第三測(cè)量信號(hào)的下降邊緣 時(shí)，數(shù)字定時(shí)器30即停止第二計(jì)數(shù)器。數(shù)字定時(shí)器30再根據(jù)第一計(jì)數(shù)器的計(jì)數(shù)結(jié)果，乘上 每個(gè)頻率的周期，即可得到數(shù)字定時(shí)器30從開始到停止所對(duì)應(yīng)的時(shí)間。請(qǐng)參照?qǐng)D4A與圖4B，圖4A與圖4B為本實(shí)用新型的第二實(shí)施例的信號(hào)時(shí)序圖。因 為第一測(cè)量信號(hào)與第二測(cè)量信號(hào)具有相同的上升邊緣與下降邊緣，因此數(shù)字定時(shí)器30從 第一計(jì)數(shù)器的開始(第一測(cè)量信號(hào)的上升邊緣)到第一計(jì)數(shù)器的停止(第二測(cè)量信號(hào)的上 升邊緣)所對(duì)應(yīng)的時(shí)間，即對(duì)應(yīng)到待測(cè)信號(hào)的周期。此外，并且因?yàn)榇郎y(cè)信號(hào)的周期大于數(shù) 字定時(shí)器30，所以數(shù)字定時(shí)器30對(duì)應(yīng)到的開始與停止并不會(huì)對(duì)應(yīng)到相同的上升邊緣，而是 對(duì)應(yīng)到相距一個(gè)周期的上升邊緣。另一方面，數(shù)字定時(shí)器30從第二計(jì)數(shù)器的開始(第一測(cè)量信號(hào)的上升邊緣)到第 二計(jì)數(shù)器的停止(第三測(cè)量信號(hào)的下降邊緣)所對(duì)應(yīng)的時(shí)間，為可能為上半端脈沖寬度加 上一個(gè)周期，或是上半端脈沖寬度。在圖4A中，第二計(jì)數(shù)器的開始至第二計(jì)數(shù)器的停止的時(shí)間小于數(shù)字定時(shí)器30的 反應(yīng)時(shí)間。因此，第二計(jì)數(shù)器的開始(第一測(cè)量信號(hào)的上升邊緣)到第二計(jì)數(shù)器的停止(第 三測(cè)量信號(hào)的下降邊緣)為上半端脈沖寬度加上一個(gè)周期。若是要計(jì)算上半端脈沖寬度， 即可將第二計(jì)數(shù)器的開始至第二計(jì)數(shù)器的停止之間的時(shí)間減去第一計(jì)數(shù)器的開始至第一 計(jì)數(shù)器的停止之間的時(shí)間。在圖4B中，第二計(jì)數(shù)器的開始至第二計(jì)數(shù)器的停止的時(shí)間大于數(shù)字定時(shí)器30的 反應(yīng)時(shí)間。因此，第二計(jì)數(shù)器的開始(第一測(cè)量信號(hào)的上升邊緣)到第二計(jì)數(shù)器的停止(第 三測(cè)量信號(hào)的下降邊緣)為上半端脈沖寬度。請(qǐng)參照?qǐng)D5，圖5為本實(shí)用新型的頻率測(cè)量系統(tǒng)的第三實(shí)施例的系統(tǒng)方塊圖。本實(shí)用新型所提出的頻率測(cè)量系統(tǒng)10，包括扇出緩沖元件20 (fanoutbuffer)、第 一差動(dòng)單端轉(zhuǎn)換器42、第二差動(dòng)單端轉(zhuǎn)換器44、第一觸發(fā)啟動(dòng)器52、第二觸發(fā)啟動(dòng)器54、數(shù) 字定時(shí)器30與處理器60。扇出緩沖元件20具有第一輸入端口 21、第二輸入端口 22、第一輸出端口 23以及 第二輸出端口 24。第一輸入端口 21輸入單端待測(cè)信號(hào)12(Single-endedSignal)。第二輸 入端口 22輸入一對(duì)的差動(dòng)待測(cè)信號(hào)14 (differential signal) 0第一輸出端口 23輸出第 一測(cè)量信號(hào)。第二輸出端口 24輸出第二測(cè)量信號(hào)。在此實(shí)施例中，第一輸出端口 23與第 二輸出端口 24輸出的信號(hào)為差動(dòng)信號(hào)。[0057]第一差動(dòng)單端轉(zhuǎn)換器42電性連接至第一輸出端口 23，用以轉(zhuǎn)換差動(dòng)信號(hào)為單端 信號(hào)，并輸出第一測(cè)量信號(hào)。第二差動(dòng)單端轉(zhuǎn)換器44電性連接至第二輸出端口 24，用以轉(zhuǎn) 換差動(dòng)信號(hào)為單端信號(hào)，并輸出第二測(cè)量信號(hào)。第一觸發(fā)啟動(dòng)器52電性連接于第一輸出端口 23與數(shù)字定時(shí)器30之間。當(dāng)接收 處理器60發(fā)出的致能信號(hào)后，第一觸發(fā)啟動(dòng)器52導(dǎo)通第一測(cè)量信號(hào)至數(shù)字定時(shí)器30。第 二觸發(fā)啟動(dòng)器54電性連接于第二輸出端口 24與數(shù)字定時(shí)器30之間。當(dāng)接收處理器60發(fā) 出的致能信號(hào)后，第二觸發(fā)啟動(dòng)器54導(dǎo)通第二測(cè)量信號(hào)至數(shù)字定時(shí)器30。處理器60與數(shù)字定時(shí)器30之間以序列周邊接口(Serial Peripherallnterface， SPI)相連。處理器60用以控制數(shù)字定時(shí)器30并讀取數(shù)字定時(shí)器30的數(shù)據(jù)。通過本實(shí)用新型所提出的頻率測(cè)量系統(tǒng)，可針對(duì)單端待測(cè)信號(hào)與差動(dòng)待測(cè)信號(hào)進(jìn) 行測(cè)量。并且根據(jù)上升邊緣或是下降邊緣之間的相距的時(shí)間，可大幅提高測(cè)量精準(zhǔn)度與測(cè) 量范圍。當(dāng)然，本實(shí)用新型還可有其它多種實(shí)施例，在不背離本實(shí)用新型精神及其實(shí)質(zhì)的 情況下，熟悉本領(lǐng)域的技術(shù)人員當(dāng)可根據(jù)本實(shí)用新型做出各種相應(yīng)的改變和變形，但這些 相應(yīng)的改變和變形都應(yīng)屬于本實(shí)用新型所附的權(quán)利要求的保護(hù)范圍。
權(quán)利要求1.一種頻率測(cè)量系統(tǒng)，其特征在于，包括一扇出緩沖元件，具有一第一輸入端口、一第二輸入端口、一第一輸出端口以及一第二 輸出端口，該第一輸入端口輸入一單端待測(cè)信號(hào)，該第二輸入端口輸入一對(duì)的差動(dòng)待測(cè)信 號(hào)，該第一輸出端口輸出一第一測(cè)量信號(hào)，且該第二輸出端口輸出一第二測(cè)量信號(hào)，該扇出 緩沖元件選擇性由該第一輸出端口與該第二輸出端口輸出該單端待測(cè)信號(hào)或是該差動(dòng)待 測(cè)信號(hào)；以及一數(shù)字定時(shí)器，根據(jù)該第一測(cè)量信號(hào)的一上升邊緣產(chǎn)生一起始信號(hào)，根據(jù)該第二測(cè)量 信號(hào)的另一上升邊緣產(chǎn)生一第一停止信號(hào)，并以該起始信號(hào)與該第一停止信號(hào)計(jì)算該單端 待測(cè)信號(hào)或是該差動(dòng)待測(cè)信號(hào)的一周期。
2.根據(jù)權(quán)利要求1所述的頻率測(cè)量系統(tǒng)，其特征在于，該扇出緩沖元件另包括一第三 輸出端口，該第三輸出端口輸出一第三測(cè)量信號(hào)，該數(shù)字定時(shí)器根據(jù)該第三測(cè)量信號(hào)的一 下降邊緣產(chǎn)生一第二停止信號(hào)，并以該起始信號(hào)與該第二停止信號(hào)計(jì)算該單端待測(cè)信號(hào)或 是該差動(dòng)待測(cè)信號(hào)的一上半端脈沖寬度。
3.根據(jù)權(quán)利要求1所述的頻率測(cè)量系統(tǒng)，其特征在于，另包括一第一差動(dòng)單端轉(zhuǎn)換器 與一第二差動(dòng)單端轉(zhuǎn)換器，該第一差動(dòng)單端轉(zhuǎn)換器電性連接至該第一輸出端口，用以輸出 該第一測(cè)量信號(hào)，該第二差動(dòng)單端轉(zhuǎn)換器電性連接至該第二輸出端口，用以輸出該第二測(cè) 量信號(hào)。
4.根據(jù)權(quán)利要求1所述的頻率測(cè)量系統(tǒng)，其特征在于，另包括一處理器，該處理器與該 數(shù)字定時(shí)器之間以序列周邊接口相連。
5.根據(jù)權(quán)利要求4所述的頻率測(cè)量系統(tǒng)，其特征在于，另包括一第一觸發(fā)啟動(dòng)器，該第 一觸發(fā)啟動(dòng)器電性連接于該第一輸出端口與該數(shù)字定時(shí)器之間，當(dāng)接收該處理器發(fā)出的一 致能信號(hào)后，該第一觸發(fā)啟動(dòng)器導(dǎo)通該第一測(cè)量信號(hào)至該數(shù)字定時(shí)器。
6.根據(jù)權(quán)利要求5所述的頻率測(cè)量系統(tǒng)，其特征在于，另包括一第二觸發(fā)啟動(dòng)器，該第 二觸發(fā)啟動(dòng)器電性連接于該第二輸出端口與該數(shù)字定時(shí)器之間，當(dāng)接收該處理器發(fā)出的該 致能信號(hào)后，該第二觸發(fā)啟動(dòng)器導(dǎo)通該第二測(cè)量信號(hào)至該數(shù)字定時(shí)器。
專利摘要本實(shí)用新型公開了頻率測(cè)量系統(tǒng)包括扇出緩沖元件(fanout buffer)與數(shù)字定時(shí)器。扇出緩沖元件，具有一第一輸入端口、一第二輸入端口、一第一輸出端口以及一第二輸出端口。第一輸入端口輸入一單端待測(cè)信號(hào)，且第二輸入端口輸入一對(duì)的差動(dòng)待測(cè)信號(hào)。第一輸出端口輸出一第一測(cè)量信號(hào)，且第二輸出端口輸出第二測(cè)量信號(hào)。扇出緩沖元件選擇性由第一輸出端口與第二輸出端口輸出單端待測(cè)信號(hào)或是差動(dòng)待測(cè)信號(hào)。數(shù)字定時(shí)器，根據(jù)第一測(cè)量信號(hào)的上升邊緣產(chǎn)生起始信號(hào)，根據(jù)第二測(cè)量信號(hào)的另一上升邊緣產(chǎn)生第一停止信號(hào)，并以起始信號(hào)與第一停止信號(hào)計(jì)算單端待測(cè)信號(hào)或是差動(dòng)待測(cè)信號(hào)的一周期。
文檔編號(hào)G01R23/02GK201926708SQ201020661540
公開日2011年8月10日 申請(qǐng)日期2010年11月30日 優(yōu)先權(quán)日2010年11月30日
發(fā)明者范雅靜, 陳志豐, 韓雪山 申請(qǐng)人:英業(yè)達(dá)股份有限公司