專利名稱：用于檢測(cè)堆疊式集成電路裝置中的層到層耦合的電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及三維半導(dǎo)體技術(shù)。更具體來(lái)說，本發(fā)明涉及一種用于檢測(cè)堆疊式集成電路(IC)裝置中的層到層耦合的電路。
背景技術(shù)：
半導(dǎo)體堆疊的特征為完整電路建構(gòu)于兩個(gè)或兩個(gè)以上堆疊式層上。這些堆疊式IC 裝置包括堆疊在一起以產(chǎn)生完整電路的單獨(dú)裸片，其中至少一個(gè)裸片是一層的部分且對(duì)應(yīng)于所述層。為了使這些堆疊式IC裝置恰當(dāng)?shù)仄鹱饔?，需要檢測(cè)所述層是電耦合的。常規(guī)上，三維堆疊中各層之間的電耦合的檢驗(yàn)已通過使用外部的基于軟件的生產(chǎn)測(cè)試(例如，將輸入信號(hào)施加到電路且觀測(cè)所得輸出信號(hào))測(cè)試堆疊式IC裝置來(lái)完成。然而，需要在不使用外部測(cè)試信號(hào)的情況下測(cè)試各層之間的耦合。因此，需要開發(fā)出一種用于識(shí)別半導(dǎo)體層之間的耦合的技術(shù)，其中所述技術(shù)獨(dú)立于基于軟件的輸入定序和添加的輸入測(cè)試信號(hào)。

發(fā)明內(nèi)容
本發(fā)明的各種實(shí)施例包括一種具有檢測(cè)電路的堆疊式IC裝置，所述檢測(cè)電路產(chǎn)生輸出信號(hào)以指示所述堆疊式IC裝置的個(gè)別半導(dǎo)體層是否電耦合在一起。本發(fā)明包括一種用于檢測(cè)層到層耦合的堆疊式IC裝置。在一實(shí)施例中，第一半導(dǎo)體層具有第一層到層連接器。第二半導(dǎo)體層具有經(jīng)配置以電耦合到所述第一層到層連接器的第二層到層連接器。層到層檢測(cè)電路電耦合到所述第二層到層連接器。所述層到層檢測(cè)電路產(chǎn)生指示在所述第一半導(dǎo)體層與所述第二半導(dǎo)體層之間的電耦合的輸出信號(hào)。在另一實(shí)施例中，一種堆疊式IC裝置具有檢測(cè)結(jié)合的半導(dǎo)體層的電路。所述電路包括用于檢測(cè)層到層耦合是否存在于第一半導(dǎo)體層與第二半導(dǎo)體層之間的裝置。所述檢測(cè)裝置安置于所述半導(dǎo)體層中的至少一者內(nèi)。在又一實(shí)施例中，本發(fā)明包括一種操作檢測(cè)堆疊式IC裝置中的層到層耦合的檢測(cè)電路的過程。所述過程以將第一半導(dǎo)體層和第二半導(dǎo)體層通電開始。接著確定所述第一層半導(dǎo)體層是否電耦合到所述第二半導(dǎo)體層。所述過程包括產(chǎn)生在所述層未電耦合時(shí)指示未結(jié)合狀態(tài)的輸出信號(hào)。或者，產(chǎn)生在所述層電耦合時(shí)指示結(jié)合狀態(tài)的輸出信號(hào)。在再一實(shí)施例中，本發(fā)明包括一種生產(chǎn)具有檢測(cè)層到層耦合的電路的堆疊式IC 裝置的方法。所述方法以制造具有第一層到層連接器的第一半導(dǎo)體層開始。制造第二半導(dǎo)體層，其具有經(jīng)配置以耦合到所述第一層到層連接器的第二層到層連接器。此外，在所述層中的至少一者內(nèi)制造檢測(cè)電路，其產(chǎn)生指示所述第一半導(dǎo)體層是否與所述第二半導(dǎo)體層電耦合的輸出信號(hào)。前述內(nèi)容已相當(dāng)廣泛地概述了本發(fā)明的特征和技術(shù)優(yōu)點(diǎn)以便可更佳地理解具體實(shí)施方式
。下文將描述形成本發(fā)明的權(quán)利要求書的標(biāo)的物的額外特征和優(yōu)點(diǎn)。所屬領(lǐng)域的技術(shù)人員應(yīng)了解，所揭示的概念和具體實(shí)施例可容易地用作用于修改或設(shè)計(jì)用于實(shí)施本發(fā)明的相同目的的其它結(jié)構(gòu)的基礎(chǔ)。所屬領(lǐng)域的技術(shù)人員還應(yīng)認(rèn)識(shí)到，這些等效構(gòu)造并不脫離如所附權(quán)利要求書中所陳述的本發(fā)明的技術(shù)。當(dāng)結(jié)合附圖考慮時(shí)，將從以下描述更佳地理解據(jù)信為本發(fā)明所特有的新穎特征(關(guān)于其組織和操作方法兩者)以及其它目標(biāo)和優(yōu)點(diǎn)。然而，應(yīng)明確理解，僅出于說明和描述的目的而提供各圖中的每一者，且其無(wú)意作為本發(fā)明的限制的定義。


為了更完整地理解本發(fā)明，現(xiàn)參考結(jié)合附圖進(jìn)行的以下描述。圖1為具有檢測(cè)電路的示范性堆疊式IC裝置的圖。圖2為具有并入有有源電路元件的檢測(cè)電路的堆疊式IC裝置的示意圖。圖3A為具有包括取樣電路的示范性檢測(cè)電路的堆疊式IC裝置的示意圖。圖;3B為具有包括取樣電路的另一示范性檢測(cè)電路的堆疊式IC裝置的示意圖。圖3C為具有包括取樣電路的又一示范性檢測(cè)電路的堆疊式IC裝置的示意圖。圖4為具有使用無(wú)源電路元件的示范性檢測(cè)電路的堆疊式IC裝置的示意圖。圖5為使用具有檢測(cè)電路的堆疊式IC裝置的示范性無(wú)線通信系統(tǒng)的圖。圖6為用于制造檢測(cè)堆疊式IC裝置中的層到層耦合的檢測(cè)電路的過程的示范性流程圖。圖7為用于操作檢測(cè)堆疊式IC裝置中的層到層耦合的檢測(cè)電路的過程的示范性流程圖。
具體實(shí)施例方式圖1為具有層到層檢測(cè)電路的示范性堆疊式IC裝置100的圖。堆疊式IC裝置 100包括具有層到層連接器104的第一半導(dǎo)體層102和具有層到層連接器112的第二半導(dǎo)體層110。為了檢測(cè)半導(dǎo)體層102、110是否結(jié)合，半導(dǎo)體層102具有層到層檢測(cè)電路106。 盡管為了簡(jiǎn)單起見未在本文中展示，但在一些實(shí)施例中，除了層到層檢測(cè)電路106之外或作為層到層檢測(cè)電路106的替代，第二半導(dǎo)體層110還具有層到層檢測(cè)電路。層到層檢測(cè)電路106電耦合到層到層連接器104以檢測(cè)半導(dǎo)體層102、110之間的層到層耦合。在輸出信號(hào)線108上的信號(hào)指示是否存在層到層耦合。在一個(gè)實(shí)施例中，在輸出信號(hào)線108上的信號(hào)跨半導(dǎo)體層102被全局地路由以基于結(jié)合狀態(tài)控制半導(dǎo)體層102 的重新配置。在此特定實(shí)例中，層到層檢測(cè)電路106經(jīng)配置以具有比層到層連接器104、112高的電阻率。因此，層到層檢測(cè)電路106汲取相對(duì)很少的電流。輸出信號(hào)線108經(jīng)由高電阻路徑(未圖示)耦合到供應(yīng)節(jié)點(diǎn)(未圖示)以產(chǎn)生在半導(dǎo)體層102、110之間無(wú)耦合時(shí)指示未結(jié)合狀態(tài)的輸出信號(hào)。相比而言，當(dāng)層到層耦合存在時(shí)，來(lái)自第二半導(dǎo)體層110的電流過驅(qū)動(dòng)來(lái)自供應(yīng)節(jié)點(diǎn)的信號(hào)，因此輸出信號(hào)線108上的信號(hào)指示恰當(dāng)結(jié)合的狀態(tài)。換句話說， 當(dāng)層到層檢測(cè)電路106檢測(cè)到層到層耦合時(shí)，層到層檢測(cè)電路106相對(duì)于未結(jié)合狀態(tài)翻轉(zhuǎn)輸出信號(hào)線108上的信號(hào)的電壓，以指示結(jié)合狀態(tài)。在一個(gè)實(shí)施例中，輸出信號(hào)在半導(dǎo)體層102、110未結(jié)合時(shí)用邏輯“0”指示未結(jié)合狀態(tài)。輸出信號(hào)具有邏輯“1”的值來(lái)指示未結(jié)合狀態(tài)也是可能的。
圖2描繪具有使用有源電路元件的層到層檢測(cè)電路201的堆疊式IC裝置200。在此特定實(shí)例中，有源電路元件包括例如負(fù)溝道金屬氧化物半導(dǎo)體(“NM0S”)晶體管和正溝道金屬氧化物半導(dǎo)體(“PM0S”)晶體管等場(chǎng)效應(yīng)晶體管。在一個(gè)實(shí)施例中，供應(yīng)節(jié)點(diǎn)212處于接地電平，且供應(yīng)節(jié)點(diǎn)210、2M處于另一電壓電平。在此實(shí)例中，供應(yīng)節(jié)點(diǎn)210、2M的電壓處于彼此相同的電位。當(dāng)半導(dǎo)體層202、220的供應(yīng)節(jié)點(diǎn)210、2M接通時(shí)，層到層檢測(cè)電路201接通。來(lái)自供應(yīng)節(jié)點(diǎn)210的電壓斜坡上升， 致使PMOS晶體管204(其處于二極管配置)接通?；蛘?，外部信號(hào)(未圖示)可將PMOS晶體管204通電。舉例來(lái)說，當(dāng)外部信號(hào)在NMOS晶體管206的柵極節(jié)點(diǎn)處施加超過NMOS晶體管206的閾值電壓的電壓時(shí)，NMOS晶體管206通電。NMOS晶體管206經(jīng)配置為弱裝置， 因此其不汲取大量電流。PMOS晶體管204連續(xù)地將NMOS晶體管206通電，因?yàn)镻MOS晶體管204處于二極管配置。由于NMOS晶體管接通，所以輸出信號(hào)經(jīng)由到供應(yīng)節(jié)點(diǎn)212的電流路徑而放電到接地。存儲(chǔ)于輸出信號(hào)線108上的任何電容性電荷在此時(shí)放電。當(dāng)半導(dǎo)體層202、220結(jié)合(經(jīng)由層到層連接器208、22幻時(shí)，存在從半導(dǎo)體層220 到半導(dǎo)體層202的強(qiáng)電力供應(yīng)。在一些實(shí)例中，NMOS晶體管206比層到層連接器208、222 遠(yuǎn)具電阻性(例如，電阻性大100倍)，因此所述NMOS晶體管對(duì)輸出信號(hào)具有可忽略的影響。因此，輸出信號(hào)線108上的輸出信號(hào)在層到層連接發(fā)生時(shí)被驅(qū)動(dòng)到邏輯“1”。在任一情況下，輸出信號(hào)可跨半導(dǎo)體層202被全局地路由，因此，半導(dǎo)體層202可根據(jù)半導(dǎo)體層202、220是否結(jié)合而起作用。在另一方面中，一旦半導(dǎo)體層202、220結(jié)合，則輸出信號(hào)跨半導(dǎo)體層202、220兩者被全局地路由。在上文所述的實(shí)施例中，供應(yīng)節(jié)點(diǎn)210、2M經(jīng)配置以同時(shí)通電。在另一實(shí)施例中， 供應(yīng)節(jié)點(diǎn)210、2M配置為在不同時(shí)間通電的不同域，例如，供應(yīng)節(jié)點(diǎn)2M可在供應(yīng)節(jié)點(diǎn)210 保持通電的同時(shí)斷開(即，其具有其自身的域)。當(dāng)此發(fā)生時(shí)，供應(yīng)節(jié)點(diǎn)224的斷電將造成未結(jié)合狀態(tài)的出現(xiàn)。在又一實(shí)施例中，供應(yīng)節(jié)點(diǎn)212、2M的電壓被顛倒。即，供應(yīng)節(jié)點(diǎn)224的電壓可經(jīng)配置為在供應(yīng)節(jié)點(diǎn)212的電壓栓系到電源(例如，VDD)的同時(shí)處于接地或超過接地(例如， VSS)。在此實(shí)例中，當(dāng)半導(dǎo)體層202、220結(jié)合時(shí)，層到層檢測(cè)電路201使輸出信號(hào)電壓斜坡下降而非上升。這樣的原因?yàn)檩敵鲂盘?hào)在NMOS晶體管206接通時(shí)轉(zhuǎn)到高電壓，且在半導(dǎo)體層202、220保持未結(jié)合的同時(shí)在供應(yīng)節(jié)點(diǎn)212處提供到正電壓的電流路徑。換句話說，未結(jié)合狀態(tài)導(dǎo)致輸出信號(hào)線108上的邏輯“1”。在此實(shí)施例中，當(dāng)半導(dǎo)體層202、220結(jié)合時(shí)， 輸出信號(hào)線108上的信號(hào)接地(即，邏輯“0”)。在此實(shí)施例中，有源電路元件經(jīng)重新配置， 因此PMOS晶體管204為匪OS晶體管且匪OS晶體管206為PMOS晶體管。在一些實(shí)施例中，堆疊式IC裝置200和上文所述的元件可變化，且不限于所提供的功能、結(jié)構(gòu)、配置、實(shí)施方案或方面。圖3A為替代實(shí)施例的示意圖，其中堆疊式IC裝置300具有包括取樣電路的示范性檢測(cè)電路。圖3A的有源電路元件中的一些是與圖2中所示的那些元件相同的元件，且將不加以詳細(xì)描述。供應(yīng)節(jié)點(diǎn)210、212、2M經(jīng)配置而以與相對(duì)于圖2所述的方式類似的方式操作。在圖3A的實(shí)施例中，PMOS晶體管204接通NMOS晶體管206。然而，在此實(shí)施例中，并不始終存在從供應(yīng)節(jié)點(diǎn)224(經(jīng)由層到層連接器208、22幻到供應(yīng)節(jié)點(diǎn)212的電流路徑。因此，當(dāng)半導(dǎo)體層202、220結(jié)合時(shí)，從NMOS晶體管206的電流泄漏得以減少，以減小堆疊式IC裝置300的靜態(tài)功率耗散。換句話說，層到層傳感器可經(jīng)設(shè)計(jì)以被取樣且接著斷開以節(jié)省能量。為了減少電流泄漏，取樣電路電耦合到現(xiàn)有電路。取樣電路包括介于NMOS晶體管 206與供應(yīng)節(jié)點(diǎn)212之間的另一 NMOS晶體管312。取樣電路還包括鎖存裝置316，例如鎖存器或觸發(fā)器。在另一實(shí)施例中，鎖存裝置316包括獨(dú)立于電力而保持經(jīng)取樣的輸出信號(hào)的非易失性裝置。存儲(chǔ)元件316為能夠響應(yīng)于第二信號(hào)(例如，時(shí)鐘或?qū)懭胄盘?hào))而俘獲且存儲(chǔ)輸入的存儲(chǔ)器元件。在操作中，NMOS晶體管312的柵極節(jié)點(diǎn)電耦合到外部控制信號(hào)(信號(hào)A)，所述外部控制信號(hào)將NMOS晶體管308周期性地通電并持續(xù)預(yù)定量的時(shí)間。在一個(gè)實(shí)施例中，所述外部控制信號(hào)(信號(hào)A)還通過耦合到鎖存裝置316的時(shí)鐘輸入而控制鎖存裝置316，因此鎖存裝置316與NMOS晶體管312的通電序列同步。當(dāng)將NMOS晶體管312通電時(shí)，經(jīng)由NMOS晶體管206的電流路徑允許輸出信號(hào)在半導(dǎo)體層202、220未結(jié)合時(shí)放電到接地。當(dāng)半導(dǎo)體層202、220結(jié)合時(shí)，從半導(dǎo)體層220流動(dòng)的電流對(duì)節(jié)點(diǎn)311進(jìn)行充電，且由供應(yīng)節(jié)點(diǎn)212經(jīng)由NMOS晶體管206、312引起的電荷吸收將為可忽略的，因此節(jié)點(diǎn)311處的信號(hào)大致為VDD。因?yàn)殒i存裝置316與NMOS晶體管312 同步，所以鎖存裝置316響應(yīng)于信號(hào)A而俘獲且存儲(chǔ)結(jié)合狀態(tài)。然而，當(dāng)NMOS晶體管312 未通過信號(hào)A通電時(shí)，在節(jié)點(diǎn)313處不存在電流路徑。因此，并未浪費(fèi)電力。此外，鎖存裝置316保留先前存儲(chǔ)的狀態(tài)。更具體來(lái)說，當(dāng)信號(hào)A為高(例如，邏輯“1”)時(shí)，將存在經(jīng)由NMOS晶體管206的電流路徑，且鎖存裝置316鎖存節(jié)點(diǎn)311處的信號(hào)。然而，當(dāng)半導(dǎo)體層302、320結(jié)合時(shí)，存在經(jīng)由NMOS晶體管206的泄漏路徑，從而浪費(fèi)電力。當(dāng)信號(hào)A變?yōu)榈?例如，邏輯“0”)時(shí)， NMOS晶體管308斷電(中斷泄漏路徑)，且鎖存裝置316鎖存存在于節(jié)點(diǎn)311處的值。俘獲且存儲(chǔ)狀態(tài)的改變減少?gòu)挠性措娐吩孤┑碾娏α壳覝p少用以對(duì)輸出信號(hào)進(jìn)行取樣的能量的量。結(jié)果，將存在從檢測(cè)電路301的較小靜態(tài)功率耗散。當(dāng)然，鎖存裝置316可為任何種類的存儲(chǔ)元件，例如鎖存器或觸發(fā)器。鎖存裝置 316還可為獨(dú)立于電力而保留在節(jié)點(diǎn)311處取樣的值的非易失性裝置。圖;3B為具有包括取樣電路的另一示范性檢測(cè)電路的堆疊式IC裝置318的示意圖。在此實(shí)施例中，外部控制信號(hào)(信號(hào)A)耦合到NMOS晶體管206的柵極節(jié)點(diǎn)。鎖存裝置 316的數(shù)據(jù)輸入與NMOS晶體管206的漏極節(jié)點(diǎn)和層到層連接器208耦合。鎖存裝置316的時(shí)鐘輸入接收經(jīng)反轉(zhuǎn)的外部控制信號(hào)(信號(hào)A)。因此，鎖存裝置316在外部控制信號(hào)(信號(hào)A)為低(其將所述時(shí)鐘輸入驅(qū)動(dòng)為高且將NMOS晶體管206斷電)時(shí)更新先前存儲(chǔ)的輸出值。更一般來(lái)說，時(shí)序致使節(jié)點(diǎn)311保持狀態(tài)直到鎖存器316俘獲到數(shù)據(jù)為止。圖3C為具有包括取樣電路的又一示范性檢測(cè)電路的堆疊式IC裝置320的示意圖。在此實(shí)施例中，用PMOS晶體管322替換NMOS晶體管206。外部控制信號(hào)(信號(hào)A)耦合到PMOS晶體管322的柵極節(jié)點(diǎn)和鎖存裝置316的時(shí)鐘輸入兩者。鎖存裝置316的數(shù)據(jù)輸入與PMOS晶體管322的源極節(jié)點(diǎn)和層到層連接器208耦合。PMOS晶體管322在外部控制信號(hào)為低時(shí)接通。鎖存裝置316在時(shí)鐘輸入變?yōu)楦?(即，外部控制信號(hào)(信號(hào)A)為邏輯“1”)且PMOS晶體管204斷電時(shí)更新先前存儲(chǔ)的輸出
在另一實(shí)施例(未圖示)中，層到層傳感器為熔絲(存儲(chǔ)器元件)和反相器。在將兩個(gè)層結(jié)合在一起之前，熔絲將對(duì)反相器的小輸入電容進(jìn)行充電/放電。一旦結(jié)合且經(jīng)加電，層到層連接將在熔絲中產(chǎn)生電流，所述電流將燒斷熔絲，因此熔絲不再可對(duì)反相器的輸入電容進(jìn)行充電/放電。因此，結(jié)合的層到層連接現(xiàn)將對(duì)反相器的輸入電容進(jìn)行放電/ 充電。換句話說，反相器的輸出為熔絲(在完好時(shí))的狀態(tài)的相反值。在此實(shí)施例中，不需要電流、鎖存器和晶體管來(lái)偏置傳感器。在一些實(shí)施例中，堆疊式IC裝置300、318、320和上文所述的元件可變化，且不限于所提供的功能、結(jié)構(gòu)、配置、實(shí)施方案或方面。圖4描繪具有使用無(wú)源電路元件(例如，電阻器406)的示范性檢測(cè)電路401的堆疊式IC裝置400。如在圖2中，半導(dǎo)體層402、420之間的結(jié)合形成經(jīng)由層到層連接器404、 422的傳導(dǎo)路徑。電阻器406提供半導(dǎo)體層402、420之間的電耦合的無(wú)源檢測(cè)。在一個(gè)實(shí)施例中，供應(yīng)節(jié)點(diǎn)似4的電壓經(jīng)配置為大于供應(yīng)節(jié)點(diǎn)412的電壓。跨電阻器406所檢測(cè)到的電壓指示何時(shí)存在層到層耦合。與跨層的電耦合的電阻率相反，電阻器 406可經(jīng)配置為具有高度電阻性。換句話說，電阻器406的電阻遠(yuǎn)大于層到層連接器404、 422的電阻。在一個(gè)實(shí)例中，電阻器406具有一百萬(wàn)歐姆的電阻值，而層到層連接器404、 422具有十分之一歐姆的電阻。結(jié)果，當(dāng)層402、420耦合時(shí)，輸出信號(hào)108的電壓與供應(yīng)節(jié)點(diǎn)似4的電壓實(shí)質(zhì)上相同，因此指示耦合。此外，所汲取的電力的量較低。在另一實(shí)施例中，供應(yīng)節(jié)點(diǎn)412的電壓經(jīng)配置為大于供應(yīng)節(jié)點(diǎn)4 的電壓，從而在檢測(cè)到半導(dǎo)體層402、420之間的電耦合時(shí)產(chǎn)生實(shí)質(zhì)上為零的輸出。在一些實(shí)施例中，堆疊式IC裝置400和上文所述的元件可變化，且不限于所描述的功能、結(jié)構(gòu)、配置、實(shí)施方案或方面。圖5展示使用集成電路的示范性無(wú)線通信系統(tǒng)500，所述集成電路具有包括檢測(cè)電路的堆疊式IC裝置。為了說明的目的，圖5展示三個(gè)遠(yuǎn)程單元520、530和550以及兩個(gè)基站M0。將認(rèn)識(shí)到，常規(guī)無(wú)線通信系統(tǒng)可具有多得多的遠(yuǎn)程單元和基站。遠(yuǎn)程單元520、 530和550包括具有檢測(cè)電路525A、525B和525C的堆疊式IC裝置，其為如上文所論述的本發(fā)明的一實(shí)施例。圖5展示從基站540到遠(yuǎn)程單元520、530和550的前向鏈路信號(hào)580和從遠(yuǎn)程單元520、530和550到基站MO的反向鏈路信號(hào)590。在圖5中，遠(yuǎn)程單元520展示為移動(dòng)電話，且遠(yuǎn)程單元530和550展示為便攜式計(jì)算機(jī)。舉例來(lái)說，所述遠(yuǎn)程單元可為手機(jī)、手持式個(gè)人通信系統(tǒng)(PCQ單元、例如個(gè)人數(shù)據(jù)助理等便攜式數(shù)據(jù)單元，或例如儀表讀取設(shè)備等固定位置數(shù)據(jù)單元。盡管圖5根據(jù)本發(fā)明的教示說明遠(yuǎn)程單元，但本發(fā)明不限于這些示范性所說明單元。本發(fā)明可合適地用于包括具有檢測(cè)電路的堆疊式IC裝置的任何電子裝置中。圖6為用于制造檢測(cè)堆疊式IC裝置中的層到層耦合的檢測(cè)電路的方法的示范性流程圖。在一個(gè)實(shí)施例中，方法600包括制造具有第一層到層連接器的第一半導(dǎo)體層(方框60幻。所述流程接著繼續(xù)制造具有第二層到層連接器的第二半導(dǎo)體層110，使得第一層到層連接器可連接到第二層到層連接器(方框604)。所述流程還包括在第一半導(dǎo)體層中制造電耦合到所述第一層到層連接器的檢測(cè)電路，因此所述檢測(cè)電路產(chǎn)生指示第一半導(dǎo)體層是否連接到第二半導(dǎo)體層的檢測(cè)信號(hào)(方框606)。在特定實(shí)施例中，所述流程可包括制造取樣電路以作為檢測(cè)電路的部分，因此俘獲且存儲(chǔ)檢測(cè)信號(hào)(方框608)。在一些實(shí)施例中，方法600和上文所述的元件可變化，且不限于所提供的方法、功能、配置、實(shí)施方案或方面。舉例來(lái)說，可消除方框608。圖7為用于操作檢測(cè)堆疊式IC裝置中的層到層耦合的檢測(cè)電路的過程的示范性流程圖。在一個(gè)實(shí)施例中，過程700以將第一半導(dǎo)體層通電670 開始。此外，在方框S704 處，確定是否將第二半導(dǎo)體層通電(在此實(shí)例中，第二半導(dǎo)體層處于單獨(dú)電力域中)。如果將第二半導(dǎo)體層通電，則確定第一半導(dǎo)體層是否電耦合到第二半導(dǎo)體層 (S706)。如果不將第二半導(dǎo)體層通電(S704 否)，或如果所述層未電耦合(S706 否)，則產(chǎn)生用以指示所述層之間的非結(jié)合狀態(tài)的輸出信號(hào)(S708)。在方框S706處，如果確定所述層經(jīng)電耦合，則產(chǎn)生用以指示所述層之間的結(jié)合狀態(tài)的輸出信號(hào)(S710)。接著確定是否到了對(duì)輸出信號(hào)進(jìn)行取樣的時(shí)間(S712)。如果對(duì)輸出信號(hào)進(jìn)行取樣，則更新所述輸出信號(hào)的值(S714)。如果不對(duì)輸出信號(hào)進(jìn)行取樣，則保留所述輸出信號(hào)的值(S716)。在一些實(shí)施例中，過程700和上文所述的元件可變化，且不限于所提供的方法、 功能、配置、實(shí)施方案或方面。舉例來(lái)說，可消除方框S712到S716。在其它實(shí)施例中，過程700可經(jīng)縮減以包括耦合兩個(gè)層；激活包括于所述兩個(gè)層中的一者中的檢測(cè)電路；以及接收傳達(dá)關(guān)于所述耦合的信息的輸出信號(hào)。本發(fā)明提供檢測(cè)堆疊式IC裝置中的層到層連接的電路的多個(gè)實(shí)施例。在一個(gè)實(shí)施例中，鎖存結(jié)合狀態(tài)以減少功率消耗。如本文檔中所陳述的耦合指代可用于將信號(hào)從一個(gè)位置直接或間接地傳輸?shù)降诙恢玫娜魏畏椒?。信?hào)在耦合點(diǎn)之間未經(jīng)更改且未經(jīng)處理。此可包括電、光學(xué)或其它方法。盡管已陳述具體電路，但所屬領(lǐng)域的技術(shù)人員將了解，并不需要所有所揭示的電路來(lái)實(shí)踐本發(fā)明。此外，尚未描述某些眾所周知的電路以維持對(duì)本發(fā)明的關(guān)注。類似地，盡管所述描述在某些位置提及邏輯“0”和邏輯“ 1 ”，但所屬領(lǐng)域的技術(shù)人員了解，可在不影響本發(fā)明的操作的情況下切換邏輯值，并相應(yīng)地調(diào)整電路的其余部分。盡管已詳細(xì)描述本發(fā)明及其優(yōu)點(diǎn)，但應(yīng)理解，在不脫離如所附權(quán)利要求書所界定的本發(fā)明的技術(shù)的情況下，可在本文中進(jìn)行各種改變、替代和更改。此外，本申請(qǐng)案的范圍無(wú)意限于說明書中所描述的過程、機(jī)器、制造、物質(zhì)組成、手段、方法和步驟的特定實(shí)施例。 如所屬領(lǐng)域的技術(shù)人員將容易從本發(fā)明了解，可根據(jù)本發(fā)明利用當(dāng)前現(xiàn)有或稍后將開發(fā)的執(zhí)行與本文所述的對(duì)應(yīng)實(shí)施例實(shí)質(zhì)上相同的功能或?qū)崿F(xiàn)實(shí)質(zhì)上相同的結(jié)果的過程、機(jī)器、 制造、物質(zhì)組成、手段、方法或步驟。因此，所附權(quán)利要求書意欲在其范圍內(nèi)包括此些過程、 機(jī)器、制造、物質(zhì)組成、手段、方法或步驟。
權(quán)利要求
1.一種用于檢測(cè)層到層耦合的堆疊式集成電路(IC)裝置，其包含 第一半導(dǎo)體層，其具有第一層到層連接器；以及第二半導(dǎo)體層，其具有經(jīng)配置以電耦合到所述第一層到層連接器的第二層到層連接器，和電耦合到所述第二層到層連接器的層到層檢測(cè)電路，所述層到層檢測(cè)電路產(chǎn)生指示在所述第一半導(dǎo)體層與所述第二半導(dǎo)體層之間的電耦合的輸出信號(hào)。
2.根據(jù)權(quán)利要求1所述的堆疊式IC裝置，其中所述層到層檢測(cè)電路進(jìn)一步包含取樣電路以俘獲且存儲(chǔ)所述輸出信號(hào)。
3.根據(jù)權(quán)利要求2所述的堆疊式IC裝置，其中所述取樣電路包含 晶體管，其控制流經(jīng)所述層到層檢測(cè)電路的電流；以及鎖存器，其用以在所述晶體管通電時(shí)俘獲所述輸出信號(hào)，且在所述晶體管斷電時(shí)存儲(chǔ)所述輸出信號(hào)。
4.根據(jù)權(quán)利要求1所述的堆疊式IC裝置，其中所述層到層檢測(cè)電路包含電阻器，所述電阻器比所述第一層到層連接器和所述第二層到層連接器實(shí)質(zhì)上更具電阻性。
5.根據(jù)權(quán)利要求1所述的堆疊式IC裝置，其中所述層到層檢測(cè)電路進(jìn)一步包含 第一晶體管；以及第二晶體管，其電耦合到所述第二層到層連接器、第一供應(yīng)電壓和所述第一晶體管，所述第一晶體管連續(xù)地將所述第二晶體管通電，以提供從所述第一供應(yīng)電壓到所述第二層到層連接器的電路徑。
6.根據(jù)權(quán)利要求5所述的堆疊式IC裝置，其中所述第一晶體管為具有電耦合到第二供應(yīng)電壓的源極節(jié)點(diǎn)的PMOS晶體管。
7.根據(jù)權(quán)利要求5所述的堆疊式IC裝置，其中所述第一晶體管經(jīng)配置以作為二極管來(lái)操作，其中所述第一晶體管的漏極節(jié)點(diǎn)耦合到所述第一晶體管的柵極節(jié)點(diǎn)。
8.根據(jù)權(quán)利要求5所述的堆疊式IC裝置，其中所述第二晶體管為NMOS晶體管。
9.根據(jù)權(quán)利要求5所述的堆疊式IC裝置，其中所述第一供應(yīng)電壓實(shí)質(zhì)上接地。
10.一種具有檢測(cè)結(jié)合的半導(dǎo)體層的電路的堆疊式集成電路(IC)裝置，其包含用于檢測(cè)層到層耦合是否存在于第一半導(dǎo)體層與第二半導(dǎo)體層之間的裝置，所述檢測(cè)裝置安置于所述半導(dǎo)體層中的至少一者內(nèi)。
11.根據(jù)權(quán)利要求10所述的堆疊式IC裝置，其中所述檢測(cè)裝置包含至少一個(gè)有源組件。
12.根據(jù)權(quán)利要求10所述的堆疊式IC裝置，其中所述檢測(cè)裝置進(jìn)一步包含用于對(duì)指示所述第一半導(dǎo)體層和所述第二半導(dǎo)體層是否處于結(jié)合狀態(tài)的信號(hào)進(jìn)行取樣的裝置。
13.根據(jù)權(quán)利要求12所述的堆疊式IC裝置，其中所述取樣裝置進(jìn)一步包含用于交替地取樣和保留所述信號(hào)的裝置。
14.根據(jù)權(quán)利要求10所述的堆疊式IC裝置，其中所述檢測(cè)裝置包含至少一個(gè)有源組件。
15.一種操作檢測(cè)堆疊式集成電路(IC)裝置中的層到層耦合的檢測(cè)電路的方法，其包含耦合所述堆疊式IC裝置的兩個(gè)層； 激活包括于所述層中的至少一者中的檢測(cè)電路；以及接收傳達(dá)關(guān)于所述耦合的信息的輸出信號(hào)。
16.一種生產(chǎn)具有檢測(cè)層到層耦合的電路的堆疊式集成電路(IC)裝置的方法，其包含制造具有第一層到層連接器的第一半導(dǎo)體層；制造具有第二層到層連接器的第二半導(dǎo)體層，所述第二層到層連接器經(jīng)配置以耦合到所述第一層到層連接器；以及在所述層中的至少一者內(nèi)制造檢測(cè)電路，所述檢測(cè)電路產(chǎn)生指示所述第一半導(dǎo)體層是否與所述第二半導(dǎo)體層電耦合的輸出信號(hào)。
17.根據(jù)權(quán)利要求16所述的方法，其中制造所述檢測(cè)電路進(jìn)一步包含制造周期性地存儲(chǔ)所述輸出信號(hào)的取樣電路。
18.根據(jù)權(quán)利要求16所述的方法，其中制造所述檢測(cè)電路進(jìn)一步包含制造有源組件。
19.根據(jù)權(quán)利要求16所述的方法，其中制造所述檢測(cè)電路進(jìn)一步包含制造無(wú)源電路元件。
全文摘要
第一半導(dǎo)體層具有用于檢測(cè)堆疊式集成電路(IC)裝置中的層到層耦合的第一層到層連接器。第二半導(dǎo)體層具有經(jīng)配置以電耦合到所述第一層到層連接器的第二層到層連接器。層到層檢測(cè)電路電耦合到所述第二層到層連接器。所述層到層檢測(cè)電路產(chǎn)生指示在所述第一半導(dǎo)體層與所述第二半導(dǎo)體層之間的電耦合的輸出信號(hào)。
文檔編號(hào)G01R31/3185GK102282672SQ201080004732
公開日2011年12月14日 申請(qǐng)日期2010年1月27日 優(yōu)先權(quán)日2009年1月27日
發(fā)明者托馬斯·R·湯姆斯 申請(qǐng)人:高通股份有限公司