專利名稱：具有可變阻抗的數(shù)字輸入的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般來(lái)說(shuō)涉及數(shù)字信號(hào)的處理，并且更具體地涉及數(shù)字輸入信號(hào)的感測(cè)。
背景技術(shù)：
在污染且潮濕的環(huán)境中，S卩，在具有高空氣濕度的區(qū)域中，例如在配電系統(tǒng)中使用的數(shù)字接觸換能器可能經(jīng)受斷開觸點(diǎn)上的低寄生電阻。這樣的低電阻可導(dǎo)致源于接觸換能器的信號(hào)的錯(cuò)誤檢測(cè)并且隨后可導(dǎo)致?lián)Q能器狀態(tài)的錯(cuò)誤確定。這進(jìn)而可引起輸電系統(tǒng)的至少部分的不需要的關(guān)閉。此外，由高阻抗接地電池供電的數(shù)字輸入電路也可由于電池饋電線上的接地故障而經(jīng)受數(shù)字輸入信號(hào)的錯(cuò)誤感測(cè)。為了使數(shù)字輸入信號(hào)的感測(cè)更可靠，可使用具有長(zhǎng)的濾波時(shí)間的低阻抗數(shù)字輸入。然而，這樣的輸入經(jīng)受高功率損失和慢的信號(hào)檢測(cè)。如在WO 2008/148793 Al中公開的備選解決方案利用輸入信號(hào)水平的變化率。

發(fā)明內(nèi)容
本發(fā)明的目的是對(duì)上文的技術(shù)和現(xiàn)有技術(shù)提供更有效的備選。更具體地，本發(fā)明的目的是提供數(shù)字信號(hào)的更可靠感測(cè)。本發(fā)明的這些和其他目的通過(guò)具有獨(dú)立權(quán)利要求1中限定的特征的裝置并且通過(guò)獨(dú)立權(quán)利要求9中限定的方法實(shí)現(xiàn)。本發(fā)明的實(shí)施例通過(guò)從屬權(quán)利要求來(lái)表現(xiàn)特征。為了描述本發(fā)明的目的，假設(shè)二進(jìn)制信號(hào)表示在任何時(shí)間兩個(gè)離散狀態(tài)中的任一個(gè)，稱為邏輯狀態(tài)。這兩個(gè)狀態(tài)通常分別指示為“高”和“低”，或“O”(零)和“I”(一)。然而，盡管二進(jìn)制信號(hào)可用于表示兩個(gè)截然不同的狀態(tài)中的任一個(gè)，二進(jìn)制信號(hào)的信號(hào)水平典型地由于噪聲、接地問(wèn)題、不穩(wěn)定的電力供應(yīng)或不良接觸而波動(dòng)，并且可獲得與兩個(gè)截然不同的值不同的值。因此，為了確定任兩個(gè)邏輯狀態(tài)中的哪一個(gè)由二進(jìn)制信號(hào)表示，信號(hào)水平與兩個(gè)非重疊信號(hào)水平范圍(其與這兩個(gè)狀態(tài)關(guān)聯(lián))比較。例如，在高態(tài)有效邏輯的情況下，如果信號(hào)水平在第一較低范圍內(nèi)則信號(hào)視為表示邏輯低狀態(tài)，并且如果信號(hào)水平在第二較高范圍內(nèi)則信號(hào)視為表示邏輯高狀態(tài)。另一方面，在低態(tài)有效邏輯的情況下，邏輯狀態(tài)與信號(hào)水平范圍之間的對(duì)應(yīng)性相反。取決于用于實(shí)現(xiàn)用于感測(cè)二進(jìn)制信號(hào)的輸入電路的技術(shù)，不同的電壓水平用于限定與邏輯狀態(tài)關(guān)聯(lián)的信號(hào)水平范圍。根據(jù)本發(fā)明的第一方面，提供用于感測(cè)二進(jìn)制信號(hào)的裝置。該裝置包括用于測(cè)量信號(hào)的信號(hào)水平的部件、用于確定測(cè)量的信號(hào)水平是表示邏輯低狀態(tài)還是邏輯高狀態(tài)的部件、用于提供可變輸入阻抗的部件以及用于控制輸入阻抗的部件。響應(yīng)測(cè)量的信號(hào)水平而控制該輸入阻抗。根據(jù)本發(fā)明的第二方面，提供感測(cè)二進(jìn)制信號(hào)的方法。該方法包括測(cè)量信號(hào)的信號(hào)水平、確定測(cè)量的信號(hào)水平是表示邏輯低狀態(tài)還是邏輯高狀態(tài)、提供可變輸入阻抗和控制輸入阻抗。響應(yīng)測(cè)量的信號(hào)水平而控制該輸入阻抗。
本發(fā)明利用以下理解:二進(jìn)制信號(hào)的感測(cè)(即給定二進(jìn)制信號(hào)是表示邏輯低狀態(tài)還是邏輯高狀態(tài)的確定)可通過(guò)在二進(jìn)制信號(hào)的感測(cè)中利用可變輸入阻抗而改善。使用可變輸入阻抗是有利的，因?yàn)檩斎胱杩箍蛇m合于實(shí)際信號(hào)水平，由此避免或至少減輕與具有低的固定阻抗的已知數(shù)字輸入關(guān)聯(lián)的缺陷。特別地，使得輸入阻抗適合于輸入信號(hào)的實(shí)際水平允許最優(yōu)化感測(cè)靈敏性并且最小化干擾的影響。根據(jù)本發(fā)明的一實(shí)施例，輸入阻抗對(duì)低信號(hào)水平控制為低并且對(duì)高信號(hào)水平控制為高。在描述輸入阻抗和信號(hào)水平中使用的術(shù)語(yǔ)“低”和“高”要理解為指示兩個(gè)限制情況之間的關(guān)系。換句話說(shuō)，高輸入阻抗要理解為大大高于低輸入阻抗。輸入阻抗例如可被控制以隨著信號(hào)水平增加而單調(diào)增加。在低信號(hào)水平使用低輸入阻抗以及在高信號(hào)水平使用高輸入阻抗使通過(guò)數(shù)字輸入感測(cè)二進(jìn)制信號(hào)更可靠。更具體地，僅在低信號(hào)水平使用低輸入阻抗減輕與在高信號(hào)水平的低阻抗輸入關(guān)聯(lián)的缺點(diǎn)，例如由于高信號(hào)電流引起的高功率損失。這樣，數(shù)字輸入的功率耗散可保持為低的，而沒(méi)有使干擾水平下降。此外，如果根據(jù)本發(fā)明的一實(shí)施例用于感測(cè)二進(jìn)制信號(hào)，當(dāng)與固定阻抗輸入相比時(shí)，對(duì)正常邏輯高信號(hào)的干擾的靈敏性可低得多。此外，本發(fā)明的一實(shí)施例是有利的，因?yàn)榕c高阻抗接地電池系統(tǒng)關(guān)聯(lián)的問(wèn)題被減輕，即，可避免由于電池饋電線上的故障造成的接觸換能器狀態(tài)的錯(cuò)誤檢測(cè)。根據(jù)本發(fā)明的一實(shí)施例，控制輸入阻抗以對(duì)于小于第一閾值的信號(hào)水平具有第一值和對(duì)于大于第二閾值的信號(hào)水平具有第二值。該第一值小于該第二值，并且該第一閾值小于或等于該第二閾值。換句話說(shuō)，控制輸入阻抗使得它低到某一信號(hào)水平(第一閾值)并且對(duì)于第二閾值以上的信號(hào)水平而增加。這對(duì)正常邏輯低和正常邏輯高信號(hào)兩者都導(dǎo)致滯后。根據(jù)本發(fā)明的另一個(gè)實(shí)施例，第一閾值和第二閾值相等。在該情況下，這兩個(gè)閾值一致并且構(gòu)成對(duì)輸入阻抗的轉(zhuǎn)變水平，其獲得該轉(zhuǎn)變水平以下的低值以及該轉(zhuǎn)變水平以上的高值。換句話說(shuō)，輸入阻抗之間的函數(shù)關(guān)系是階躍函數(shù)的函數(shù)關(guān)系。轉(zhuǎn)變水平例如可以等于邏輯低與邏輯高之間的轉(zhuǎn)變的信號(hào)水平。根據(jù)本發(fā)明的另一實(shí)施例，對(duì)于大于第一閾值并且小于第二閾值的信號(hào)水平，控制輸入阻抗以隨著信號(hào)水平增加而增加。從而，如果兩個(gè)閾值不一致，對(duì)于在第一和第二閾值之間的信號(hào)水平，輸入阻抗可隨著信號(hào)水平的增加而單調(diào)增加。輸入阻抗例如在第一和第二閾值之間的區(qū)中可線性增加。作為一備選，它可獲得一個(gè)或若干恒定值，使得輸入阻抗與信號(hào)水平之間的函數(shù)關(guān)系類似于多個(gè)階躍函數(shù)的組合。根據(jù)本發(fā)明的一實(shí)施例，用于提供可變輸入阻抗的部件包括雙極晶體管和電阻器，并且用于控制輸入阻抗的部件被布置用于使用脈寬調(diào)制(PWM)控制輸入阻抗。電阻器與晶體管的集電極串聯(lián)連接。將晶體管與電阻器結(jié)合使用是提供可變且可控輸入阻抗的簡(jiǎn)單方法。這允許通過(guò)利用PWM控制晶體管的占空比而調(diào)整輸入阻抗，如在下文進(jìn)一步闡明的。根據(jù)本發(fā)明的一實(shí)施例，裝置可被包括在數(shù)字輸入中。用根據(jù)本發(fā)明的第一方面的裝置配置數(shù)字輸入是有利的，因?yàn)槎M(jìn)制輸入信號(hào)的感測(cè)變得更可靠。根據(jù)本發(fā)明的一實(shí)施例，裝置可被包括在配電系統(tǒng)變電站的控制單元中。用根據(jù)本發(fā)明的第一方面的裝置配置這樣的控制單元是有利的，因?yàn)槭沟枚M(jìn)制輸入信號(hào)的感測(cè)更可靠，由此避免或至少減輕由于接觸換能器狀態(tài)的錯(cuò)誤感測(cè)引起的不需要的關(guān)閉。將意識(shí)到本發(fā)明的一實(shí)施例可使用電子組件、集成電路(1C)、專用集成電路(ASIC)、現(xiàn)場(chǎng)可編程門陣列(FPGA)和/或復(fù)雜的可編程邏輯裝置(CPLD)或其任何組合來(lái)構(gòu)造。還將意識(shí)到任何電路至少可以部分被處理部件(例如，運(yùn)行適當(dāng)軟件的處理器)所取代。即使已經(jīng)關(guān)于二進(jìn)制信號(hào)(B卩，表示兩個(gè)截然不同的狀態(tài)中的任一個(gè)的信號(hào))的感測(cè)描述本發(fā)明，可容易地設(shè)想一般來(lái)說(shuō)能夠感測(cè)數(shù)字信號(hào)(即，表示多于兩個(gè)截然不同的狀態(tài)的信號(hào))的本發(fā)明的實(shí)施例。當(dāng)研究下列詳細(xì)公開、圖和隨附權(quán)利要求時(shí)，本發(fā)明的另外的目的、特征和優(yōu)點(diǎn)將變得明顯。本領(lǐng)域內(nèi)技術(shù)人員認(rèn)識(shí)到本發(fā)明的不同特征可以組合來(lái)創(chuàng)建與下面描述的那些不同的實(shí)施例。


本發(fā)明的上面以及另外的目的、特征和優(yōu)點(diǎn)將參考附圖通過(guò)本發(fā)明的實(shí)施例的下列說(shuō)明性而非限制性的詳細(xì)描述而更好理解，其中:
圖1圖示配電系統(tǒng)的部分。圖2示出根據(jù)本發(fā)明的一實(shí)施例的數(shù)字輸入。圖3圖示根據(jù)本發(fā)明的實(shí)施例的輸入阻抗與信號(hào)水平之間的關(guān)系。圖4示出根據(jù)本發(fā)明的另一個(gè)實(shí)施例的數(shù)字輸入。所有圖是示意性的，不一定按比例繪制，并且一般僅示出為了闡述本發(fā)明所必需的部分，其中其他部分可被省略或只被暗示。
具體實(shí)施例方式為了描述本發(fā)明的目的，配電系統(tǒng)的部分在圖1中勾勒。注意僅示出對(duì)闡述本發(fā)明有關(guān)的部分，而其他部分被省略。配電系統(tǒng)100包括用于監(jiān)測(cè)和/或控制配電系統(tǒng)100的單元110。例如，單元110可配置用于檢測(cè)接觸換能器120的狀態(tài)，即換能器120是斷開還是閉合。諸如換能器120的接觸換能器的狀態(tài)例如可用于指示斷路器或諸如此類的狀態(tài)。接觸換能器120 (其在圖1中圖示為機(jī)械開關(guān))由電池130供電并且連接到單元110的數(shù)字輸入150。該數(shù)字輸入150具有輸入阻抗Rin，其可用于檢測(cè)換能器120的狀態(tài)，如本領(lǐng)域內(nèi)已知的。例如，可布置數(shù)字輸入150用于檢測(cè)輸入阻抗Rin上的電壓降，該電壓降的大小指示換能器120的狀態(tài)。特別地，如果換能器120處于它的閉合狀態(tài)，則通過(guò)換能器120的電流導(dǎo)致輸入阻抗Rin上相當(dāng)大的電壓降。在配電系統(tǒng)中通常遇到的問(wèn)題是例如換能器120的接觸換能器可能暴露于灰塵和/或潮濕。換能器120例如可位于具有高空氣濕度的環(huán)境140中。這樣的污染和/或潮濕環(huán)境可導(dǎo)致斷開觸點(diǎn)上的寄生電阻。這在圖1中圖示，其示出斷開換能器120上的寄生電阻Rpm。寄生電阻可導(dǎo)致?lián)Q能器120的狀態(tài)的錯(cuò)誤檢測(cè)，并且隨后導(dǎo)致不需要的關(guān)閉或相似的不需要的測(cè)量。參考圖2，描述根據(jù)本發(fā)明的數(shù)字輸入的一實(shí)施例。數(shù)字輸入200例如可布置為參考圖1描述的單元Iio中的輸入150。數(shù)字輸入200包括 為了感測(cè)信號(hào)250是表示邏輯低狀態(tài)還是邏輯高狀態(tài)的目的用于接收二進(jìn)制輸入信號(hào)250的部件。例如，參考圖1描述的接觸換能器(例如由電池130供電的換能器120)可為了感測(cè)換能器120的狀態(tài)目的而連接到數(shù)字輸入200。輸入200進(jìn)一步包括用于測(cè)量輸入信號(hào)250的信號(hào)水平的部件210、用于確定測(cè)量的信號(hào)水平是表示邏輯低狀態(tài)還是邏輯高狀態(tài)的部件220、用于提供可變輸入阻抗的部件230 (其在圖2中圖示為可變電阻器)，以及用于響應(yīng)測(cè)量的信號(hào)水平而控制輸入阻抗的部件240。輸入信號(hào)250的實(shí)際邏輯狀態(tài)的確定(所述確定由部件220執(zhí)行)例如可通過(guò)測(cè)量輸入阻抗230上的電壓降并且通過(guò)將測(cè)量的電壓降與對(duì)兩個(gè)邏輯狀態(tài)限定的閾值比較而實(shí)現(xiàn)。關(guān)于輸入信號(hào)250的檢測(cè)狀態(tài)的信息可隨后經(jīng)由輸出260提供給其他單元。控制輸入200的輸入阻抗230的能力可用于使輸入信號(hào)250的感測(cè)更可靠。這例如可通過(guò)控制輸入阻抗230使得它在任何時(shí)間適合于信號(hào)250的實(shí)際信號(hào)水平(即適合于任何給定的信號(hào)水平)而實(shí)現(xiàn)。優(yōu)選地，調(diào)整輸入阻抗230使得輸入200的靈敏性被最大化，而同時(shí)最小化輸入的干擾水平。期望的輸入阻抗(由部件230提供)與信號(hào)250的測(cè)量信號(hào)水平之間的函數(shù)關(guān)系在下面描述。注意，即使部件230已經(jīng)描述為提供輸入阻抗，并且圖示為圖2中的可變電阻器，它可能不是對(duì)數(shù)字輸入200的輸入阻抗的唯一貢獻(xiàn)。相反，數(shù)字輸入的輸入阻抗(例如在圖1中示出的輸入阻抗Rin)除普通電阻器外還具有另外的貢獻(xiàn)，所述貢獻(xiàn)源于數(shù)字輸入的其他電子組件。為了描述本發(fā)明的目的，用于提供可變輸入阻抗的部件(例如部件230)要理解為表示數(shù)字輸入的總輸入阻抗Rin的主要部分。因此，數(shù)字輸入的輸入阻抗Rin可通過(guò)控制用于提供輸入阻抗的部件而被控制。在圖3中，輸入阻抗Rin與測(cè)量的信號(hào)水平Vin之間的關(guān)系由若干示例圖示。例如，可控制輸入阻抗以對(duì)在某一轉(zhuǎn)變水平313以下的信號(hào)水平獲得低值311，以及對(duì)在轉(zhuǎn)變水平313以上的信號(hào)水平獲得高值312。該函數(shù)關(guān)系類似于階躍函數(shù)并且在圖310中圖示。轉(zhuǎn)變水平313例如可等于對(duì)邏輯低與邏輯高之間的轉(zhuǎn)變限定的轉(zhuǎn)變水平。例如，如果采用CMOS技術(shù)實(shí)現(xiàn)數(shù)字輸入，并且輸入信號(hào)的水平在O和V。。之間，其中V。。是供應(yīng)電壓，低到高轉(zhuǎn)變的轉(zhuǎn)變水平典型地等于L/2。從而，O和V。。/〗之間的信號(hào)水平指示邏輯低狀態(tài)，而Vcc/2和V。。之間的信號(hào)水平指示邏輯高狀態(tài)。然而，本發(fā)明不限于轉(zhuǎn)變水平的該選擇。根據(jù)另一個(gè)函數(shù)關(guān)系，在圖320中圖示的，輸入阻抗可對(duì)在第一閾值323以下的信號(hào)水平設(shè)置為低值321，可被控制以對(duì)于在第一閾值323以上和第二閾值324以下的信號(hào)水平而增加，并且可對(duì)在第二閾值324以上的信號(hào)水平設(shè)置為高值322。在第一 323與第二閾值324之間的區(qū)中，可控制輸入阻抗以隨著信號(hào)水平線性增加。輸入阻抗與信號(hào)水平之間的再另一個(gè)關(guān)系在圖330中圖示。勾勒的關(guān)系類似于在圖320中圖示的關(guān)系但被平滑。輸入阻抗在低信號(hào)水平獲得低水平331并且隨著信號(hào)水平增加而緩慢增加。大約在第一閾值333，控制輸入阻抗以隨著信號(hào)水平而更快地增加。然后，大約在第二閾值334，控制輸入阻抗以再次緩慢增加并且最終到達(dá)它的最大值332。最后，輸入阻抗與信號(hào)水平之間的關(guān)系的再另一示例在圖340中圖示。后一個(gè)關(guān)系類似于多個(gè)階躍函數(shù)的組合。在低信號(hào)水平，即第一閾值344以下，輸入阻抗設(shè)置為低值341。在第一閾值344以上并且在第二閾值345以下，輸入阻抗設(shè)置為中間值343。對(duì)于在第二閾值345以上的信號(hào)水平，輸入阻抗設(shè)置為高值342。在下面，參考圖4描述本發(fā)明的另一個(gè)實(shí)施例。參考圖2描述，數(shù)字輸入400與輸入200相似，因?yàn)樗ㄓ糜跍y(cè)量輸入信號(hào)450的信號(hào)水平的部件410、用于確定測(cè)量的信號(hào)水平是表示邏輯低狀態(tài)還是邏輯高狀態(tài)的部件420以及用于公布確定的狀態(tài)的輸出460。數(shù)字輸入400進(jìn)一步包括用于提供可變輸入阻抗的部件430，所述部件包括晶體管T和電阻器R，該電阻器R與晶體管T的集電極串聯(lián)連接。此外，用于響應(yīng)測(cè)量的信號(hào)水平而控制輸入阻抗的部件440被布置用于使用PWM控制輸入阻抗。后一個(gè)技術(shù)牽涉通過(guò)供應(yīng)周期脈沖給晶體管的基極而控制晶體管T的占空比，即與時(shí)間周期相比晶體管處于它的導(dǎo)通狀態(tài)的時(shí)間?？赏ㄟ^(guò)調(diào)整周期脈沖的寬度控制占空比。至此，可通過(guò)控制晶體管T的占空比而在最小與最大值之間調(diào)整輸入阻抗。最小值與最大值之間的差由電阻器R的值指定。可使用電子組件、容易得到的電路或運(yùn)行適當(dāng)軟件的處理器來(lái)構(gòu)造用于控制輸入阻抗的部件440。根據(jù)參考圖3討論的函數(shù)關(guān)系中的任一個(gè)，或根據(jù)適合于隨手應(yīng)用的任何其他函數(shù)關(guān)系，部件440可布置成響應(yīng)測(cè)量的信號(hào)水平而控制輸入阻抗。本領(lǐng)域內(nèi)技術(shù)人員認(rèn)識(shí)到本發(fā)明絕不限于上文描述的實(shí)施例。相反地，許多修改和變化可能在隨附權(quán)利要求的范圍內(nèi)。例如，可容易設(shè)想使用低態(tài)有效邏輯而不是高態(tài)有效邏輯的本發(fā)明的實(shí)施例。此外，可采用與上文公開的PWM受控晶體管-電阻器組合不同的任何其他方法來(lái)提供可變輸入阻抗。例如，可設(shè)想一種電子組件，其在供應(yīng)有電壓時(shí)通過(guò)該組件提供可變電阻，該電阻是供應(yīng)電壓的單調(diào)增函數(shù)?？傊?，提供用于感測(cè)二進(jìn)制信號(hào)的裝置。該裝置包括用于測(cè)量信號(hào)的信號(hào)水平的部件、用于確定測(cè)量的信號(hào)水平是“低”還是“高”的部件、用于提供可變輸入阻抗的部件以及用于響應(yīng)測(cè)量的信號(hào)水平而控制輸入阻抗的部件?？赏ㄟ^(guò)晶體管和電阻器并且通過(guò)使用PWM控制晶體管的占空比而提供可變輸入阻抗。優(yōu)選地，對(duì)于低信號(hào)水平將輸入阻抗控制為低并且對(duì)于高信號(hào)水平控制為高，這導(dǎo)致二進(jìn)制信號(hào)的更可靠感測(cè)。裝置可用于檢測(cè)經(jīng)受由潮濕和/或污染環(huán)境引起的寄生電阻的接觸換能器的狀態(tài)。此外，提供感測(cè)二進(jìn)制信號(hào)的方法。
權(quán)利要求
1.一種用于感測(cè)二進(jìn)制信號(hào)(250,450)的裝置(200，400)，所述裝置包括: 用于測(cè)量所述信號(hào)的信號(hào)水平的部件(210，410)， 用于確定測(cè)量的信號(hào)水平是表示邏輯低狀態(tài)還是邏輯高狀態(tài)的部件(220，420)， 用于提供可變輸入阻抗的部件(230，430)，以及 用于響應(yīng)所述測(cè)量的信號(hào)水平而控制所述輸入阻抗的部件(240，440)。
2.按權(quán)利要求1所述的裝置，其中，對(duì)于低信號(hào)水平將所述輸入阻抗(230，430;310，320，330，340)控制為低并且對(duì)于高信號(hào)水平控制為高。
3.按權(quán)利要求1所述的裝置，其中，所述輸入阻抗(230，430;310，320，330，340)被控制為對(duì)于小于第一閾值(313，323，333，344)的信號(hào)水平具有第一值(311，321，331，341)并且對(duì)于大于第二閾值(313，324，334，345)的信號(hào)水平具有第二值(312，322，332，342)，所述第一值小于所述第二值，并且所述第一閾值小于或等于所述第二閾值。
4.按權(quán)利要求3所述的裝置，其中，所述第一閾值(313)和所述第二閾值(313)相等。
5.按權(quán)利要求3所述的裝置，其中，所述輸入阻抗(230，430;320，330，340)被控制為對(duì)于大于所述第一閾值(323, 333, 344)并且小于所述第二閾值(324, 334, 345)的信號(hào)水平隨著信號(hào)水平的增加而增加。
6.按權(quán)利要求1所述的裝置，其中，用于提供可變輸入阻抗的所述部件(430)包括雙極晶體管(T)和電阻器(R)，所述電阻器與所述晶體管的集電極串聯(lián)連接，并且用于控制所述輸入阻抗的所述部件(440)布置用于使用脈寬調(diào)制PWM控制所述輸入阻抗。
7.一種數(shù)字輸入(150)，包括如權(quán)利要求1至6中的任一項(xiàng)所述的裝置。
8.一種控制單元(110)，用于配電系統(tǒng)變電站，所述控制單元包括如權(quán)利要求1至6中的任一項(xiàng)所述的裝置。
9.一種感測(cè)二進(jìn)制信號(hào)的方法，所述方法包括: 測(cè)量所述信號(hào)的信號(hào)水平， 確定測(cè)量的信號(hào)水平是表示邏輯低狀態(tài)還是邏輯高狀態(tài)， 提供可變輸入阻抗，以及 響應(yīng)所述測(cè)量的信號(hào)水平而控制所述輸入阻抗(310，320，330，340)。
10.按權(quán)利要求9所述的方法，其中，對(duì)于低信號(hào)水平將所述輸入阻抗(310，320，330，340)控制為低并且對(duì)于高信號(hào)水平控制為高。
11.按權(quán)利要求9所述的方法，其中，所述輸入阻抗(310，320，330，340)被控制為對(duì)于小于第一閾值(313，323，333，344)的信號(hào)水平具有第一值(311，321，331，341)并且對(duì)于大于第二閾值(313，324，334，345)的信號(hào)水平具有第二值(312，322，332，342)，所述第一值小于所述第二值，并且所述第一閾值小于或等于所述第二閾值。
12.按權(quán)利要求11所述的方法，其中，所述第一閾值(313)和所述第二閾值(313)相等。
13.按權(quán)利要求11所述的方法，其中，所述輸入阻抗(320，330，340)被控制為對(duì)于大于所述第一閾值(323，333，344)并且小于所述第二閾值(324，334，345)的信號(hào)水平隨著信號(hào)水平的增加而增加。
14.按權(quán)利要求9所述的方法，其中，使用脈寬調(diào)制PWM控制所述輸入阻抗。
全文摘要
提供用于感測(cè)二進(jìn)制信號(hào)(450)的裝置(400)。該裝置包括用于測(cè)量信號(hào)的信號(hào)水平的部件(410)、用于確定測(cè)量的信號(hào)水平是“低”還是“高”的部件(420)、用于提供可變輸入阻抗的部件(430)以及用于響應(yīng)測(cè)量的信號(hào)水平而控制輸入阻抗的部件(440)?？勺冚斎胱杩箍赏ㄟ^(guò)晶體管(T)和電阻器(R)并且通過(guò)使用脈寬調(diào)制控制晶體管的占空比而提供。優(yōu)選地，對(duì)于低信號(hào)水平將輸入阻抗控制為低并且對(duì)于高信號(hào)水平控制為高，這導(dǎo)致二進(jìn)制信號(hào)的更可靠感測(cè)。裝置可用于檢測(cè)經(jīng)受由潮濕和/或污染環(huán)境引起的寄生電阻的接觸換能器的狀態(tài)。此外，提供感測(cè)二進(jìn)制信號(hào)的方法。
文檔編號(hào)G01R31/317GK103097903SQ201080069149
公開日2013年5月8日 申請(qǐng)日期2010年9月16日 優(yōu)先權(quán)日2010年9月16日
發(fā)明者H.畢約克倫, K.尼貝格, T.塞格貝克 申請(qǐng)人:Abb 技術(shù)有限公司