專利名稱：芯片測(cè)試方法及鋰電池保護(hù)芯片的測(cè)試電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及芯片測(cè)試領(lǐng)域，特別涉及一種芯片測(cè)試方法及鋰電池保護(hù)芯片的測(cè)試電路。
背景技術(shù)：
隨著集成電路產(chǎn)業(yè)的發(fā)展，對(duì)集成電路進(jìn)行測(cè)試也顯得越來越重要。就目前而言集成電路的測(cè)試一般采用專用測(cè)試儀器和通用測(cè)試儀器。由于專用測(cè)試儀器的局限性、非標(biāo)準(zhǔn)性及專用測(cè)儀器的開發(fā)周期過長等問題使得專用測(cè)試儀器的使用受到了較大的限制。 而通用測(cè)試儀器(ATE=Automatic test equipment)則以它的通用性、標(biāo)準(zhǔn)性、便捷性以及開放性迅速成為了集成電路測(cè)試行業(yè)的主流。在低成本的ATE中，無論是進(jìn)口還是國產(chǎn)的，如LTX-CREDENCE的ASL1000及 ACC0TEST的STS8107測(cè)試機(jī)，其DC測(cè)試裝置，一般而言主要就是電壓/電流(V/I)源，大部分都工作在共地模式。所謂共地模式是指測(cè)試源或被測(cè)芯片其電壓參考電位是相對(duì)于大地的，電路的回流點(diǎn)也是大地。對(duì)于大部分的單個(gè)芯片而言，由于其電壓參考電位均相對(duì)于大地而言，因此采用共地源測(cè)試裝置就可以對(duì)其進(jìn)行測(cè)試，且采用共地源測(cè)試裝置進(jìn)行測(cè)試， 測(cè)試成本低。然而，目前的集成電路(IC)大部分都不會(huì)僅由一個(gè)芯片封裝而成，例如對(duì)于 “兩芯合一”的鋰電池保護(hù)IC而言，其內(nèi)部除了包含充放電控制芯片外，還包括了將2個(gè)金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET，Metal-Oxide-Semiconductor Field-Effect Transistor)集成在一個(gè)芯片，此時(shí)如果仍然采用共地源測(cè)試裝置對(duì)IC內(nèi)部的MOSFET芯片進(jìn)行測(cè)試的話，會(huì)導(dǎo)致無法測(cè)試MOSFET芯片的某些參數(shù)，如源漏極擊穿電壓、漏極飽和電流等。若采用浮地源測(cè)試裝置測(cè)試的話，又會(huì)導(dǎo)致測(cè)試成本的增加。而對(duì)于其他的“兩芯合一”的芯片而言，當(dāng)封裝在其內(nèi)的芯片所在回路的參考電位不為地時(shí)，即其所在的電路為浮地電路時(shí)，無法直接使用共地源測(cè)試裝置來測(cè)試所述芯片的相關(guān)參數(shù)。公開號(hào)為101750580A的中國專利申請(qǐng)公開了一種集成電路中功能模塊芯片的測(cè)試方法，但是對(duì)于上述問題并未涉及。

發(fā)明內(nèi)容
本發(fā)明解決的是現(xiàn)有技術(shù)中芯片電路為浮地電路時(shí)，無法用共地源測(cè)試裝置對(duì)所述芯片進(jìn)行測(cè)試的問題。為解決上述問題，本發(fā)明提供一種芯片測(cè)試方法，所述芯片管腳包括地管腳，所述芯片包括第一芯片單元和第二芯片單元，所述第一芯片單元與所述地管腳連接，所述第二芯片單元不與所述地管腳連接，所述芯片測(cè)試方法包括如下步驟先使所述地管腳懸空；再采用共地源測(cè)試裝置對(duì)所述第二芯片單元進(jìn)行測(cè)試?？蛇x的，所述采用共地源測(cè)試裝置對(duì)所述第二芯片單元進(jìn)行測(cè)試包括根據(jù)所述第二芯片單元的待測(cè)參數(shù)來設(shè)置相應(yīng)的芯片管腳的電位?？蛇x的，所述芯片為鋰電池保護(hù)芯片，所述芯片管腳還包括電源管腳、檢測(cè)電流/ 電壓輸入管腳、公共漏極管腳和電源負(fù)極/負(fù)載輸入管腳，所述第一芯片單元包括充放電控制芯片，所述第二芯片單元包括MOS管，其中，所述充放電控制芯片與所述電源管腳、地管腳、檢測(cè)電流/電壓輸入管腳相連，所述充放電控制芯片包括充電開關(guān)控制端；所述MOS管的柵極與所述充放電控制芯片的充電開關(guān)控制端連接，漏極與公共漏極管腳連接，源極與電源負(fù)極/負(fù)載輸入管腳連接?？蛇x的，采用共地源測(cè)試裝置對(duì)所述MOS管進(jìn)行測(cè)試包括采用共地源測(cè)試裝置測(cè)試所述MOS管的源漏極擊穿電壓或漏極飽和電流。可選的，所述采用共地源測(cè)試裝置測(cè)試所述MOS管的源漏極擊穿電壓包括將所述鋰電池保護(hù)芯片的電源管腳、檢測(cè)電流/電壓輸入管腳及地管腳相連并將所述電源管腳懸空或置零，將電源負(fù)極/負(fù)載輸入管腳接地，通過共地源測(cè)試裝置向公共漏極管腳提供電流以測(cè)試所述MOS管的源漏極擊穿電壓?？蛇x的，所述采用共地源測(cè)試裝置測(cè)試所述MOS管的漏極飽和電流包括將所述鋰電池保護(hù)芯片的電源管腳、檢測(cè)電流/電壓輸入管腳及地管腳相連并將所述電源管腳懸空或置零，將電源負(fù)極/負(fù)載輸入管腳接地，通過共地源測(cè)試裝置向公共漏極管腳提供電壓以測(cè)試所述MOS管的漏極飽和電流。與現(xiàn)有技術(shù)相比，上述芯片測(cè)試方法具有以下優(yōu)點(diǎn)通過先將芯片的地管腳懸空使得共地的第一芯片單元停止工作，在很大程度上降低了測(cè)試過程中第一芯片單元對(duì)第二芯片單元的影響，然后可以采用共地源測(cè)試裝置對(duì)浮地的第二芯片單元進(jìn)行測(cè)試，無需在現(xiàn)有通用測(cè)試儀器的基礎(chǔ)上增加浮地源測(cè)試裝置，降低了芯片測(cè)試的成本。在芯片的地管腳懸空的前提下，采用共地源測(cè)試裝置對(duì)第二芯片單元進(jìn)行測(cè)試時(shí)，僅需設(shè)置所述芯片的相應(yīng)管腳的電位來完成對(duì)第二芯片單元參數(shù)的測(cè)試，方法簡(jiǎn)單，容易實(shí)現(xiàn)。為解決上述問題，本發(fā)明還提供一種鋰電池保護(hù)芯片的測(cè)試電路，所述鋰電池保護(hù)芯片的管腳包括電源管腳、地管腳、檢測(cè)電流/電壓輸入管腳、電源負(fù)極/負(fù)載輸入管腳、 公共漏極管腳，所述測(cè)試電路包括第一開關(guān)單元、第二開關(guān)單元、第三開關(guān)單元、第四開關(guān)單元、第一共地源測(cè)試裝置，其中，所述地管腳通過第一開關(guān)單元與大地連接，通過第三開關(guān)單元與所述電源管腳連接，以及通過第三開關(guān)單元、第四開關(guān)單元與所述檢測(cè)電流/電壓輸入管腳連接；所述電源管腳懸空；所述電源負(fù)極/負(fù)載輸入管腳通過第二開關(guān)單元與大地連接；所述公共漏極管腳與第一共地源測(cè)試裝置連接?？蛇x的，所述第一共地源測(cè)試裝置適于向公共漏極管腳提供電流或電壓。為解決上述問題，本發(fā)明還提供一種鋰電池保護(hù)芯片的測(cè)試電路，所述鋰電池保護(hù)芯片的管腳包括電源管腳、地管腳、檢測(cè)電流/電壓輸入管腳、電源負(fù)極/負(fù)載輸入管腳、 公共漏極管腳，所述測(cè)試電路包括第一開關(guān)單元、第二開關(guān)單元、第三開關(guān)單元、第四開關(guān)單元、第一共地源測(cè)試裝置和第二共地源測(cè)試裝置，其中，
所述地管腳通過第一開關(guān)單元與大地連接，通過第三開關(guān)單元與所述電源管腳連接，以及通過第三開關(guān)單元、第四開關(guān)單元與所述檢測(cè)電流/電壓輸入管腳連接；所述電源管腳與所述第二共地源測(cè)試裝置連接，所述第二共地源測(cè)試裝置適于向所述電源管腳提供OV電壓；所述電源負(fù)極/負(fù)載輸入管腳通過第二開關(guān)單元與大地連接；所述公共漏極管腳與第一共地源測(cè)試裝置連接。 可選的，所述第一共地源測(cè)試裝置適于向公共漏極管腳提供電流或電壓。與現(xiàn)有技術(shù)相比，上述鋰電池保護(hù)芯片的測(cè)試電路具有以下優(yōu)點(diǎn)可以先通過第一開關(guān)單元將鋰電池保護(hù)芯片的地管腳與大地?cái)嚅_連接以使共地的充放電控制芯片及放電開關(guān)停止工作，由此減小了在對(duì)浮地的充電開關(guān)測(cè)試時(shí)，充放電控制芯片及放電開關(guān)對(duì)充電開關(guān)的影響，通過使鋰電池電源管腳懸空或置零，以及采用第一共地源測(cè)試裝置向鋰電池保護(hù)芯片的公共漏極管腳提供電流或電壓來實(shí)現(xiàn)對(duì)充電開關(guān)的參數(shù)測(cè)試，減小了測(cè)試成本，且測(cè)試電路簡(jiǎn)單易于實(shí)現(xiàn)。


圖1是鋰電池保護(hù)芯片的原理圖；圖2是本發(fā)明實(shí)施方式的芯片測(cè)試方法流程圖；圖3是本發(fā)明實(shí)施例一的鋰電池保護(hù)芯片的測(cè)試電路圖；圖4是本發(fā)明實(shí)施例一的鋰電池保護(hù)芯片的測(cè)試流程圖；圖5是本發(fā)明實(shí)施例二的“二芯合一”的芯片測(cè)試電路圖。
具體實(shí)施例方式目前ATE正以它的通用性、標(biāo)準(zhǔn)性、便捷性以及開放性逐漸成為集成電路測(cè)試行業(yè)的主流。一般而言，ATE的DC測(cè)試裝置大都工作在共地模式，即為共地源測(cè)試裝置。因此，當(dāng)遇到待測(cè)芯片所在回路為浮地電路時(shí)，就無法直接采用共地源測(cè)試裝置對(duì)所述待測(cè)芯片的相關(guān)參數(shù)進(jìn)行測(cè)試，而且如果采用浮地源測(cè)試裝置對(duì)所述待測(cè)芯片進(jìn)行測(cè)試的話， 又會(huì)導(dǎo)致整個(gè)測(cè)試成本的增加。隨著集成電路產(chǎn)業(yè)的迅猛發(fā)展，越來越多的IC不再是僅僅由單個(gè)芯片封裝而成， 一般都由兩個(gè)甚至更多個(gè)芯片封裝而成。舉例來說目前對(duì)于鋰電池保護(hù)芯片而言，出現(xiàn)了將2個(gè)芯片封裝在一起的方案，即“二芯合一”，將充放電控制芯片和開關(guān)管芯片疊加封裝， 以提高集成度，縮小封裝尺寸及整個(gè)鋰電池保護(hù)芯片的面積。圖1為鋰電池保護(hù)芯片的原理圖，如圖1所示，所述鋰電池保護(hù)芯片的管腳包括 電源管腳VCC、地管腳GND、檢測(cè)電流/電壓輸入管腳CS、公共漏極管腳D12和電源負(fù)極/負(fù)載輸入管腳BATT-。所述鋰電池保護(hù)芯片包括充放電控制芯片1、放電開關(guān)Ml和充電開關(guān)M2，放電開關(guān)Ml和充電開關(guān)M2為晶體管，可以集成在同一芯片中，也可以分別為一芯片。所述充放電控制芯片1包括過充電檢測(cè)單元10、過放電檢測(cè)單元11、震蕩控制電路12、短路檢測(cè)單元13、過電流檢測(cè)單元14、充電狀態(tài)檢測(cè)單元15、第一控制邏輯單元 16、第二控制邏輯單元17、放電開關(guān)控制端0D、充電開關(guān)控制端0C、電源輸入端(圖中未標(biāo)記)、接地端(圖中未標(biāo)記)，所述電源輸入端與所述電源管腳VCC連接，所述接地端與所述地管腳GND連接。所述放電開關(guān)Ml的柵極與所述放電開關(guān)控制端OD連接，漏極與所述公共漏極管腳D12連接、源極與所述地管腳GND連接。所述充電開關(guān)M2的柵極與所述充電開關(guān)控制端OC連接，漏極與所述公共漏極管腳D12連接、源極與所述電源負(fù)極/負(fù)載輸入管腳BATT-連接。所述充放電控制芯片1負(fù)責(zé)監(jiān)測(cè)電池電壓與回路電流，并控制放電開關(guān)Ml和充電開關(guān)M2的柵極，放電開關(guān)Ml、充電開關(guān)M2分別控制著放電回路與充電回路的導(dǎo)通與關(guān)斷， 以下簡(jiǎn)要介紹鋰電池保護(hù)芯片的工作原理正常狀態(tài)下第二控制邏輯單元17的輸出端，即放電開關(guān)控制端OD與充電開關(guān)控制端OC的輸出電壓均為高電平，放電開關(guān)Ml和充電開關(guān)M2均處于導(dǎo)通狀態(tài)，電池可以自由地進(jìn)行充電和放電。電池充電過程中，當(dāng)充放電控制芯片1檢測(cè)到電池電壓達(dá)到某一特定值時(shí)(該值由充放電控制芯片1決定，不同的充放電控制芯片有不同的值)，第二控制邏輯單元17的充電開關(guān)控制端OC輸出的電壓會(huì)由高電平轉(zhuǎn)變?yōu)榈碗娖剑沟贸潆婇_關(guān)M2由導(dǎo)通轉(zhuǎn)為關(guān)斷， 從而切斷充電回路，使得充電器無法再對(duì)電池進(jìn)行充電，起到過充電保護(hù)作用。電池放電過程中，當(dāng)充放電控制芯片1檢測(cè)到電池電壓低于某一特定值時(shí)時(shí)(該值由充放電控制芯片1決定，不同的充放電控制芯片有不同的值)，第二控制邏輯單元17的放電開關(guān)控制端OD輸出的電壓會(huì)由高電平轉(zhuǎn)變?yōu)榈碗娖?，使得放電開關(guān)Ml由導(dǎo)通轉(zhuǎn)為關(guān)斷，從而切斷放電回路，使得電池?zé)o法再對(duì)負(fù)載進(jìn)行放電，起到過放電保護(hù)作用。其他有關(guān)鋰電池保護(hù)芯片的過電流保護(hù)及短路保護(hù)的工作原理，請(qǐng)參見鋰電池保護(hù)芯片的數(shù)據(jù)手冊(cè)，此處不再贅述。發(fā)明人發(fā)現(xiàn)，對(duì)于上述的鋰電池保護(hù)芯片而言，其充放電控制芯片1及放電開關(guān) Ml所在的回路均和地管腳GND相連(與大地相連)，即所在回路為共地電路，因此對(duì)充放電控制芯片1及放電開關(guān)Ml的相關(guān)參數(shù)進(jìn)行測(cè)試時(shí)，可以采用ATE中的共地源測(cè)試裝置進(jìn)行相應(yīng)的測(cè)試。但是對(duì)于充電開關(guān)M2而言，由于其所在回路并未和地管腳GND相連，即所在回路為浮地電路，如果要對(duì)其的相關(guān)參數(shù)進(jìn)行測(cè)試，需要采用浮地源測(cè)試裝置對(duì)其進(jìn)行測(cè)試， 然而對(duì)于大部分的ATE來講，其內(nèi)部所帶的DC測(cè)試裝置均為共地源測(cè)試裝置，此時(shí)若采用浮地源測(cè)試裝置進(jìn)行測(cè)試會(huì)導(dǎo)致測(cè)試成本的增加。于是，發(fā)明人考慮，是否可以在不增加測(cè)試成本的情況下，采用簡(jiǎn)單的測(cè)試方法和測(cè)試電路來測(cè)試待測(cè)芯片的相關(guān)參數(shù)。因此，發(fā)明人提出，在對(duì)待測(cè)芯片進(jìn)行測(cè)試時(shí)，應(yīng)盡量減小未被測(cè)試的芯片對(duì)待測(cè)芯片的影響，并使用共地源測(cè)試裝置來對(duì)待測(cè)芯片的相關(guān)參數(shù)進(jìn)行測(cè)試。請(qǐng)參見圖2，圖2為本發(fā)明實(shí)施方式的芯片測(cè)試方法流程圖，所述芯片管腳包括地管腳，所述芯片包括第一芯片單元和第二芯片單元，所述第一芯片單元與所述地管腳連接， 所述第二芯片單元不與所述地管腳連接，所述芯片測(cè)試方法包括如下步驟SlOl 先使所述地管腳懸空。S102 再采用共地源測(cè)試裝置對(duì)所述第二芯片單元進(jìn)行測(cè)試。實(shí)施例一
為了能夠更好的說明本發(fā)明的技術(shù)方案，現(xiàn)結(jié)合圖1所示鋰電池保護(hù)芯片的原理圖及圖3所示的鋰電池保護(hù)芯片的測(cè)試電路圖對(duì)本發(fā)明實(shí)施方式的芯片測(cè)試方法進(jìn)行詳細(xì)的說明。也即在本實(shí)施例中，所述芯片為鋰電池保護(hù)芯片，所述第一芯片單元包括充放電控制芯片1和放電開關(guān)M1，所述第二芯片單元包括充電開關(guān)M2。而在其他實(shí)施例中所述第一芯片單元可以包括多個(gè)與地管腳相連的芯片，也即所述第一芯片單元所在的電路為共地電路；所述第二芯片單元可以包括多個(gè)與地管腳不相連的芯片，也即所述第二芯片單元所在的電路為浮地電路。本實(shí)施例中以對(duì)充電開關(guān)M2的源漏極擊穿電壓(BVDSS)或漏極飽和電流(IDSS) 參數(shù)的測(cè)試為例對(duì)本發(fā)明實(shí)施方式的芯片測(cè)試方法進(jìn)行詳細(xì)的說明。請(qǐng)參見圖3，圖3為本發(fā)明實(shí)施例的鋰電池保護(hù)芯片的測(cè)試電路圖，如圖3所示，所述鋰電池保護(hù)芯片2的管腳包括電源管腳VCC、地管腳GND、檢測(cè)電流/電壓輸入管腳CS、 電源負(fù)極/負(fù)載輸入管腳BATT-、公共漏極管腳D12。結(jié)合圖2和圖3，執(zhí)行SlOl 先使所述地管腳GND懸空。本實(shí)施例中所述地管腳GND通過第一開關(guān)單元10與大地連接，具體地，所述第一開關(guān)單元10包括雙刀雙擲的繼電器Kl_l和Kl_2，其中，繼電器Kl_l的第一端與地管腳GND 相連，第二端懸空，第三端與共地源測(cè)試裝置的地端GND_S相連；繼電器Kl_2的第一端與地管腳GND相連，第二端懸空，第三端與共地源測(cè)試裝置的地端GND_F相連。繼電器Kl_l的第三端和Kl_2的第三端分別與共地源測(cè)試裝置的地端GND_S和GND_F連接以確保測(cè)試大電流參數(shù)的準(zhǔn)確性，其中F代表FORCE (施加)，S代表SENSE (檢測(cè))。本實(shí)施例中采用此連接方式一方面可以用于本實(shí)施例中充電開關(guān)M2的參數(shù)測(cè)試，另一方面上述連接方式還可以用于其它大電流參數(shù)的測(cè)試，如導(dǎo)通電阻RDS0N。在其他實(shí)施例中所述第一開關(guān)單元 10也可以包括兩個(gè)單刀單擲的繼電器，且所述兩個(gè)單刀單擲的繼電器分別連接共地源測(cè)試裝置的地端GND_S及GND_F。通常情況下繼電器Kl_l和Kl_2的第一端和第三端相連，處于將所述地管腳GND 與地端GND_S和GND_F連通的狀態(tài)，也即接地狀態(tài)，本實(shí)施例中為了對(duì)充電開關(guān)M2的BVDSS 或IDSS進(jìn)行測(cè)試，首先需要使所述地管腳GND懸空，即將雙刀雙擲的繼電器Kl_l和Kl_2 的第一端和第二端相連，使得地管腳GND懸空。由圖1可知，本實(shí)施例中第一芯片單元包括充放電控制芯片1及放電開關(guān)Μ1，二者均與地管腳GND相連，為了減小在對(duì)充電開關(guān)Μ2的BVDSS或IDSS進(jìn)行測(cè)試時(shí)，充放電控制芯片1及放電開關(guān)Ml對(duì)其的影響，采用將雙刀雙擲的繼電器Kl_l和Kl_2的第一端和第二端相連以懸空地管腳GND可以使得充放電控制芯片1和放電開關(guān)Ml停止工作。而且，由圖1中也可以獲知，在充放電控制芯片1及放電開關(guān)Ml工作時(shí)，要想對(duì)充電開關(guān)Μ2的相關(guān)參數(shù)進(jìn)行測(cè)試，只能通過浮地源測(cè)試裝置進(jìn)行測(cè)試，這是因?yàn)槿粝胪ㄟ^共地源測(cè)試裝置來測(cè)試充電開關(guān)Μ2的BVDSS，會(huì)在Ves = 0的前提下向公共漏極管腳D12灌電流來測(cè)試Μ2的 BVDSS,由于放電開關(guān)Ml也接地，因此無法獲知究竟是測(cè)試放電開關(guān)Ml還是充電開關(guān)Μ2的 BVDSS,故通常情況下只能采用浮地源測(cè)試裝置來測(cè)試充電開關(guān)Μ2的BVDSS，導(dǎo)致測(cè)試成本尚ο繼續(xù)結(jié)合圖2和圖3，執(zhí)行S102:再采用共地源測(cè)試裝置對(duì)所述第二芯片單元進(jìn)行測(cè)試。
對(duì)MOSFET管的BVDSS進(jìn)行測(cè)試，就是在Ves = 0、Id為一定值的情況下，測(cè)試源漏兩端的電壓。而對(duì)于MOSFET管的IDSS進(jìn)行測(cè)試，則是在Ves = 0、源漏極之間施加一定的電壓值的情況下來測(cè)試IDSS。由鋰電池保護(hù)芯片的數(shù)據(jù)手冊(cè)可知Id = 250μ A，源漏極之間施加的電壓值為16V。本實(shí)施例中，為了使得充電開關(guān)Μ2的Ves = 0，將所述地管腳GND通過第三開關(guān)單元30與所述電源管腳VCC連接，通過第三開關(guān)單元30、第四開關(guān)單元40與所述檢測(cè)電流/ 電壓輸入管腳CS連接并將所述電源管腳VCC懸空，使得所述地管腳GND、電源管腳VCC及檢測(cè)電流/電壓輸入管腳CS的電位相同。具體地，所述第三開關(guān)單元30、第四開關(guān)單元40 可以分別為單刀單擲的繼電器Κ3、Κ4。所述地管腳GND通過繼電器Κ3與所述電源管腳VCC 連接，通過繼電器Κ3和Κ4與所述檢測(cè)電流/電壓輸入管腳CS連接且所述電源管腳VCC懸空。需要說明的是，圖3中，電源管腳VCC還通過電容Cl與地連接，主要用于濾除電源中的噪聲，因而并不影響電源管腳VCC的懸空狀態(tài)。通常情況下繼電器Κ3、Κ4處于開啟狀態(tài)，測(cè)試充電開關(guān)Μ2的過程中，閉合繼電器 Κ3、Κ4，由于繼電器Κ3、Κ4閉合且電源管腳VCC懸空，故地管腳GND、電源管腳VCC和檢測(cè)電流/電壓輸入管腳CS的電位被拉平，進(jìn)而使得Ves = 0。請(qǐng)參見圖1，由圖1可知充電開關(guān)Μ2的源極與所述電源負(fù)極/負(fù)載輸入管腳 BATT-連接，本實(shí)施例中為了能夠采用共地源測(cè)試裝置對(duì)所述充電開關(guān)Μ2的BVDSS或IDSS 進(jìn)行測(cè)試，故將所述電源負(fù)極/負(fù)載輸入管腳BATT-通過第二開關(guān)單元20與大地連接。具體地，所述第二開關(guān)單元20包括單刀單擲的繼電器K2_l和Κ2_2，所述電源負(fù)極/負(fù)載輸入管腳BATT-通過繼電器K2_l和Κ2_2分別與共地源測(cè)試裝置的地端GND_S和 GND_F連接。通常情況下，繼電器K2_l和Κ2_2處于開啟狀態(tài)，也即斷開所述電源負(fù)極/負(fù)載輸入管腳BATT-與地之間的連接，測(cè)試充電開關(guān)Μ2的過程中，閉合繼電器K2_l和Κ2_2 以使得電源負(fù)極/負(fù)載輸入管腳BATT-與地連接。此外，在測(cè)試過程中所述電源負(fù)極/負(fù)載輸入管腳BATT-還需通過電阻Rl (通常阻值為IK Ω )及雙刀雙擲的繼電器Κ5與檢測(cè)電流/電壓輸入管腳CS相連，且繼電器Κ5處于閉合狀態(tài)即使得電源負(fù)極/負(fù)載輸入管腳BATT-與檢測(cè)電流/電壓輸入管腳CS之間連通(可參見鋰電池保護(hù)芯片的數(shù)據(jù)手冊(cè))。本實(shí)施例中，通過將所述公共漏極管腳D12與第一共地源測(cè)試裝置101連接，即通過第一共地源測(cè)試裝置101向公共漏極管腳D12提供電流ID。所述第一共地源測(cè)試裝置101可以為多路電流電壓源，本實(shí)施例中為二路電壓電流源DVI (DVI，dual chunnel V/1 source)，實(shí)際測(cè)試過程中通過DVI的第一路通道DVIl向公共漏極管腳D12提供250 μ A的電流以測(cè)試充電開關(guān)Μ2的BVDSS。也即在實(shí)際測(cè)試過程中，將繼電器Kl_l和Kl_2的第一端和第二端相連，使得所述地管腳GND懸空，閉合繼電器K2_l、Κ2_2、Κ3、Κ4，通過第一共地源測(cè)試裝置DVIl提供 250 μ A的電流即可測(cè)試測(cè)試充電開關(guān)Μ2的BVDSS。需要說明的是，在其他實(shí)施例中，所述電源管腳VCC也可以與第二共地測(cè)試源裝置102連接(參見圖3所示的虛線部分)以向電源管腳VCC提供OV電壓。所述第二共地源測(cè)試裝置102可以為多路電壓電流源，如為八路電壓電流源0VI(0VI，Octad chunnel V/ I source)，實(shí)際測(cè)試過程中可以將電源管腳VCC和OVI的第零路通道OVIO連接，具體地，所述電源管腳VCC與第二共地源測(cè)試裝置OVI的0VI0_S連接，所述0VI0_S通過電阻R2和 OVI的0VI0_F連接。此處，在電源管腳VCC與0VI0_F之間串接電阻R2用于保護(hù)鋰電池保護(hù)芯片。因此，通過閉合繼電器K3、K4且通過第二共地源測(cè)試裝置102的0VI0_S和0VI0_ F向電源管腳VCC提供OV電壓，以使得地管腳GND、電源管腳VCC和檢測(cè)電流/電壓輸入管腳CS的電壓均為0V，進(jìn)而使得Ves = 0。同樣地，還可以結(jié)合圖3中所示的鋰電池保護(hù)芯片的測(cè)試電路圖和圖2中的芯片測(cè)試方法來測(cè)試充電開關(guān)M2的IDSS。即可以通過將繼電器Kl_l和Kl_2的第一端和第二端相連使得地管腳懸空，閉合繼電器K2_l、Κ2_2、Κ3、Κ4、將電源管腳VCC懸空，且通過第一共地源測(cè)試裝置DVIl與所述公共漏極管腳D12連接以提供16V的電壓來測(cè)試充電開關(guān)Μ2 的IDSS?；蛘撸部梢酝ㄟ^將繼電器Kl_l和Kl_2的第一端和第二端相連使得地管腳懸空， 閉合繼電器以_1、1(2_2、1(3、1(4，且通過第二共地源測(cè)試裝置OVI的0VI0_S、0VI_F給電源管腳VCC提供OV電壓，并通過第一共地源測(cè)試裝置DVIl與所述公共漏極管腳D12連接以提供16V的電壓來測(cè)試充電開關(guān)M2的IDSS。至此，通過圖3所示的鋰電池保護(hù)芯片的測(cè)試電路圖及圖2所示的芯片測(cè)試方法即可以對(duì)上述的充電開關(guān)M2的BVDSS和IDSS進(jìn)行測(cè)試，節(jié)約了測(cè)試成本，且上述測(cè)試電路簡(jiǎn)單，易于實(shí)現(xiàn)。請(qǐng)參見圖4，圖4為本實(shí)施例的鋰電池保護(hù)芯片的測(cè)試流程圖，以下結(jié)合圖3和圖 4對(duì)本實(shí)施例充電開關(guān)M2的BVDSS和IDSS的實(shí)際測(cè)試過程進(jìn)行簡(jiǎn)要說明。所述測(cè)試過程包括如下步驟Sll 將地管腳GND懸空，將地管腳GND與電源管腳VCC及檢測(cè)電流/電壓輸入管腳CS相連接，將電源負(fù)極/負(fù)載輸入管腳BATT-接地。具體地，先將繼電器Kl_l和Kl_2的第一端和第二端相連使得地管腳懸空，閉合繼電器Κ2_1、Κ2_2使得電源負(fù)極/負(fù)載輸入管腳BATT-接地，閉合繼電器Κ3和Κ4，使得地管腳GND、電源管腳VCC和檢測(cè)電流/電壓輸入管腳CS的電位相同進(jìn)而使得Ves = 0。S12 使得充電開關(guān)Μ2的Id為250 μ Α，測(cè)試充電開關(guān)Μ2的BVDSS。具體地，利用第一共地源測(cè)試裝置DVIl給公共漏極管腳D12灌250 μ A的電流以測(cè)試充電開關(guān)Μ2的BVDSS。S13 如果測(cè)試結(jié)果判斷為FAIL，停止測(cè)試。本實(shí)施例中，對(duì)于鋰電池保護(hù)芯片而言其充電開關(guān)M2的最小BVDSS為22. 2V，若經(jīng)過測(cè)試獲得的BVDSS小于22. 2V，則停止測(cè)試。S14 將第一共地源測(cè)試裝置DVIl復(fù)位至0V，預(yù)備切換量程。一般來講，將共地源測(cè)試裝置復(fù)位到OV時(shí)，其輸出的電流和電壓都為0V，但是由于上述測(cè)試過程中是通過第一共地源測(cè)試裝置的DVIl提供恒定的電流，故第一共地源測(cè)試裝置DVIl仍處于恒流測(cè)試模式，因此，應(yīng)對(duì)第一共地源測(cè)試裝置DVIl的量程進(jìn)行切換使其處于恒壓測(cè)試模式。S15 使得充電開關(guān)M2的Vds = 16V，測(cè)試充電開關(guān)M2的IDSS。具體地，利用第一共地源測(cè)試裝置DVIl給公共漏極管腳D12和充電開關(guān)M2的源極之間提供16V電壓以測(cè)試充電開關(guān)M2的IDSS。S16 如果測(cè)試結(jié)果判斷為FAIL，停止測(cè)試。
本實(shí)施例中，對(duì)于鋰電池保護(hù)芯片而言其充電開關(guān)M2的最大IDSS為0.9 μ A，若經(jīng)過測(cè)試獲得的IDSS大于0. 9 μ Α,則停止測(cè)試。S17 將第一共地源測(cè)試裝置DVIl復(fù)位至0V，預(yù)備切換量程。S18 將繼電器K1_1、K1_2的第一端和第三端相連使鋰電池保護(hù)芯片地管腳GND電位復(fù)位。需要說明的是，本發(fā)明提供的芯片測(cè)試方法不僅僅局限于上述的鋰電池保護(hù)芯片中充電開關(guān)Μ2的測(cè)試，對(duì)于與鋰電池保護(hù)芯片類似的其他的“二芯合一”的芯片的測(cè)試，均可以采用本發(fā)明的測(cè)試方法，且針對(duì)具體的芯片采用共地源測(cè)試裝置對(duì)與地管腳不相連的待測(cè)芯片的相關(guān)參數(shù)進(jìn)行測(cè)試時(shí)，應(yīng)根據(jù)被測(cè)參數(shù)來改變所述芯片的相應(yīng)管腳的電位。此外，本實(shí)施例中若需要對(duì)充放電控制芯片1及放電開關(guān)Ml進(jìn)行測(cè)試，則需要將繼電器Kll和Κ12的第一端和第三端相連，使得所述充放電控制芯片1及放電開關(guān)Ml與地相連，并且針對(duì)所要測(cè)試的參數(shù)改變鋰電池保護(hù)芯片各個(gè)管腳的電位，采用共地源測(cè)試裝置對(duì)相關(guān)參數(shù)進(jìn)行測(cè)試即可。實(shí)施例二為了對(duì)本發(fā)明的芯片測(cè)試方法有更深入的了解，本實(shí)施例以內(nèi)部集成了 2種不同功能的芯片單元LED DRIVER和可調(diào)穩(wěn)壓器的芯片為例對(duì)本發(fā)明實(shí)施方式的芯片測(cè)試方法進(jìn)行說明。請(qǐng)參見圖5，圖5是本實(shí)施例的“二芯合一”芯片的測(cè)試線路圖，所述芯片為DFNlO 封裝。其中，電源管腳VCC是LED DRIVER與可調(diào)穩(wěn)壓器的公共電源腳；地管腳GND是LED DRIVER的地腳；管腳Dl、D2、D3及ISET是LED DRIVER的功能管腳；管腳ENABLE用于同時(shí)控制LED DRIVER與可調(diào)穩(wěn)壓器的工作；管腳VOUT與ADJ是可調(diào)穩(wěn)壓器的功能腳。通常為了精確測(cè)試可調(diào)穩(wěn)壓器的管腳ADJ對(duì)零電位的電流IADJ，會(huì)在電源管腳VCC與管腳VOUT之間跨接一個(gè)浮地源測(cè)試裝置，即圖5中虛線所示的浮地源測(cè)試裝置 DVI 1_H與DVI 1_L，通過所述浮地源測(cè)試裝置DVI 1_H與DVI 1_L來設(shè)定浮地抽取電流；然后將地管腳GND通過繼電器Kl與大地連接；用共地源測(cè)試裝置DVI的DVIO給電源管腳VCC 置一個(gè)共地電源電壓，并確保鉗位電流不能太大(太大會(huì)影響IADJ的量值)，用共地源測(cè)試裝置DVI的DVI5(圖中虛線所示)提供給管腳ENABLE —個(gè)與電源管腳VCC同樣大的共地電源電壓，使得可調(diào)穩(wěn)壓器工作；最后用共地源測(cè)試裝置DVI的DVI2提供給管腳ADJ OV 的共地電源電壓以測(cè)試IADJ。然而，采用浮地源測(cè)試裝置對(duì)芯片的相關(guān)參數(shù)進(jìn)行測(cè)試成本較高，且由上述可知， ATE中的測(cè)試源大部分為共地源測(cè)試裝置，此時(shí)可以采用本發(fā)明實(shí)施方式的芯片測(cè)試方法對(duì)IADJ進(jìn)行測(cè)試。本實(shí)施例中第一芯片單元為LEDDRIVER，其與地管腳GND連接，第二芯片單元為可調(diào)穩(wěn)壓器，其不與地管腳連接。首先使地管腳GND懸空，使得LED DRIVER停止工作，以減小LEDDRIVER對(duì)可調(diào)穩(wěn)壓器的影響。然后，再采用共地源測(cè)試裝置對(duì)可調(diào)穩(wěn)壓器的IADJ進(jìn)行相應(yīng)的測(cè)試。本實(shí)施例中，將電源管腳VCC與管腳ENABLE通過繼電器K2連接(此時(shí)不再需要共地源測(cè)試裝置DVI5 給管腳ENABLE提供共地源電壓)，使這兩個(gè)管腳的電位被拉平，利用共地源測(cè)試裝置DVI的 DVIO給電源管腳VCC提供一個(gè)共地電源電壓，以使得可調(diào)穩(wěn)壓器工作，由于地管腳GND懸空，也避免了共地抽取大電流時(shí)電流從地管腳GND旁路，然后在管腳VOUT端用共地源測(cè)試裝置DVI的DVIl設(shè)置共地抽取電流；最后用共地源測(cè)試裝置DVI的DVI2給管腳ADJ提供一個(gè)OV的共地電源電壓以測(cè)試其管腳ADJ的電流IADJ。至此，通過上述的先將地管腳GND懸空，然后再根據(jù)可調(diào)穩(wěn)壓器的待測(cè)參數(shù)來改變所述芯片相應(yīng)管腳的電位即可以采用共地源測(cè)試裝置來對(duì)可調(diào)穩(wěn)壓器的參數(shù)進(jìn)行測(cè)試。綜上所述，本實(shí)施例提供的芯片測(cè)試方法，通過將芯片的地管腳懸空使得第一芯片單元停止工作，在很大程度上降低了第一芯片單元對(duì)第二芯片單元的影響，僅通過改變芯片相應(yīng)管腳的電位，采用共地源測(cè)試裝置對(duì)第二芯片單元進(jìn)行測(cè)試，方法簡(jiǎn)單，容易實(shí)現(xiàn)。而且采用共地源測(cè)試裝置對(duì)第二芯片單元進(jìn)行測(cè)試，無需對(duì)現(xiàn)有的ATE增加新的測(cè)試源裝置，降低了芯片測(cè)試的成本。本實(shí)施例提供的鋰電池保護(hù)芯片的測(cè)試電路可以先通過第一開關(guān)單元將鋰電池保護(hù)芯片的地管腳與大地?cái)嚅_連接以使共地的充放電控制芯片及放電開關(guān)停止工作，由此減小了在對(duì)浮地的充電開關(guān)測(cè)試時(shí)充放電控制芯片及放電開關(guān)對(duì)充電開關(guān)的影響，可以通過使鋰電池保護(hù)芯片的電源管腳懸空或置零，以及通過采用第一共地源測(cè)試裝置向鋰電池保護(hù)芯片的公共漏極管腳提供電流或電壓來實(shí)現(xiàn)對(duì)充電開關(guān)的參數(shù)測(cè)試，減小了測(cè)試成本，且測(cè)試電路簡(jiǎn)單易于實(shí)現(xiàn)。本發(fā)明雖然已以較佳實(shí)施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案做出可能的變動(dòng)和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。
權(quán)利要求
1.一種芯片測(cè)試方法，所述芯片管腳包括地管腳，所述芯片包括第一芯片單元和第二芯片單元，所述第一芯片單元與所述地管腳連接，所述第二芯片單元不與所述地管腳連接， 其特征在于，所述芯片測(cè)試方法包括如下步驟先使所述地管腳懸空；再采用共地源測(cè)試裝置對(duì)所述第二芯片單元進(jìn)行測(cè)試。
2.如權(quán)利要求1所述的芯片測(cè)試方法，其特征在于，所述采用共地源測(cè)試裝置對(duì)所述第二芯片單元進(jìn)行測(cè)試包括根據(jù)所述第二芯片單元的待測(cè)參數(shù)來設(shè)置相應(yīng)的芯片管腳的電位。
3.如權(quán)利要求1所述的芯片測(cè)試方法，其特征在于，所述芯片為鋰電池保護(hù)芯片，所述芯片管腳還包括電源管腳、檢測(cè)電流/電壓輸入管腳、公共漏極管腳和電源負(fù)極/負(fù)載輸入管腳，所述第一芯片單元包括充放電控制芯片，所述第二芯片單元包括MOS管，其中，所述充放電控制芯片與所述電源管腳、地管腳、檢測(cè)電流/電壓輸入管腳相連，所述充放電控制芯片包括充電開關(guān)控制端；所述MOS管的柵極與所述充放電控制芯片的充電開關(guān)控制端連接，漏極與公共漏極管腳連接，源極與電源負(fù)極/負(fù)載輸入管腳連接。
4.如權(quán)利要求3所述的芯片測(cè)試方法，其特征在于，采用共地源測(cè)試裝置對(duì)所述MOS管進(jìn)行測(cè)試包括采用共地源測(cè)試裝置測(cè)試所述MOS管的源漏極擊穿電壓或漏極飽和電流。
5.如權(quán)利要求4所述的芯片測(cè)試方法，其特征在于，所述采用共地源測(cè)試裝置測(cè)試所述MOS管的源漏極擊穿電壓包括將所述鋰電池保護(hù)芯片的電源管腳、檢測(cè)電流/電壓輸入管腳及地管腳相連并將所述電源管腳懸空或置零，將電源負(fù)極/負(fù)載輸入管腳接地，通過共地源測(cè)試裝置向公共漏極管腳提供電流以測(cè)試所述MOS管的源漏極擊穿電壓。
6.如權(quán)利要求4所述的芯片測(cè)試方法，其特征在于，所述采用共地源測(cè)試裝置測(cè)試所述MOS管的漏極飽和電流包括將所述鋰電池保護(hù)芯片的電源管腳、檢測(cè)電流/電壓輸入管腳及地管腳相連并將所述電源管腳懸空或置零，將電源負(fù)極/負(fù)載輸入管腳接地，通過共地源測(cè)試裝置向公共漏極管腳提供電壓以測(cè)試所述MOS管的漏極飽和電流。
7.—種鋰電池保護(hù)芯片的測(cè)試電路，所述鋰電池保護(hù)芯片的管腳包括電源管腳、地管腳、檢測(cè)電流/電壓輸入管腳、電源負(fù)極/負(fù)載輸入管腳、公共漏極管腳，其特征在于，所述測(cè)試電路包括第一開關(guān)單元、第二開關(guān)單元、第三開關(guān)單元、第四開關(guān)單元、第一共地源測(cè)試裝置，其中，所述地管腳通過第一開關(guān)單元與大地連接，通過第三開關(guān)單元與所述電源管腳連接， 以及通過第三開關(guān)單元、第四開關(guān)單元與所述檢測(cè)電流/電壓輸入管腳連接；所述電源管腳懸空；所述電源負(fù)極/負(fù)載輸入管腳通過第二開關(guān)單元與大地連接；所述公共漏極管腳與第一共地源測(cè)試裝置連接。
8.如權(quán)利要求7所述的鋰電池保護(hù)芯片的測(cè)試電路，其特征在于，所述第一共地源測(cè)試裝置適于向公共漏極管腳提供電流或電壓。
9.一種鋰電池保護(hù)芯片的測(cè)試電路，所述鋰電池保護(hù)芯片的管腳包括電源管腳、地管腳、檢測(cè)電流/電壓輸入管腳、電源負(fù)極/負(fù)載輸入管腳、公共漏極管腳，其特征在于，所述測(cè)試電路包括第一開關(guān)單元、第二開關(guān)單元、第三開關(guān)單元、第四開關(guān)單元、第一共地源測(cè)試裝置和第二共地源測(cè)試裝置，其中，所述地管腳通過第一開關(guān)單元與大地連接，通過第三開關(guān)單元與所述電源管腳連接， 以及通過第三開關(guān)單元、第四開關(guān)單元與所述檢測(cè)電流/電壓輸入管腳連接；所述電源管腳與所述第二共地源測(cè)試裝置連接，所述第二共地源測(cè)試裝置適于向所述電源管腳提供OV電壓；所述電源負(fù)極/負(fù)載輸入管腳通過第二開關(guān)單元與大地連接； 所述公共漏極管腳與第一共地源測(cè)試裝置連接。
10.如權(quán)利要求9所述的鋰電池保護(hù)芯片的測(cè)試電路，其特征在于，所述第一共地源測(cè)試裝置適于向公共漏極管腳提供電流或電壓。
全文摘要
一種芯片測(cè)試方法及鋰電池保護(hù)芯片的測(cè)試電路，所述芯片具有地管腳，所述芯片包括第一芯片單元和第二芯片單元，所述第一芯片單元與所述地管腳連接，所述第二芯片單元不與所述地管腳連接，所述芯片測(cè)試方法包括如下步驟先使所述地管腳懸空；再采用共地源測(cè)試裝置對(duì)所述第二芯片單元進(jìn)行測(cè)試。所述芯片測(cè)試方法可以采用共地源測(cè)試裝置對(duì)第二芯片單元進(jìn)行測(cè)試，降低了芯片測(cè)試的成本且簡(jiǎn)單易于實(shí)現(xiàn)。所述鋰電池保護(hù)芯片的測(cè)試電路簡(jiǎn)單且易于實(shí)現(xiàn)，減小了測(cè)試成本。
文檔編號(hào)G01R31/28GK102226831SQ20111007358
公開日2011年10月26日 申請(qǐng)日期2011年3月25日 優(yōu)先權(quán)日2011年3月25日
發(fā)明者王洋 申請(qǐng)人:南通富士通微電子股份有限公司