專利名稱：電子熔絲狀態(tài)讀取裝置的制作方法
技術領域：
本發(fā)明涉及Efuse(電子熔絲)技術領域，特別涉及一種電子熔絲狀態(tài)讀取裝置。
背景技術：
Efuse技術作為集成電路中最重要的電路修正或者調(diào)節(jié)手段，有著廣泛的應用價值。常見的Efuse狀態(tài)讀取電路如圖I所示，其中，Efuse讀取電流控制模塊101提供電流，通過電流鏡102鏡像到Efuse支路。電流鏡結構能夠實現(xiàn)電流的精確復制，如圖I所示，當NMOS管MO導通電流為IO時，則NMOS管Ml的導通電流Il由以下公式?jīng)Q定I1 = I0*(ffl/Ll)/(WO/LO)(I)其中，(W1/L1)/(W0/L0)為電流鏡102的鏡像比率，Wl和LI分別是NMOS管Ml的溝道寬度和長度，WO和LO分別是NMOS管MO的溝道寬度和長度。 在Efuse熔絲103沒有熔斷時，由于其本身的電阻很小，可認為短路，Efuse支路的Efuse狀態(tài)為高電平；而一旦熔絲103熔斷后，其電阻非常大，可認為開路，Efuse支路的Efuse狀態(tài)為低電平。在圖I中，通過狀態(tài)鎖存處理模塊104即可獲取Efuse狀態(tài)。然而，實際的熔絲熔斷技術取決于電遷移過程和工藝參數(shù)，很難做到理想，即熔斷后其電阻雖然增大較多，但很難被視為開路。所述電遷移過程是指在半導體工藝中，金屬或金屬化的導體，在電應力和熱作用下，其原子發(fā)生遷移，導致一些地方導通電阻變大甚至完全開路的物理現(xiàn)象。為此，在現(xiàn)有技術中提供了另一種Efuse狀態(tài)讀取電路，以保證讀取的Efuse狀態(tài)的準確性，這種Efuse狀態(tài)讀取電路如圖2所示。與圖I所示電路相比，圖2所示Efuse狀態(tài)讀取電路中增加了參考單元201和比較器202。其中，參考單元201由串聯(lián)的電阻R和NMOS管M2組成，電阻R的阻值大于熔絲103本身的電阻并且小于熔絲103熔斷后的電阻。這樣通過該比較器202就能保證獲取的Efuse狀態(tài)始終正確，不受熔絲熔斷技術本身干擾。由圖2可以看出，這種Efuse狀態(tài)讀取電路不僅實現(xiàn)復雜，而且會增加電路面積，集成度受到一定限制。

發(fā)明內(nèi)容
本發(fā)明實施例提供一種電子熔絲狀態(tài)讀取裝置，以解決現(xiàn)有技術中Efuse狀態(tài)讀取電路實現(xiàn)復雜、集成度低的問題。為此，本發(fā)明實施例提供如下技術方案一種電子熔絲狀態(tài)讀取裝置，包括電子熔絲讀取電流控制模塊，用于提供電流；電流鏡，用于將所述電子熔絲讀取電流控制模塊提供的電流鏡像到所述電子熔絲所在支路；邏輯判斷模塊，用于將所述電子熔絲在熔斷前后電阻的變化轉化為數(shù)字邏輯電平；
狀態(tài)鎖存處理模塊，用于緩存所述邏輯判斷模塊輸出的數(shù)字邏輯電平，以使用戶根據(jù)所述數(shù)字邏輯電平確定所述電子熔絲的狀態(tài)。優(yōu)選地，所述邏輯判斷模塊包括串聯(lián)連接的第一非門和第二非門?？蛇x地，所述電流鏡為由兩個NMOS管組成的電流鏡，所述電子熔絲一端連接供電電源，另一端分別與所述電流鏡的輸出以及所述邏輯判斷模塊的輸入相連；所述第一非門在所述邏輯判斷模塊的輸入電平下降到大于OV的第一預設值后，輸出高電平。優(yōu)選地，所述第一預設值為第一非門的閾值電壓。 優(yōu)選地，所述第一非門為高閾值非門，其閾值電壓大于0. 5*VCC，并且小于VCC，其中，所述VCC為所述高閾值非門的電源電壓?？蛇x地，所述電流鏡為由兩個PMOS管組成的電流鏡，所述電子熔絲一端接地，另一端分別與所述電流鏡的輸出以及所述邏輯判斷模塊的輸入相連；所述第一非門在所述邏輯判斷模塊的輸入電平上升到小于供電電源電壓的第二預設值后，輸出低電平。優(yōu)選地，所述第二預設值為第一非門的閾值電壓。優(yōu)選地，所述第一非門為低閾值非門，其閾值電壓大于0，并且小于0.5*VCC，其中，所述VCC為所述高閾值非門的電源電壓。本發(fā)明實施例提供的電子熔絲狀態(tài)讀取裝置，通過對電子熔絲所在支路輸出的電平在該電子熔絲熔斷后的電平范圍進行擴展，保證了熔絲熔斷后的狀態(tài)在較大范圍內(nèi)能被正確地以邏輯電平讀出。而且該裝置實現(xiàn)簡單、集成度高。


為了更清楚地說明本發(fā)明實施的技術方案，下面將對實施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖I是現(xiàn)有技術中的一種Efuse狀態(tài)讀取電路示意圖；圖2是現(xiàn)有技術中的另一種Efuse狀態(tài)讀取電路不意圖；圖3是本發(fā)明實施例電子熔絲狀態(tài)讀取裝置的結構示意圖；圖4是本發(fā)明實施例電子熔絲狀態(tài)讀取裝置的一種具體應用結構示意圖；圖5是本發(fā)明實施例電子熔絲狀態(tài)讀取裝置的另一種具體應用結構示意圖。
具體實施例方式下面將結合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領域普通技術人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。如圖3所示，是本發(fā)明實施例電子熔絲狀態(tài)讀取裝置的結構示意圖。在該實施例中，所述電子熔絲狀態(tài)讀取裝置包括電子熔絲讀取電流控制模塊301，用于提供電流；
電流鏡302，用于將所述電子熔絲讀取電流控制模塊301提供的電流鏡像到電子熔絲300所在支路；邏輯判斷模塊303，用于將所述電子熔絲在熔斷前后電阻的變化轉化為數(shù)字邏輯電平；狀態(tài)鎖存處理模塊304，用于緩存所述邏輯判斷模塊303輸出的數(shù)字邏輯電平，以使用戶根據(jù)所述數(shù)字邏輯電平確定所述電子熔絲的狀態(tài)。需要說明的是，在實際應用中，所述電子熔絲300的一端分別與電流鏡302的輸出及邏輯判斷模塊303的輸入相連，另一端可以接地或接供電電源。下面以所述電子熔絲300的另一端接供電電源為例進行說明。假設電子熔絲300的電源電壓為VCC，電流鏡302的鏡像比率為1，則邏輯判斷模 塊303的輸入電壓為VCC-I*R。其中，R為電子熔絲300的電阻阻值，I為電子熔絲讀取電流控制模塊301提供的電流，該電流可以根據(jù)應用需要來設定。由于實際的電子熔絲熔斷技術取決于電遷移過程和工藝參數(shù)，很難做到理想，SP熔斷后其電阻雖然增大較多，但很難被視為開路。因此，在本發(fā)明實施例中，考慮到電子熔絲300熔斷后其電阻難以做到開路的情況，由邏輯判斷模塊303擴展電子熔絲300所在支路輸出電壓的范圍，也就是說，電子熔絲300所在支路輸出的電壓低到一定值后，邏輯判斷模塊303輸出低電平，從而保證電子熔絲300熔斷后的狀態(tài)在較大范圍內(nèi)能被正確地以邏輯電平讀出，實現(xiàn)在電子熔絲300熔斷電阻不夠高(未完全斷開)的情況下電子熔絲300狀態(tài)的正確讀出。本發(fā)明實施例電子熔絲狀態(tài)讀取裝置，不僅可以保證在熔絲熔斷電阻不夠高的情況下，熔絲狀態(tài)的正確讀出，而且實現(xiàn)電路簡單，尤其適用于集成度要求較高的環(huán)境下的應用。在具體應用中，所述電流鏡可以有多種實現(xiàn)方式，比如，可以采用由兩個NMOS管組成的電流鏡，或者采用由兩個PMOS管組成的電流鏡，下面對此分別進行詳細說明。如圖4所示，是本發(fā)明實施例電子熔絲狀態(tài)讀取裝置的一種具體應用結構示意圖。在該實施例中，電流鏡402為由兩個NMOS管組成的電流鏡，如圖所示，分別為NMOS管M41和NMOS管M42。相應地，電子熔絲300 —端接電源，另一端接電流鏡402的輸出。邏輯判斷模塊403由兩個非門即第一非門41和第二非門42組成，其中，第一非門41在邏輯判斷模塊403的輸入電壓下降到大于OV的第一預設值后，輸出高電平，所述第一預設值為第一非門的閾值電壓(也稱開啟電壓)。第一非門41可以采用高閾值非門，比如，閾值電壓大于0. 5*VCC，并且小于VCC的非門，其中，所述VCC為所述高閾值非門的電源電壓。當然，本發(fā)明實施例對第一非門41的閾值電壓的具體值并不做要求，只要其閾值電壓高于普通非門的閾值電壓，即可達到提高熔絲熔斷后的狀態(tài)在較大范圍內(nèi)能被正確檢出的目的。下面通過對不同閾值非門的比較，進一步說明本發(fā)明實施例。對于普通的非門，其輸入閾值電壓在0. 5*VCC處，當輸入電壓在該電壓處由高到低變化或者由低到高變化時，其輸出發(fā)生跳變，由低電平變?yōu)楦唠娖交蛘哂筛唠娖阶優(yōu)榈碗娖?。也就是說，如果第一非門41采用普通的非門，在(VCC-I*R) >0. 5*VCC時，狀態(tài)鎖存處理模塊304緩存的電平狀態(tài)為高電平，即邏輯I ;若(VCC-I*R) < 0. 5*VCC，狀態(tài)鎖存處理模塊304緩存的電平狀態(tài)則為低電平，即邏輯O。相對于普通的非門，所述高閾值非門閾值電壓可以提高到0. 8*VCC或者更高。如,對于CMOS非門，由兩個互補的MOS管組成，其中一個為N溝道結構，即NMOS管，另一個為P溝道結構，即PMOS管。非門的閾值電壓由其PMOS和NMOS的寬長比決定，由于電子遷移率是空穴遷移率的兩倍，當PMOS的W/L大于NMOS的2*W/L時，非門的閾值電壓偏高，大于0. 5*VCC ;當PMOS的W/L小于NMOS的2*W/L時，非門的閾值電壓偏低，小于0.5*VCC。因此，在應用中，可以根據(jù)電源電壓VCC的大小和PMOS管的閾值電壓來確定上述
第一預設值。如圖4所示，電子熔絲300沒有熔斷時，其阻值R很小，可以忽略，無論上述第一非 門41是采用普通非門還是高閾值非門，狀態(tài)鎖存處理模塊304緩存的電平狀態(tài)肯定為高電平；但電子熔絲300熔斷后，需要其電阻值足夠高，狀態(tài)鎖存處理模塊304緩存的電平狀態(tài)才能變?yōu)榈碗娖?。假設上述第一非門41采用普通非門，則要求1 > 0. 5*VCC/I時，狀態(tài)鎖存處理模塊304緩存的電平狀態(tài)才能變?yōu)榈碗娖?；但第一非門41采用閾值為0. 8*VCC的高閾值非門時，在Rtl > 0. 2*VCC/I即可使狀態(tài)鎖存處理模塊304緩存的電平狀態(tài)變?yōu)榈碗娖?。假設VCC = 5V，I = 20uA時，上述第一非門41采用普通非門，則電子熔絲300熔斷后的電阻大于125Kohm時，才能通過狀態(tài)鎖存處理模塊304正確讀出熔絲狀態(tài)；而上述第一非門41采用高閾值非門，在電子熔絲300熔斷后電阻大于50Kohm時，即可通過狀態(tài)鎖存處理模塊304正確讀出熔絲狀態(tài)，從而有效地提高了熔絲狀態(tài)的正確讀出的可靠性。如圖4示，假設電子熔絲讀取電流控制模塊301提供的電流為I，通過電流鏡402鏡像，使通過電子熔絲300上的電流也為I，則邏輯判斷模塊403的輸入電壓為V =Vcc-I*R，其中，R為電子熔絲300的阻值。電子熔絲300未熔斷時，其電阻很小，邏輯判斷模塊403的輸入電壓V接近Vcc，則邏輯判斷模塊403中第一非門41輸出為低電平，即邏輯0，第二非門42輸出為高電平，即邏輯1，則通過狀態(tài)鎖存處理模塊305讀取到的狀態(tài)為邏輯1，表明電子熔絲300處于正常狀態(tài)。當電子熔絲300熔斷后，其電阻變大，邏輯判斷模塊403的輸入電壓V變小，由于第一非門41為高閾值非門，因此，即使電子熔絲300不是完全熔斷，也就是說，其阻值變化幅度較小時，只要邏輯判斷模塊403的輸入電壓V下降到小于第一非門41的閾值電壓，第一非門41即可輸出高電平，即邏輯1，第二非門42輸出為低電平，即邏輯0，則通過狀態(tài)鎖存處理模塊305讀取到的狀態(tài)為邏輯0，表明電子熔絲300處于熔斷狀態(tài)?；谏鲜鲈砑肮ぷ鬟^程的描述可知，本發(fā)明實施例提供的電子熔絲狀態(tài)讀取裝置，通過對電子熔絲所在支路輸出的電平在該電子熔絲熔斷后的電平范圍進行擴展，保證了熔絲熔斷后的狀態(tài)在較大范圍內(nèi)能被正確地以邏輯電平讀出。而且該裝置實現(xiàn)簡單、集成度高。如圖5所示，是本發(fā)明實施例電子熔絲狀態(tài)讀取裝置的另一種具體應用結構示意圖。在該實施例中，電流鏡502為由兩個PMOS管組成的電流鏡，如圖5所示，分別為PMOS管M51和PMOS管M52。相應地，電子熔絲300 —端接地，另一端接電流鏡502的輸出。邏輯判斷模塊503由兩個非門即第一非門51和第二非門52組成，其中，第一非門51為低閾值非門，而第二非門52為普通閾值非門。 圖5所示電子熔絲狀態(tài)讀取裝置的工作原理與圖4所示電子熔絲狀態(tài)讀取裝置的工作原理類似，在此不再進行詳細描述，下面僅對其工作過程作說明。如圖5示，假設電子熔絲讀取電流控制模塊301提供的電流為I，通過電流鏡502鏡像，使通過電子熔絲300上的電流也為I，則邏輯判斷模塊503的輸入電壓V = I*R，其中，R為電子熔絲300的阻值。電子熔絲300未熔斷時，其阻值R很小，邏輯判斷模塊503的輸入電壓V為0，則邏輯判斷模塊503中第一非門51輸出為高電平，即邏輯1，第二非門52輸出為低電平，即邏輯0，則通過狀態(tài)鎖存處理模塊305讀取到的狀態(tài)為邏輯0，表明電子熔絲300處于正常狀態(tài)。當電子熔絲300熔斷后，其電阻變大，邏輯判斷模塊503的輸入電壓V變大，由于 第一非門51為低閾值非門，因此，即使電子熔絲300不是完全熔斷，也就是說，其阻值變化幅度較小時，只要邏輯判斷模塊503的輸入電壓V上長升到大于第一非門51的閾值電壓，第一非門51即可輸出低電平，即邏輯0，第二非門52輸出為高電平，即邏輯1，則通過狀態(tài)鎖存處理模塊305讀取到的狀態(tài)為邏輯1，表明電子熔絲300處于熔斷狀態(tài)。由上述描述可知，本發(fā)明實施例提供的電子熔絲狀態(tài)讀取裝置，通過對電子熔絲所在支路輸出的電平在該電子熔絲熔斷后的電平范圍進行擴展，保證了熔絲熔斷后的狀態(tài)在較大范圍內(nèi)能被正確地以邏輯電平讀出。而且該裝置實現(xiàn)簡單、集成度高。需要說明的是，本發(fā)明實施例中所述邏輯判斷模塊并不僅限于上述這兩種實現(xiàn)方式，在具體應用中，還可以通過其他方式來實現(xiàn)，比如，采用一個ADC(Analog-to_DigitalConverter,模/數(shù)轉換器)，將熔絲輸出電壓由ADC轉換成數(shù)字信號，狀態(tài)鎖存處理模塊接收到ADC轉換的數(shù)字信號，并對其大小做出評判，從而確定熔絲電阻的變化。如采用一 SbitADC,參考電壓取電源電壓，電子熔絲一端接電源，另一端接ADC。當電子熔絲沒有熔斷前，電子熔絲輸出電壓接近于電源電壓，此時ADC轉換的數(shù)字信號近似于11111111 ;當熔絲完全熔斷后，ADC輸入電壓為0，ADC轉換的數(shù)字信號為00000000。對熔絲電阻變化檢測的精度取決于ADC的精度。以上公開的僅為本發(fā)明的優(yōu)選實施方式，但本發(fā)明并非局限于此，任何本領域的技術人員能思之的沒有創(chuàng)造性的變化，以及在不脫離本發(fā)明原理前提下所作的若干改進和潤飾，都應落在本發(fā)明的保護范圍內(nèi)。
權利要求
1.一種電子熔絲狀態(tài)讀取裝置，其特征在于，包括 電子熔絲讀取電流控制模塊，用于提供電流； 電流鏡，用于將所述電子熔絲讀取電流控制模塊提供的電流鏡像到所述電子熔絲所在支路； 邏輯判斷模塊，用于將所述電子熔絲在熔斷前后電阻的變化轉化為數(shù)字邏輯電平；狀態(tài)鎖存處理模塊，用于緩存所述邏輯判斷模塊輸出的數(shù)字邏輯電平，以使用戶根據(jù)所述數(shù)字邏輯電平確定所述電子熔絲的狀態(tài)。
2.如權利要求I所述的裝置，其特征在于，所述邏輯判斷模塊包括串聯(lián)連接的第一非門和第二非門。
3.如權利要求2所述的裝置，其特征在于，所述電流鏡為由兩個NMOS管組成的電流鏡，所述電子熔絲一端連接供電電源，另一端分別與所述電流鏡的輸出以及所述邏輯判斷模塊的輸入相連； 所述第一非門在所述邏輯判斷模塊的輸入電平下降到大于OV的第一預設值后，輸出高電平。
4.如權利要求3所述的裝置，其特征在于，所述第一預設值為第一非門的閾值電壓。
5.如權利要求4所述的裝置，其特征在于，所述第一非門為高閾值非門，其閾值電壓大于0. 5*VCC，并且小于VCC，其中，所述VCC為所述高閾值非門的電源電壓。
6.如權利要求2所述的裝置，其特征在于，所述電流鏡為由兩個PMOS管組成的電流鏡，所述電子熔絲一端接地，另一端分別與所述電流鏡的輸出以及所述邏輯判斷模塊的輸入相連； 所述第一非門在所述邏輯判斷模塊的輸入電平上升到小于供電電源電壓的第二預設值后，輸出低電平。
7.如權利要求6所述的裝置，其特征在于，所述第二預設值為第一非門的閾值電壓。
8.如權利要求6所述的裝置，其特征在于，所述第一非門為低閾值非門，其閾值電壓大于0，并且小于0. 5*VCC，其中，所述VCC為所述高閾值非門的電源電壓。
全文摘要
本發(fā)明公開了一種電子熔絲狀態(tài)讀取裝置，該裝置包括電子熔絲讀取電流控制模塊，用于提供電流；電流鏡，用于將所述電子熔絲讀取電流控制模塊提供的電流鏡像到所述電子熔絲所在支路；邏輯判斷模塊，用于將所述電子熔絲在熔斷前后電阻的變化轉化為數(shù)字邏輯電平；狀態(tài)鎖存處理模塊，用于緩存所述邏輯判斷模塊輸出的數(shù)字邏輯電平，以使用戶根據(jù)所述數(shù)字邏輯電平確定所述電子熔絲的狀態(tài)。利用本發(fā)明，可以保證熔絲熔斷后的狀態(tài)在較大范圍內(nèi)能被正確地以邏輯電平讀出，而且該裝置實現(xiàn)簡單、集成度高。
文檔編號G01R31/327GK102749575SQ201110096908
公開日2012年10月24日 申請日期2011年4月18日 優(yōu)先權日2011年4月18日
發(fā)明者潘少輝, 胡勝發(fā) 申請人:安凱(廣州)微電子技術有限公司