專利名稱：高速通信總線芯片端口特性測(cè)試方法
技術(shù)領(lǐng)域：
本發(fā)明涉及芯片測(cè)試領(lǐng)域，尤其涉及一種高速通信總線芯片端口特性測(cè)試方法。
背景技術(shù)：
測(cè)試總線芯片性能是否符合設(shè)計(jì)要求時(shí)，對(duì)總線芯片的每個(gè)通道都要進(jìn)行測(cè)試。 對(duì)高速通信總線芯片而言，每個(gè)通道傳輸?shù)亩际遣罘中盘?hào)，即高速通信總線芯片的每個(gè)通道都包含兩個(gè)通道端口。對(duì)于同時(shí)具有接收和發(fā)射功能的高速通信總線芯片，每個(gè)通道的每個(gè)通道端口既可接收外部傳輸來(lái)的信號(hào)，又可向外部發(fā)射信號(hào)，測(cè)試具有接收和發(fā)射功能的高速通信總線芯片的性能，需要分別測(cè)試接收信號(hào)的性能和發(fā)射信號(hào)的性能。測(cè)試具有接收和發(fā)射功能的高速通信總線芯片的性能時(shí)，每個(gè)通道的每個(gè)通道端口均引出一根源線和一根捕獲線與測(cè)試機(jī)連接，所述源線用于接收外部傳輸來(lái)的信號(hào)，所述捕獲線用于向外部發(fā)射信號(hào)。圖1所示為現(xiàn)有技術(shù)中測(cè)試高速通信總線芯片性能的示意圖，圖1中只顯示出待測(cè)高速通信總線芯片100的一個(gè)通道，該通道的兩個(gè)通道端口分別為第一通道端口 A+和第二通道端口 A-，從所述第一通道端口 A+引出第一源線110和第一捕獲線120，從所述第二通道端口 A-引出第二源線130和第二捕獲線140，所述第一源線110、 第一捕獲線120、第二源線130和第二捕獲線140分別與測(cè)試機(jī)200連接。測(cè)試所述待測(cè)高速通信總線芯片100接收信號(hào)的性能時(shí)，所述測(cè)試機(jī)200通過(guò)所述第一源線110和第二源線130向所述待測(cè)高速通信總線芯片100傳輸差分信號(hào)，啟動(dòng)所述待測(cè)高速通信總線芯片 100內(nèi)部的邏輯功能，所述測(cè)試機(jī)200通過(guò)檢測(cè)邏輯功能運(yùn)行參數(shù)來(lái)判斷所述待測(cè)高速通信總線芯片100的性能是否符合設(shè)計(jì)要求；測(cè)試所述待測(cè)高速通信總線芯片100發(fā)射信號(hào)的性能時(shí)，所述待測(cè)高速通信總線芯片100通過(guò)所述第一捕獲線120和第二捕獲線140向所述測(cè)試機(jī)200發(fā)射差分信號(hào)，所述測(cè)試機(jī)200通過(guò)檢測(cè)所述待測(cè)高速通信總線芯片100 發(fā)射的差分信號(hào)來(lái)判斷所述待測(cè)高速通信總線芯片100的性能是否符合設(shè)計(jì)要求。無(wú)論是所述測(cè)試機(jī)200向所述待測(cè)高速通信總線芯片100傳輸差分信號(hào)，還是所述待測(cè)高速通信總線芯片100向所述測(cè)試機(jī)200發(fā)射差分信號(hào)，所述待測(cè)高速通信總線芯片100都會(huì)產(chǎn)生反饋信號(hào)，該反饋信號(hào)傳輸至所述測(cè)試機(jī)200，對(duì)測(cè)試產(chǎn)生干擾，導(dǎo)致所述測(cè)試機(jī)200無(wú)法測(cè)試，甚至損壞所述測(cè)試機(jī)200。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種高速通信總線芯片端口特性測(cè)試方法，可避免反饋信號(hào)對(duì)測(cè)試的干擾，準(zhǔn)確對(duì)高速通信總線芯片進(jìn)行測(cè)試。為了達(dá)到上述的目的，本發(fā)明提供一種高速通信總線芯片端口特性測(cè)試方法，高速通信總線芯片每個(gè)通道端口引出的源線和捕獲線均通過(guò)高速開(kāi)關(guān)與測(cè)試機(jī)連接，該方法包括以下步驟控制與所述源線連接的高速開(kāi)關(guān)導(dǎo)通，使所述源線與所述測(cè)試機(jī)連接；所述測(cè)試機(jī)通過(guò)所述源線向所述高速通信總線芯片傳輸差分信號(hào)，啟動(dòng)所述高速通信總線芯片運(yùn)行；在所述高速通信總線芯片產(chǎn)生的反饋信號(hào)沿所述源線傳輸至所述測(cè)試機(jī)之前，控制與所述源線連接的高速開(kāi)關(guān)斷開(kāi)，使所述源線與所述測(cè)試機(jī)斷開(kāi)連接；控制與所述捕獲線連接的高速開(kāi)關(guān)導(dǎo)通，使所述捕獲線與所述測(cè)試機(jī)連接；所述高速通信總線芯片通過(guò)所述捕獲線向所述測(cè)試機(jī)發(fā)射差分信號(hào)；在所述高速通信總線芯片產(chǎn)生的反饋信號(hào)沿所述捕獲線傳輸至所述測(cè)試機(jī)之前，控制與所述捕獲線連接的高速開(kāi)關(guān)斷開(kāi)，使所述捕獲線與所述測(cè)試機(jī)斷開(kāi)連接。上述高速通信總線芯片端口特性測(cè)試方法，其中，所述通道端口為模擬信號(hào)端口。上述高速通信總線芯片端口特性測(cè)試方法，其中，所述測(cè)試機(jī)通過(guò)所述源線向所述高速通信總線芯片傳輸差分信號(hào)為模擬差分信號(hào)，所述高速通信總線芯片通過(guò)所述捕獲線向所述測(cè)試機(jī)發(fā)射差分信號(hào)為模擬差分信號(hào)。上述高速通信總線芯片端口特性測(cè)試方法，其中，所述高速開(kāi)關(guān)的控制周期為納秒級(jí)。上述高速通信總線芯片端口特性測(cè)試方法，其中，所述高速開(kāi)關(guān)從導(dǎo)通狀態(tài)切換到斷開(kāi)狀態(tài)之間的時(shí)間間隔由試驗(yàn)調(diào)試獲得。本發(fā)明的高速通信總線芯片端口特性測(cè)試方法通過(guò)高速開(kāi)關(guān)控制源線及捕獲線與測(cè)試機(jī)的通斷，在需要傳輸差分信號(hào)時(shí)，導(dǎo)通源線或者捕獲線與測(cè)試機(jī)之間的連接，在反饋信號(hào)傳輸之前，切斷源線或者捕獲線與測(cè)試機(jī)之間的連接，避免了反饋信號(hào)對(duì)測(cè)試的干擾，可準(zhǔn)確對(duì)高速通信總線芯片進(jìn)行測(cè)試。


本發(fā)明的高速通信總線芯片端口特性測(cè)試方法由以下的實(shí)施例及附圖給出。圖1是現(xiàn)有技術(shù)中測(cè)試高速通信總線芯片性能的示意圖。圖2是本發(fā)明中測(cè)試高速通信總線芯片性能的示意圖。
具體實(shí)施例方式以下將結(jié)合圖2對(duì)本發(fā)明的高速通信總線芯片端口特性測(cè)試方法作進(jìn)一步的詳細(xì)描述。本發(fā)明的高速通信總線芯片端口特性測(cè)試方法，高速通信總線芯片每個(gè)通道端口引出的源線和捕獲線均通過(guò)高速開(kāi)關(guān)與測(cè)試機(jī)連接，該方法包括以下步驟控制與所述源線連接的高速開(kāi)關(guān)導(dǎo)通，使所述源線與所述測(cè)試機(jī)連接；所述測(cè)試機(jī)通過(guò)所述源線向所述高速通信總線芯片傳輸差分信號(hào)，啟動(dòng)所述高速通信總線芯片運(yùn)行；在所述高速通信總線芯片產(chǎn)生的反饋信號(hào)沿所述源線傳輸至所述測(cè)試機(jī)之前，控制與所述源線連接的高速開(kāi)關(guān)斷開(kāi)，使所述源線與所述測(cè)試機(jī)斷開(kāi)連接；控制與所述捕獲線連接的高速開(kāi)關(guān)導(dǎo)通，使所述捕獲線與所述測(cè)試機(jī)連接；所述高速通信總線芯片通過(guò)所述捕獲線向所述測(cè)試機(jī)發(fā)射差分信號(hào)；在所述高速通信總線芯片產(chǎn)生的反饋信號(hào)沿所述捕獲線傳輸至所述測(cè)試機(jī)之前，控制與所述捕獲線連接的高速開(kāi)關(guān)斷開(kāi)，使所述捕獲線與所述測(cè)試機(jī)斷開(kāi)連接。本發(fā)明的高速通信總線芯片端口特性測(cè)試方法通過(guò)高速開(kāi)關(guān)控制源線及捕獲線與測(cè)試機(jī)的通斷，在需要傳輸差分信號(hào)時(shí)，導(dǎo)通源線或者捕獲線與測(cè)試機(jī)之間的連接，在反饋信號(hào)傳輸之前，切斷源線或者捕獲線與測(cè)試機(jī)之間的連接，避免了反饋信號(hào)對(duì)測(cè)試的干
4擾，可準(zhǔn)確對(duì)高速通信總線芯片進(jìn)行測(cè)試?，F(xiàn)以一具體實(shí)施例詳細(xì)說(shuō)明本發(fā)明的高速通信總線芯片端口特性測(cè)試方法本實(shí)施例中，待測(cè)高速通信總線芯片的每個(gè)通道與外部之間傳輸?shù)牟罘中盘?hào)是模擬信號(hào)，而待測(cè)高速通信總線芯片的內(nèi)部主要對(duì)數(shù)字信號(hào)進(jìn)行處理，因此，待測(cè)高速通信總線芯片接收到外部傳輸來(lái)的模擬差分信號(hào)后，先將模擬差分信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，再進(jìn)行處理，當(dāng)待測(cè)高速通信總線芯片需要向外發(fā)射信號(hào)時(shí)，待測(cè)高速通信總線芯片先將數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)，再向外部發(fā)射；本實(shí)施例中，只對(duì)待測(cè)高速通信總線芯片的一個(gè)通道進(jìn)行說(shuō)明，待測(cè)高速通信總線芯片的其他通道采用完全相同的方法。參見(jiàn)圖2，待測(cè)高速通信總線芯片300的一個(gè)通道包括第一模擬信號(hào)通道端口 B+ 和第二模擬信號(hào)通道端口 B-，從所述第一模擬信號(hào)通道端口 B+弓I出第一模擬信號(hào)源線310 和第一模擬信號(hào)捕獲線320，從所述第二模擬信號(hào)通道端口 B-引出第二模擬信號(hào)源線330 和第二模擬信號(hào)捕獲線340，所述第一模擬信號(hào)源線310和第二模擬信號(hào)源線330用于接收外部傳輸來(lái)的模擬差分信號(hào)，所述第一模擬信號(hào)捕獲線320和第二模擬信號(hào)捕獲線340用于向外部發(fā)射模擬差分信號(hào)；所述第一模擬信號(hào)源線310和第二模擬信號(hào)源線330均與第一高速開(kāi)關(guān)410連接，所述第一高速開(kāi)關(guān)410與測(cè)試機(jī)500連接，即所述第一模擬信號(hào)源線310和第二模擬信號(hào)源線330通過(guò)所述第一高速開(kāi)關(guān)410與所述測(cè)試機(jī)500連接；所述第一模擬信號(hào)捕獲線 320和第二模擬信號(hào)捕獲線340均與第二高速開(kāi)關(guān)420連接，所述第二高速開(kāi)關(guān)420與所述測(cè)試機(jī)500連接，即所述第一模擬信號(hào)捕獲線320和第二模擬信號(hào)捕獲線340通過(guò)所述第二高速開(kāi)關(guān)420與所述測(cè)試機(jī)500連接；本實(shí)施例中，采用所述第一高速開(kāi)關(guān)410控制所述第一模擬信號(hào)源線310和第二模擬信號(hào)源線330與所述測(cè)試機(jī)500的通斷，采用所述第二高速開(kāi)關(guān)420控制所述第一模擬信號(hào)捕獲線320和第二模擬信號(hào)捕獲線340與所述測(cè)試機(jī)500的通斷，但是，采用高速開(kāi)關(guān)控制源線和捕獲線與測(cè)試機(jī)通斷的方法不限于此，例如，使用四個(gè)高速開(kāi)關(guān)，所述第一模擬信號(hào)源線310、第二模擬信號(hào)源線330、第一模擬信號(hào)捕獲線320和第二模擬信號(hào)捕獲線 340分別連接一個(gè)高速開(kāi)關(guān)，即所述第一模擬信號(hào)源線310、第二模擬信號(hào)源線330、第一模擬信號(hào)捕獲線320和第二模擬信號(hào)捕獲線340分別通過(guò)一個(gè)高速開(kāi)關(guān)與所述測(cè)試機(jī)500連接，滿足每根源線與測(cè)試機(jī)之間的連接可由高速開(kāi)關(guān)控制通斷，每根捕獲線與測(cè)試機(jī)之間的連接可由高速開(kāi)關(guān)控制通斷的方法都可采用；所述第一高速開(kāi)關(guān)410的控制端411以及第二高速開(kāi)關(guān)420的控制端421與控制裝置(圖2中未示)連接，由所述控制裝置控制所述第一高速開(kāi)關(guān)410和第二高速開(kāi)關(guān)420 的通斷；測(cè)試時(shí)，所述測(cè)試機(jī)500作為外部設(shè)備，既可向所述待測(cè)高速通信總線芯片300發(fā)送模擬差分信號(hào)，也可接收所述待測(cè)高速通信總線芯片300發(fā)射的模擬差分信號(hào)；測(cè)試所述待測(cè)高速通信總線芯片300接收信號(hào)的性能時(shí)，所述控制裝置控制所述第一高速開(kāi)關(guān)410導(dǎo)通，使所述第一模擬信號(hào)源線310和第二模擬信號(hào)源線330均與所述測(cè)試機(jī)500連接(即導(dǎo)通)，所述測(cè)試機(jī)500通過(guò)所述第一模擬信號(hào)源線310和第二模擬信號(hào)源線330向所述待測(cè)高速通信總線芯片300發(fā)送模擬差分信號(hào)，從而啟動(dòng)所述待測(cè)高速通信總線芯片300運(yùn)行，所述待測(cè)高速通信總線芯片300運(yùn)行起來(lái)后會(huì)產(chǎn)生反饋信號(hào)，該反饋信號(hào)會(huì)沿所述所述第一模擬信號(hào)源線310和第二模擬信號(hào)源線330傳輸至所述測(cè)試機(jī) 500，對(duì)測(cè)試產(chǎn)生干擾，本發(fā)明在該反饋信號(hào)傳輸至所述測(cè)試機(jī)500之前，切斷所述第一模擬信號(hào)源線310和第二模擬信號(hào)源線330與所述測(cè)試機(jī)500之間的連接(即所述控制裝置控制所述第一高速開(kāi)關(guān)410斷開(kāi))，使得該反饋信號(hào)無(wú)法傳輸至所述測(cè)試機(jī)500，因此，本發(fā)明避免了所述待測(cè)高速通信總線芯片300產(chǎn)生的反饋信號(hào)對(duì)測(cè)試的干擾，使測(cè)試得以正常進(jìn)行；所述第一高速開(kāi)關(guān)410從導(dǎo)通狀態(tài)切換到斷開(kāi)狀態(tài)之間的時(shí)間間隔可由試驗(yàn)調(diào)試獲得；測(cè)試所述待測(cè)高速通信總線芯片300發(fā)射信號(hào)的性能時(shí)，所述待測(cè)高速通信總線芯片300處于運(yùn)行狀態(tài)，所述控制裝置控制所述第二高速開(kāi)關(guān)420導(dǎo)通，使所述第一模擬信號(hào)捕獲線320和第二模擬信號(hào)捕獲線340均與所述測(cè)試機(jī)500連接(即導(dǎo)通)，所述待測(cè)高速通信總線芯片300通過(guò)所述第一模擬信號(hào)捕獲線320和第二模擬信號(hào)捕獲線340向所述測(cè)試機(jī)500發(fā)射模擬差分信號(hào)，由于所述待測(cè)高速通信總線芯片300功能上的特點(diǎn)，所述待測(cè)高速通信總線芯片300向所述測(cè)試機(jī)500發(fā)射模擬差分信號(hào)后會(huì)產(chǎn)生反饋信號(hào)，該反饋信號(hào)也會(huì)沿所述第一模擬信號(hào)捕獲線320和第二模擬信號(hào)捕獲線340傳輸至所述測(cè)試機(jī) 500，對(duì)測(cè)試產(chǎn)生干擾，本發(fā)明在該反饋信號(hào)傳輸至所述測(cè)試機(jī)500之前，切斷所述第一模擬信號(hào)捕獲線320和第二模擬信號(hào)捕獲線340與所述測(cè)試機(jī)500之間的連接(即所述控制裝置控制所述第二高速開(kāi)關(guān)420斷開(kāi))，使得該反饋信號(hào)無(wú)法傳輸至所述測(cè)試機(jī)500，因此， 本發(fā)明避免了所述待測(cè)高速通信總線芯片300產(chǎn)生的反饋信號(hào)對(duì)測(cè)試的干擾，使測(cè)試得以正常進(jìn)行；所述第二高速開(kāi)關(guān)420從導(dǎo)通狀態(tài)切換到斷開(kāi)狀態(tài)之間的時(shí)間間隔可由試驗(yàn)調(diào)試獲得。本實(shí)施例中，所述第一高速開(kāi)關(guān)410和所述第二高速開(kāi)關(guān)420的控制周期可達(dá)到納秒級(jí)。
權(quán)利要求
1.一種高速通信總線芯片端口特性測(cè)試方法，高速通信總線芯片每個(gè)通道端口引出的源線和捕獲線均通過(guò)高速開(kāi)關(guān)與測(cè)試機(jī)連接，其特征在于，該方法包括以下步驟控制與所述源線連接的高速開(kāi)關(guān)導(dǎo)通，使所述源線與所述測(cè)試機(jī)連接；所述測(cè)試機(jī)通過(guò)所述源線向所述高速通信總線芯片傳輸差分信號(hào)，啟動(dòng)所述高速通信總線芯片運(yùn)行；在所述高速通信總線芯片產(chǎn)生的反饋信號(hào)沿所述源線傳輸至所述測(cè)試機(jī)之前，控制與所述源線連接的高速開(kāi)關(guān)斷開(kāi)，使所述源線與所述測(cè)試機(jī)斷開(kāi)連接；控制與所述捕獲線連接的高速開(kāi)關(guān)導(dǎo)通，使所述捕獲線與所述測(cè)試機(jī)連接；所述高速通信總線芯片通過(guò)所述捕獲線向所述測(cè)試機(jī)發(fā)射差分信號(hào)；在所述高速通信總線芯片產(chǎn)生的反饋信號(hào)沿所述捕獲線傳輸至所述測(cè)試機(jī)之前，控制與所述捕獲線連接的高速開(kāi)關(guān)斷開(kāi)，使所述捕獲線與所述測(cè)試機(jī)斷開(kāi)連接。
2.如權(quán)利要求1所述的高速通信總線芯片端口特性測(cè)試方法，其特征在于，所述通道端口為模擬信號(hào)端口。
3.如權(quán)利要求2所述的高速通信總線芯片端口特性測(cè)試方法，其特征在于，所述測(cè)試機(jī)通過(guò)所述源線向所述高速通信總線芯片傳輸差分信號(hào)為模擬差分信號(hào)，所述高速通信總線芯片通過(guò)所述捕獲線向所述測(cè)試機(jī)發(fā)射差分信號(hào)為模擬差分信號(hào)。
4.如權(quán)利要求1所述的高速通信總線芯片端口特性測(cè)試方法，其特征在于，所述高速開(kāi)關(guān)的控制周期為納秒級(jí)。
5.如權(quán)利要求1所述的高速通信總線芯片端口特性測(cè)試方法，其特征在于，所述高速開(kāi)關(guān)從導(dǎo)通狀態(tài)切換到斷開(kāi)狀態(tài)之間的時(shí)間間隔由試驗(yàn)調(diào)試獲得。
全文摘要
本發(fā)明的高速通信總線芯片端口特性測(cè)試方法包括以下步驟控制與所述源線連接的高速開(kāi)關(guān)導(dǎo)通，使所述源線與所述測(cè)試機(jī)連接；所述測(cè)試機(jī)向所述高速通信總線芯片傳輸差分信號(hào)，啟動(dòng)所述高速通信總線芯片運(yùn)行；在所述高速通信總線芯片產(chǎn)生的反饋信號(hào)沿所述源線傳輸至所述測(cè)試機(jī)之前，控制與所述源線連接的高速開(kāi)關(guān)斷開(kāi)，使所述源線與所述測(cè)試機(jī)斷開(kāi)連接；控制與所述捕獲線連接的高速開(kāi)關(guān)導(dǎo)通，使所述捕獲線與所述測(cè)試機(jī)連接；所述高速通信總線芯片向所述測(cè)試機(jī)發(fā)射差分信號(hào)；在所述高速通信總線芯片產(chǎn)生的反饋信號(hào)沿所述捕獲線傳輸至所述測(cè)試機(jī)之前，控制與所述捕獲線連接的高速開(kāi)關(guān)斷開(kāi)，使所述捕獲線與所述測(cè)試機(jī)斷開(kāi)連接。
文檔編號(hào)G01R31/28GK102288896SQ20111012710
公開(kāi)日2011年12月21日 申請(qǐng)日期2011年5月17日 優(yōu)先權(quán)日2011年5月17日
發(fā)明者徐惠, 江鑫禎, 沈懿樺, 顧良波 申請(qǐng)人:上海華嶺集成電路技術(shù)股份有限公司