專利名稱：線性調(diào)頻連續(xù)波汽車防撞雷達(dá)系統(tǒng)及使用方法
技術(shù)領(lǐng)域：
本發(fā)明涉及汽車預(yù)警技術(shù)領(lǐng)域，具體為一種線性調(diào)頻連續(xù)波汽車防撞雷達(dá)系統(tǒng)及使用方法。
背景技術(shù)：
隨著汽車數(shù)量的增加，汽車行駛安全問題日益受到重視。汽車結(jié)構(gòu)的增強(qiáng)、安全氣囊的安裝、安全帶的改進(jìn)等只解決了汽車受到碰撞時(shí)的防護(hù)。為了真正解決防撞問題，需要安裝雷達(dá)系統(tǒng)。現(xiàn)今市場(chǎng)上適用于近距離低速情況下的倒車防撞雷達(dá)比較成熟，也已推廣使用。 但用于在汽車正常行駛中探測(cè)前方障礙物的前向防撞雷達(dá)還難以實(shí)際應(yīng)用。以激光雷達(dá)防撞裝置主要缺點(diǎn)是激光易受氣候干擾，在雨或霧中使用會(huì)出現(xiàn)嚴(yán)重誤報(bào)，而能見度差的雨天或霧天才最需要防撞裝置。另外空氣介質(zhì)對(duì)光波的衰減率大，使激光雷達(dá)探測(cè)距離有限。已出現(xiàn)有屬于無線電波的線性調(diào)頻連續(xù)波雷達(dá)系統(tǒng)，為了加快處理速度采用了數(shù)字信號(hào)處理器(DSP)和可編程門陣列的雙處理器(FPGA)。DSP是串行處理結(jié)構(gòu)，擅長(zhǎng)解決空間復(fù)雜度的問題，而FPGA是并行處理結(jié)構(gòu)，適合解決時(shí)間復(fù)雜度高的問題。但是目前還沒有一套成熟的算法用以解決DSP和FPGA的分配，也就無法達(dá)到FPGA和DSP的資源得以充分的利用。目前用于軍事的無線電雷達(dá)，因無線電穿透力強(qiáng)，空氣介質(zhì)衰減小，故實(shí)時(shí)性好， 穩(wěn)定性好，測(cè)速測(cè)距精度均大幅提高，但若用于汽車防撞系統(tǒng)，需要解決后端的數(shù)字信號(hào)的高速處理，才能形成完善的實(shí)時(shí)測(cè)速、測(cè)距、控制、人機(jī)界面體系，輔助駕駛員安全駕駛。另外還得做到體積小、成本低，才能推廣使用。

發(fā)明內(nèi)容
本發(fā)明的目的是設(shè)計(jì)一種線性調(diào)頻連續(xù)波汽車防撞雷達(dá)系統(tǒng)及使用方法，將線性調(diào)頻連續(xù)波雷達(dá)用于汽車防撞系統(tǒng)，采用數(shù)字信號(hào)處理器和可編程門陣列的雙處理器結(jié)構(gòu)，并設(shè)計(jì)了時(shí)空復(fù)雜率平均算法，充分利用和合理分配數(shù)字信號(hào)處理器和可編程門陣列， 使系統(tǒng)高效率工作。本發(fā)明設(shè)計(jì)的線性調(diào)頻連續(xù)波汽車防撞雷達(dá)系統(tǒng)包括線性調(diào)頻連續(xù)波雷達(dá)信息處理平臺(tái)，該信息處理平臺(tái)包括數(shù)字信號(hào)處理器(DSP)和現(xiàn)場(chǎng)可編程門陣列(FPGA)連接組成的雙處理器，數(shù)模轉(zhuǎn)換器、下變頻器、射頻發(fā)射天線、模數(shù)轉(zhuǎn)換器、上變頻器、射頻接收天線，射頻接收天線接入下變頻器，射頻信號(hào)下變頻為中頻信號(hào)，下變頻器的輸出經(jīng)模數(shù)轉(zhuǎn)換器轉(zhuǎn)為數(shù)字信號(hào)接入現(xiàn)場(chǎng)可編程門陣列的輸入端，現(xiàn)場(chǎng)可編程門陣列的輸出端經(jīng)數(shù)模轉(zhuǎn)換器轉(zhuǎn)為模擬信號(hào)接入上變頻器，上變頻為射頻信號(hào)接入射頻發(fā)射天線。本發(fā)明的現(xiàn)場(chǎng)可編程門陣列含有數(shù)字下變頻單元、數(shù)字上變頻單元和信息處理算法單元，數(shù)字下變頻單元與模數(shù)轉(zhuǎn)換器相連接，將數(shù)字中頻信號(hào)下變頻為數(shù)字基帶信號(hào)接入信息處理算法單元，數(shù)字上變頻單元與信息處理算法單元的輸出端相接將數(shù)字基帶信號(hào)上變頻為數(shù)字中頻信號(hào)接入數(shù)模轉(zhuǎn)換器。現(xiàn)場(chǎng)可編程門陣列的信息處理算法單元中含有時(shí)空復(fù)雜率分配模塊，接收的信息數(shù)據(jù)先進(jìn)行時(shí)空復(fù)雜率平均算法，將各種雷達(dá)信號(hào)處理算法分割分配給現(xiàn)場(chǎng)可編程門陣列或數(shù)字信號(hào)處理器進(jìn)行計(jì)算處理。數(shù)字信號(hào)處理器接有一個(gè)隨機(jī)存儲(chǔ)器(RAM)，現(xiàn)場(chǎng)可編程門陣列接有雙隨機(jī)存儲(chǔ)器(雙RAM)，用于數(shù)據(jù)暫存，以提高運(yùn)算速度。現(xiàn)場(chǎng)可編程門陣列的雙隨機(jī)存儲(chǔ)器作為高速乒乓緩存器，比單數(shù)據(jù)緩沖器數(shù)據(jù)吞吐量提高一倍，提高算法執(zhí)行效率。為了增強(qiáng)數(shù)據(jù)吞吐率，現(xiàn)場(chǎng)可編程門陣列配有串行接口和USB接口(通用串行總線接口)以及普通的1/0(輸入輸出)接口，還增加了 PCI總線(外部設(shè)備互連總線)接口以及光纖接口，這些的高速接口保證了實(shí)時(shí)數(shù)據(jù)的連續(xù)性?，F(xiàn)場(chǎng)可編程門陣列內(nèi)可嵌入軟核處理器NIOS II，NIOS II可用作備用CPU，增強(qiáng) FPGA接口功能，如利用NIOS II制作嵌入式人機(jī)交互界面等?，F(xiàn)場(chǎng)可編程門陣列連接上位機(jī)，上位機(jī)接有人機(jī)界面?，F(xiàn)場(chǎng)可編程門陣列經(jīng)所述 PCI總線連接微型計(jì)算機(jī)或者現(xiàn)場(chǎng)可編程門陣列安裝有嵌入式處理器，微型計(jì)算機(jī)或者嵌入式處理器連接人機(jī)界面，還有串行接口、USB接口和光纖接口。微型計(jì)算機(jī)或者嵌入式處理器可連接報(bào)警裝置和/或自動(dòng)剎車裝置等。現(xiàn)場(chǎng)可編程門陣列還接有復(fù)雜可編程邏輯器件(CPLD)，用于系統(tǒng)加密。本發(fā)明設(shè)計(jì)的線性調(diào)頻連續(xù)波汽車防撞雷達(dá)系統(tǒng)使用方法如下連續(xù)波雷達(dá)信息處理平臺(tái)發(fā)射線性連續(xù)波并接收其回波，雷達(dá)信息處理平臺(tái)對(duì)發(fā)射波的強(qiáng)度、周期，回波的強(qiáng)度、周期、接收時(shí)間，本雷達(dá)運(yùn)動(dòng)速度和位置等實(shí)時(shí)數(shù)據(jù)進(jìn)行雷達(dá)信號(hào)算法的計(jì)算處理， 雷達(dá)信號(hào)算法包括雷達(dá)測(cè)距算法、多普勒測(cè)速算法、脈沖壓縮算法、目標(biāo)配對(duì)算法、恒虛警處理算法、匹配濾波器算法、鏡像對(duì)消算法等，得到前方目標(biāo)的位置和速度的實(shí)時(shí)數(shù)據(jù)，有關(guān)前方目標(biāo)的實(shí)時(shí)數(shù)據(jù)送入上位機(jī)在人機(jī)界面顯示前方實(shí)時(shí)畫面，為駕駛員提供輔助信息，當(dāng)前方目標(biāo)的速度和與本車距離達(dá)到警戒值時(shí)，還可啟動(dòng)報(bào)警裝置或自動(dòng)剎車裝置。本雷達(dá)信息處理平臺(tái)采用時(shí)空復(fù)雜率分配方法將處理雷達(dá)信號(hào)的各種算法分別送給數(shù)字信號(hào)處理器和現(xiàn)場(chǎng)可編程門陣列完成，以充分利用雙處理器。時(shí)間復(fù)雜度是度量算法執(zhí)行的時(shí)間長(zhǎng)短；而空間復(fù)雜度是度量算法所需存儲(chǔ)空間的大小。時(shí)空復(fù)雜率分配方法以處理雷達(dá)信號(hào)的某算法A的時(shí)間復(fù)雜度和空間復(fù)雜度的比值Q為時(shí)空復(fù)雜率，按算法的Q值大小來確定該算法A選用數(shù)字信號(hào)處理器或現(xiàn)場(chǎng)可編程門陣列處理。當(dāng)算法A的Q—c 時(shí)，說明該算法A的時(shí)間復(fù)雜度遠(yuǎn)遠(yuǎn)大于空間復(fù)雜度，故選用適合解決時(shí)間復(fù)雜度高的現(xiàn)場(chǎng)可編程門陣列為最優(yōu)化選擇；當(dāng)Q — 1時(shí)，該算法A的時(shí)間復(fù)雜度和空間復(fù)雜度基本相等，此時(shí)選用數(shù)字信號(hào)處理器和現(xiàn)場(chǎng)可編程門陣列均可，但是考慮到系統(tǒng)響應(yīng)時(shí)間，則還是選擇現(xiàn)場(chǎng)可編程門陣列；當(dāng)Q — 0時(shí)，時(shí)間復(fù)雜度遠(yuǎn)遠(yuǎn)小于空間復(fù)雜度，故選用擅長(zhǎng)解決空間復(fù)雜度的數(shù)字信號(hào)處理器。實(shí)際上處理雷達(dá)信號(hào)的各種算法均并非是這三種極端情況。故將每種算法分解， 其中接近Q —⑴的子算法為時(shí)間復(fù)雜度較高的t部分，接近Q — 0的子算法為空間復(fù)雜度較高的m部分，m部分通過數(shù)字信號(hào)處理器完成；t部分則通過現(xiàn)場(chǎng)可編程門陣列完成。用概率統(tǒng)計(jì)常用雷達(dá)信號(hào)和各種處理算法特性，雷達(dá)信號(hào)處理算法可以分解為累加級(jí)數(shù)Σ、累乘級(jí)數(shù)Π以及暫存變量M。其中Σ和Π是純時(shí)間復(fù)雜度的算法，M是純空間復(fù)雜度算法，本發(fā)明設(shè)計(jì)m-t分解將算法中的Σ、Π同M剝離。由于算法本身的復(fù)雜性，完全的m-t分解理論上來說是不可能的。本發(fā)明設(shè)計(jì)的m-t分解設(shè)定某個(gè)算法A的時(shí)空復(fù)雜率為時(shí)間復(fù)雜度和空間復(fù)雜度的比值，Q=時(shí)間復(fù)雜度(步)/空間復(fù)雜度(bit)，其中時(shí)間復(fù)雜度是度量算法執(zhí)行的時(shí)間長(zhǎng)短，其值為執(zhí)行算法所需要的累加級(jí)數(shù)Σ和累乘級(jí)數(shù)Π的步數(shù)總和；空間復(fù)雜度是度量算法所需存儲(chǔ)空間的大小，其值為執(zhí)行算法所需要的暫存空間比特(bit)量值M，Q的取值范圍為⑴，⑴)，m和t的分界線為Q = 1處，根據(jù)常用雷達(dá)信號(hào)處理算法，推得歸類門限，并設(shè)定歸類下門限P1 = 0. 01 0. 1，上門限P2 = 150 300，如果算法A的時(shí)空復(fù)雜率 Q^P2,則該算法A = t，直接送交FPGA處理；而當(dāng)該算法A的時(shí)空復(fù)雜率Q彡P(guān)1時(shí)，則認(rèn)為A = m，直接分配給DSP處理；如果Q = 1，則歸類為t，直接送交FPGA處理；如果1 < Q
<P2或P1 < Q < 1，則對(duì)該算法A進(jìn)行m-t分解，將該算法A分為η個(gè)子算法，即子算法Al、 子算法Α2、……子算法An。對(duì)于各子算法的處理與算法A的處理相同，計(jì)算它們的時(shí)空復(fù)雜率Q1、Q2、……Qn，再用歸類門限？1和己判斷各子算法可否歸為t或m部分，用1 <Q
<P2或P1 < Q < 1判斷是否繼續(xù)分解；多重m-t分解至全部子算法、子子算法……均歸為 t部分或m部分，分配給現(xiàn)場(chǎng)可編程門陣列或數(shù)字信號(hào)處理器處理。本發(fā)明線性調(diào)頻連續(xù)波汽車防撞雷達(dá)系統(tǒng)的優(yōu)點(diǎn)為1、采用數(shù)字信號(hào)處理器和現(xiàn)場(chǎng)可編程門陣列雙處理器結(jié)構(gòu)，且按時(shí)空復(fù)雜率合理地將雷達(dá)信號(hào)的處理算法分配給二者，充分利用FPGA和DSP的優(yōu)勢(shì)，系統(tǒng)工作流暢、效率高；2、配有上位機(jī)，形成完善的實(shí)時(shí)測(cè)速、測(cè)距、控制、人機(jī)界面體系，人機(jī)界面實(shí)時(shí)反映汽車前方圖像、輔助安全駕駛，且可在緊急時(shí)刻報(bào)警或啟動(dòng)剎車裝置以保“防撞”;3、現(xiàn)場(chǎng)可編程門陣列的雙隨機(jī)存儲(chǔ)器作為高速乒乓緩存器，比單數(shù)據(jù)緩沖器數(shù)據(jù)吞吐量提高一倍，提高算法執(zhí)行效率；4、現(xiàn)場(chǎng)可編程門陣列配有串行接口和USB接口，還有PCI總線接口以及光纖接口，增強(qiáng)數(shù)據(jù)吞吐率，保證了實(shí)時(shí)數(shù)據(jù)的連續(xù)性；5、采用雙處理器結(jié)構(gòu)的雷達(dá)硬件平臺(tái)，滿足了數(shù)據(jù)吞吐和通用性的雙重要求，在保證安全和精度的條件下降低成本；6、上位機(jī)同時(shí)能采用FPGA嵌入NIOS II軟核處理器作為嵌入式人機(jī)界面，在保證PC上位機(jī)多種功能特性的前提下，增加了便攜式低功耗界面系統(tǒng)。本發(fā)明線性調(diào)頻連續(xù)波汽車防撞雷達(dá)系統(tǒng)使用方法的優(yōu)點(diǎn)為采用m-t分解，按時(shí)空復(fù)雜率將計(jì)算量大要求速度高的算法交由FPGA處理，將重復(fù)度高，速度要求適中的算法交由DSP處理，充分發(fā)揮DSP和FPGA各自的優(yōu)勢(shì)，使雙處理器協(xié)調(diào)工作，系統(tǒng)工作數(shù)據(jù)流暢，不會(huì)出現(xiàn)咽喉效應(yīng)導(dǎo)致系統(tǒng)性能堵塞，高效地完成實(shí)時(shí)測(cè)速、測(cè)距和控制。


圖1為本線性調(diào)頻連續(xù)波汽車防撞雷達(dá)系統(tǒng)實(shí)施例結(jié)構(gòu)示意圖；圖2為本線性調(diào)頻連續(xù)波汽車防撞雷達(dá)系統(tǒng)使用方法實(shí)施例m-t分解流程示意圖。
具體實(shí)施例方式線性調(diào)頻連續(xù)波汽車防撞雷達(dá)系統(tǒng)實(shí)施例
本線性調(diào)頻連續(xù)波汽車防撞雷達(dá)系統(tǒng)實(shí)施例如圖1所示，包括線性調(diào)頻連續(xù)波雷達(dá)信息處理平臺(tái)，該信息處理平臺(tái)包括數(shù)字信號(hào)處理器(DSP)和現(xiàn)場(chǎng)可編程門陣列(FPGA) 連接組成的雙處理器，射頻接收天線經(jīng)下變頻器、模數(shù)轉(zhuǎn)換器(A/D)接入現(xiàn)場(chǎng)可編程門陣列的輸入端，現(xiàn)場(chǎng)可編程門陣列的輸出端經(jīng)數(shù)模轉(zhuǎn)換器(D/A)、上變頻器接射頻發(fā)射天線。 本例現(xiàn)場(chǎng)可編程門陣列含有數(shù)字下變頻單元DDC、數(shù)字上變頻單元DUC和信息處理算法單元，數(shù)字下變頻單元的輸入端與模數(shù)轉(zhuǎn)換器相連接、輸出端接入信息處理算法單元，數(shù)字上變頻單元的輸入端與信息處理算法單元的輸出端相接、輸出端接入數(shù)模轉(zhuǎn)換器。所述現(xiàn)場(chǎng)可編程門陣列的信息處理算法單元中含有時(shí)空復(fù)雜率分配模塊，接收的信息數(shù)據(jù)先進(jìn)行時(shí)空復(fù)雜率平均算法，將各種雷達(dá)信號(hào)處理算法分割分配給現(xiàn)場(chǎng)可編程門陣列或數(shù)字信號(hào)處理器進(jìn)行計(jì)算處理。數(shù)字信號(hào)處理器接有一個(gè)隨機(jī)存儲(chǔ)器(RAM)，現(xiàn)場(chǎng)可編程門陣列接有雙隨機(jī)存儲(chǔ)器(RAM1\RAM2)?，F(xiàn)場(chǎng)可編程門陣列配有串行接口、USB接口、普通的I/O接口，以及PCI總線接口以及光纖接口?，F(xiàn)場(chǎng)可編程門陣列嵌入軟核處理器MOS II。本例的現(xiàn)場(chǎng)可編程門陣列經(jīng)PCI總線連接微型計(jì)算機(jī)作為上位機(jī)，上位機(jī)接有人機(jī)界面和報(bào)警裝置、自動(dòng)剎車裝置。現(xiàn)場(chǎng)可編程門陣列還接有復(fù)雜可編程邏輯器件(CPLD)，用于系統(tǒng)加密。線性調(diào)頻連續(xù)波汽車防撞雷達(dá)系統(tǒng)的使用方法實(shí)施例本線性調(diào)頻連續(xù)波汽車防撞雷達(dá)系統(tǒng)的使用方法實(shí)施例為連續(xù)波雷達(dá)信息處理平臺(tái)發(fā)射線性連續(xù)波并接收其回波，雷達(dá)信息處理平臺(tái)對(duì)發(fā)射波的強(qiáng)度、周期，回波的強(qiáng)度、周期、接收時(shí)間，本雷達(dá)運(yùn)動(dòng)速度和位置等實(shí)時(shí)數(shù)據(jù)進(jìn)行雷達(dá)信號(hào)算法的計(jì)算處理，雷達(dá)信號(hào)算法包括雷達(dá)測(cè)距算法、多普勒測(cè)速算法、脈沖壓縮算法、目標(biāo)配對(duì)算法、恒虛警處理算法、匹配濾波器算法、鏡像對(duì)消算法等，得到前方目標(biāo)的位置和速度的實(shí)時(shí)數(shù)據(jù)，有關(guān)前方目標(biāo)的實(shí)時(shí)數(shù)據(jù)送入上位機(jī)在人機(jī)界面顯示前方實(shí)時(shí)畫面，為駕駛員提供輔助信息， 當(dāng)前方目標(biāo)的速度和與本車距離達(dá)到警戒值時(shí)，則啟動(dòng)報(bào)警裝置或自動(dòng)剎車裝置。本例雷達(dá)信息處理平臺(tái)采用時(shí)空復(fù)雜率分配方法將處理雷達(dá)信號(hào)的各種算法分別送給數(shù)字信號(hào)處理器和現(xiàn)場(chǎng)可編程門陣列完成。時(shí)空復(fù)雜率分配方法以處理雷達(dá)信號(hào)的某算法A的時(shí)間復(fù)雜度和空間復(fù)雜度的比值Q為時(shí)空復(fù)雜率，按算法的Q值大小來確定該算法A選用數(shù)字信號(hào)處理器或現(xiàn)場(chǎng)可編程門陣列處理。當(dāng)算法A接近Q —⑴時(shí)，為時(shí)間復(fù)雜度較高的t部分，選用現(xiàn)場(chǎng)可編程門陣列；當(dāng) Q — 1時(shí)，該算法A的時(shí)間復(fù)雜度和空間復(fù)雜度基本相等，仍選擇現(xiàn)場(chǎng)可編程門陣列；當(dāng)算法A接近Q — 0時(shí)，為空間復(fù)雜度較高的m部分，選用數(shù)字信號(hào)處理器。圖2所示為某個(gè)算法A的m-t分解流程示意圖，本例設(shè)定歸類下門限為P1 = 0. 01923，上門限P2 = 200，如果算法A的時(shí)空復(fù)雜率Q彡P(guān)2，則該算法A = t，直接送交FPGA 處理；而當(dāng)該算法A的時(shí)空復(fù)雜率Q彡P(guān)1，則A = m，分配給DSP處理；當(dāng)該算法A的Q = 1， 也歸類為t，直接送交FPGA處理；如果1<0<己或？1<0< 1，則對(duì)該算法A進(jìn)行m-t分解，將該算法A分為η個(gè)子算法，即子算法Al、子算法Α2、……子算法An。對(duì)于各子算法的處理與對(duì)算法A的處理相同，判斷各子算法的時(shí)空復(fù)雜率Q1、Q2、……Qn，同樣用歸類門限 P1和P2判斷各子算法可否歸為t或m部分，用1 < Q < P2或P1 < Q < 1判斷是否需要繼續(xù)分解。經(jīng)過多重m-t分解至全部子算法、子子算法……均歸為t部分或m部分，即算法A 經(jīng)多重m-t分解后按時(shí)空復(fù)雜率分配給FPGA或DSP處理。以雜波抑制的MTD算法為例，其中包含512 點(diǎn)時(shí)間維FFT和8點(diǎn)的速度維FFT， 同時(shí)包含數(shù)據(jù)調(diào)配算法。MTD算法流程為讀取數(shù)據(jù)一時(shí)間維FFT(512點(diǎn)復(fù)數(shù))一調(diào)整數(shù)據(jù) —速度維FFT(8點(diǎn)復(fù)數(shù))一輸出數(shù)據(jù)。分析整個(gè)MTD算法流程，其中時(shí)間復(fù)雜度=20992， 空間復(fù)雜度=464，通過計(jì)算得出時(shí)空復(fù)雜率Q = 45. M137，得出1 < Q < 200，根據(jù)上述時(shí)空復(fù)雜率判決準(zhǔn)則，MTD算法需要進(jìn)行m-t分解，設(shè)MTD算法=A，按其流程分為4個(gè)子算法A1 =時(shí)間維FFT (512點(diǎn)復(fù)數(shù))，A2 =調(diào)整數(shù)據(jù)，A3 =速度維FFT (8點(diǎn)復(fù)數(shù))，A4 =讀取數(shù)據(jù)+輸出數(shù)據(jù)。通過計(jì)算得出，Ql = 256，Q2 = 1，Q3 = 256，Q4 = 1。算法A2和A4歸類為t部分，交由FPGA處理。因Ql和Q3均大于200，Al和A3歸類為t部分，也交由FPGA 處理。一次分解后，不存在有1<0<&或？1<0<1的子算法，所以分解終止。上述實(shí)施例，僅為對(duì)本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)一步詳細(xì)說明的具體個(gè)例，本發(fā)明并非限定于此。凡在本發(fā)明的公開的范圍之內(nèi)所做的任何修改、等同替換、改進(jìn)等，均包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.線性調(diào)頻連續(xù)波汽車防撞雷達(dá)系統(tǒng)，包括線性調(diào)頻連續(xù)波雷達(dá)信息處理平臺(tái)，該信息處理平臺(tái)包括數(shù)字信號(hào)處理器和現(xiàn)場(chǎng)可編程門陣列連接組成的雙處理器，數(shù)模轉(zhuǎn)換器、 下變頻器、射頻發(fā)射天線、模數(shù)轉(zhuǎn)換器、上變頻器、射頻接收天線，射頻接收天線接入下變頻器，下變頻器的輸出經(jīng)模數(shù)轉(zhuǎn)換器接入現(xiàn)場(chǎng)可編程門陣列的輸入端，現(xiàn)場(chǎng)可編程門陣列的輸出端經(jīng)數(shù)模轉(zhuǎn)換器接入上變頻器，再接入射頻發(fā)射天線；其特征在于所述現(xiàn)場(chǎng)可編程門陣列含有數(shù)字下變頻單元、數(shù)字上變頻單元和信息處理算法單元， 數(shù)字下變頻單元的輸入端與模數(shù)轉(zhuǎn)換器相連接、輸出端接入信息處理算法單元，數(shù)字上變頻單元的輸入端與信息處理算法單元的輸出端相接、輸出端接入數(shù)模轉(zhuǎn)換器；所述現(xiàn)場(chǎng)可編程門陣列的信息處理算法單元中含有時(shí)空復(fù)雜率分配模塊，接收的信息數(shù)據(jù)先進(jìn)行時(shí)空復(fù)雜率平均算法，將各種雷達(dá)信號(hào)處理算法分割分配給現(xiàn)場(chǎng)可編程門陣列或數(shù)字信號(hào)處理器進(jìn)行計(jì)算處理。
2.根據(jù)權(quán)利要求1所述的線性調(diào)頻連續(xù)波汽車防撞雷達(dá)系統(tǒng)，其特征在于所述數(shù)字信號(hào)處理器接有一個(gè)隨機(jī)存儲(chǔ)器，所述現(xiàn)場(chǎng)可編程門陣列接有雙隨機(jī)存儲(chǔ)ο
3.根據(jù)權(quán)利要求1所述的線性調(diào)頻連續(xù)波汽車防撞雷達(dá)系統(tǒng)，其特征在于所述現(xiàn)場(chǎng)可編程門陣列配有串行接口、USB接口、普通的I/O接口，PCI總線接口和光纖接口中的一種或多種。
4.根據(jù)權(quán)利要求1所述的線性調(diào)頻連續(xù)波汽車防撞雷達(dá)系統(tǒng)，其特征在于所述現(xiàn)場(chǎng)可編程門陣列嵌入軟核處理器MOS II。
5.根據(jù)權(quán)利要求1所述的線性調(diào)頻連續(xù)波汽車防撞雷達(dá)系統(tǒng)，其特征在于所述現(xiàn)場(chǎng)可編程門陣列經(jīng)所述PCI總線連接微型計(jì)算機(jī)或者現(xiàn)場(chǎng)可編程門陣列安裝有嵌入式處理器，微型計(jì)算機(jī)或者嵌入式處理器作為上位機(jī)連接人機(jī)界面，還連接報(bào)警裝置和/或自動(dòng)剎車裝置。
6.根據(jù)權(quán)利要求1所述的線性調(diào)頻連續(xù)波汽車防撞雷達(dá)系統(tǒng)，其特征在于所述現(xiàn)場(chǎng)可編程門陣列還接有復(fù)雜可編程邏輯器件。
7.根據(jù)權(quán)利要求1到6中任一項(xiàng)所述的線性調(diào)頻連續(xù)波汽車防撞雷達(dá)系統(tǒng)的使用方法，其特征在于連續(xù)波雷達(dá)信息處理平臺(tái)發(fā)射線性連續(xù)波并接收其回波，雷達(dá)信息處理平臺(tái)對(duì)發(fā)射波的強(qiáng)度、周期，回波的強(qiáng)度、周期、接收時(shí)間，本雷達(dá)運(yùn)動(dòng)速度和位置的實(shí)時(shí)數(shù)據(jù)進(jìn)行雷達(dá)信號(hào)算法的計(jì)算處理，得到前方目標(biāo)的位置和速度的實(shí)時(shí)數(shù)據(jù)，有關(guān)前方目標(biāo)的實(shí)時(shí)數(shù)據(jù)送入上位機(jī)在人機(jī)界面顯示前方實(shí)時(shí)畫面，當(dāng)前方目標(biāo)的速度和與本車距離達(dá)到警戒值時(shí)， 啟動(dòng)報(bào)警裝置和/或自動(dòng)剎車裝置。
8.根據(jù)權(quán)利要求7所述的線性調(diào)頻連續(xù)波汽車防撞雷達(dá)系統(tǒng)的使用方法，其特征在于采用時(shí)空復(fù)雜率分配方法將處理雷達(dá)信號(hào)的各種算法分別送給數(shù)字信號(hào)處理器和現(xiàn)場(chǎng)可編程門陣列完成；所述時(shí)空復(fù)雜率分配方法以處理雷達(dá)信號(hào)的某算法A的時(shí)間復(fù)雜度和空間復(fù)雜度的比值Q為時(shí)空復(fù)雜率，其中時(shí)間復(fù)雜度的值為執(zhí)行算法所需要的累加級(jí)數(shù)Σ和累乘級(jí)數(shù)Π 的步數(shù)總和；空間復(fù)雜度的值為執(zhí)行算法所需要的暫存空間比特量值，Q的取值范圍為(0，①)；設(shè)定歸類下門限P1 = 0.01 0. 1，上門限P2 = 150 300 ；當(dāng)算法A的時(shí)空復(fù)雜率 Q彡P(guān)2，則該算法A = t，送交現(xiàn)場(chǎng)可編程門陣列處理；當(dāng)該算法A的時(shí)空復(fù)雜率Q彡P(guān)1時(shí)， 則該算法A = m，分配給數(shù)字信號(hào)處理器處理；當(dāng)Q = 1，則歸類為t，送交現(xiàn)場(chǎng)可編程門陣列處理；當(dāng)1 < Q < P2或P1 < Q < 1，則對(duì)該算法A進(jìn)行m-t分解，將該算法A分為η個(gè)子算法，即子算法Al、子算法Α2、……子算法An ；對(duì)于各子算法的處理與算法A的處理相同， 計(jì)算它們的時(shí)空復(fù)雜率Q1、Q2、……Qn，再用歸類門限P1和P2判斷各子算法是否歸為t或 m部分，用1 < Q < P2或P1 < Q < 1判斷是否繼續(xù)分解；經(jīng)過多重m-t分解至全部子算法、 子子算法……均歸為t部分或m部分，分配給現(xiàn)場(chǎng)可編程門陣列或數(shù)字信號(hào)處理器處理。
全文摘要
本發(fā)明為線性調(diào)頻連續(xù)波汽車防撞雷達(dá)系統(tǒng)及使用方法，本雷達(dá)系統(tǒng)的信息處理平臺(tái)包括DSP和FPGA雙處理器，F(xiàn)PGA的信息處理算法單元中含有時(shí)空復(fù)雜率分配模塊。DSP有一個(gè)RAM，F(xiàn)PGA有雙RAM，提高運(yùn)算速度。FPGA配有串口、USB、I/O、PCI總線及光纖接口。FPGA可嵌入NIOS II。FPGA連接有人機(jī)界面的上位機(jī)，上位機(jī)可連接報(bào)警裝置和/或自動(dòng)剎車裝置等。本系統(tǒng)使用方法為信息處理平臺(tái)對(duì)實(shí)時(shí)數(shù)據(jù)計(jì)算處理，得到前方目標(biāo)的位置和速度的實(shí)時(shí)數(shù)據(jù)，在人機(jī)界面顯示。時(shí)空復(fù)雜率分配方法根據(jù)處理雷達(dá)信號(hào)算法的時(shí)空復(fù)雜率Q進(jìn)行m-t分解，按上下門限將各種算法分別送給FPGA和DSP完成，充分二者的優(yōu)勢(shì)，工作流暢、效率高，實(shí)時(shí)反映車前圖像，輔助安全駕駛，可?！胺雷病?。
文檔編號(hào)G01S7/02GK102353954SQ201110180308
公開日2012年2月15日 申請(qǐng)日期2011年6月30日 優(yōu)先權(quán)日2011年6月30日
發(fā)明者林和昀, 柴林峰, 沈翰寧, 蔣留兵, 車?yán)?申請(qǐng)人:桂林電子科技大學(xué)