專利名稱：掃描測試方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路測試領(lǐng)域，尤其涉及一種集成電路的掃描測試方法。
背景技術(shù)：
隨著電子產(chǎn)品向小型化方向發(fā)展，在手提電腦、CPU電路、微型移動通信電路 (手機等)、數(shù)字音視頻電路、通信整機、數(shù)碼相機等消費類電子領(lǐng)域的大規(guī)模集成電路 (Integrated Circuit, IC)禾口超大規(guī)模集成電路(Very LargeScale Integration, VLSI), 要求半導(dǎo)體芯片的外形做得更小更薄。在集成電路制造過程中，需要對形成的集成電路進行測試，以確保它能基本滿足器件的特征或設(shè)計規(guī)格書，具體地，所述測試通常包括電壓、電流、時序和功能的驗證。如果測試出的結(jié)果不符合規(guī)格書，那么集成電路會被測試過程判為失效?，F(xiàn)有的集成電路測試包括功能測試(function test)、掃描測試(scan test)等多種測試程序。其中功能測試是向集成電路輸入信號，然后測試集成電路的輸出信號，以驗證所述集成電路是否能正確實現(xiàn)所設(shè)計的邏輯功能。而通常所述IC和VLSI會包含上百萬甚至上千萬電子元件。如何驗證所述電子元件是否處于正常工作的狀態(tài)，則需要進行掃描測試。通過掃描測試的方式，可以提高集成電路的可靠性，同時，研發(fā)人員可以根據(jù)掃描測試的結(jié)果對集成電路進行修正，以提高集成電路的良率。所述集成電路的掃描測試指的是，將集成電路內(nèi)所有電子元件串聯(lián)為一測試通路，并將每個集成電路的關(guān)鍵節(jié)點均連接至一個移位寄存器，進行掃描測試時，向所述集成電路的測試通路輸入掃描測試圖形(scan pattern)，并將關(guān)鍵節(jié)點的輸出結(jié)果寫入移位寄存器，從而可以獲知關(guān)鍵節(jié)點處對應(yīng)的電子元件工作是否正常。實際應(yīng)用中，由于所述IC和VLSI會包含上百萬甚至上千萬電子元件，而每個電子元件對應(yīng)的掃描測試圖形有所不同，在向所述集成電路的各個電子元件依次輸入對應(yīng)的掃描測試圖形時，掃描測試機臺需提供每通道上百兆的存儲深度的存儲器，以記錄依次序排列的各個掃描測試圖形。這對存儲器的要求較高，從而增加了掃描測試的成本。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種可降低測試成本的掃描測試方法。為了解決上述問題，本發(fā)明提供一種掃描測試方法，包括在第一存儲器中按照集成電路中關(guān)鍵節(jié)點的次序依次寫入與關(guān)鍵節(jié)點相對應(yīng)的掃描測試圖形，所述第一存儲器存儲地址的順序與所述關(guān)鍵節(jié)點的次序相匹配，所述掃描測試圖形包括與關(guān)鍵節(jié)點相對應(yīng)的輸入圖形、與所述輸入圖形相對應(yīng)的標(biāo)準(zhǔn)輸出結(jié)果；按照第一存儲器存儲地址的順序依次將輸入圖形輸入至集成電路中進行掃描測試；獲取與所述輸入圖形相對應(yīng)輸出結(jié)果，將所述輸出結(jié)果與標(biāo)準(zhǔn)輸出結(jié)果進行比較，并將所述比較結(jié)果按照集成電路中關(guān)鍵節(jié)點的次序依次寫入第二存儲器中，所述第二存儲器存儲地址的順序與所述關(guān)鍵節(jié)點的次序相匹配； 基于所述第二存儲器中的比較結(jié)果，獲知與所述第二存儲器存儲地址相對應(yīng)的集成電路中關(guān)鍵節(jié)點是否處于正常工作狀態(tài)?？蛇x地，所述掃描測試方法采用Kalos測試機臺進行測試，所述在第一存儲器中按照集成電路中關(guān)鍵節(jié)點的次序依次寫入與關(guān)鍵節(jié)點相對應(yīng)的掃描測試圖形的步驟之前， 將集成電路的掃描測試圖形轉(zhuǎn)換為與第一存儲器相匹配的格式。可選地，所述第一存儲器為數(shù)據(jù)緩沖存儲器，所述將集成電路的掃描測試圖形轉(zhuǎn)換為第一存儲器相匹配的格式的步驟包括將掃描測試圖形轉(zhuǎn)換為HEX格式。可選地，包括若集成電路的關(guān)鍵節(jié)點的輸出結(jié)果不確定，在所述按照第一存儲器存儲地址的順序依次將輸入圖形輸入至集成電路中進行掃描測試的步驟之前，在第二存儲器中與所述關(guān)鍵節(jié)點相對應(yīng)的存儲地址處預(yù)先進行標(biāo)記，在將所述比較結(jié)果按照集成電路中關(guān)鍵節(jié)點的次序依次寫入第二存儲器中的步驟中，所述第二存儲器中預(yù)先進行標(biāo)記的存儲地址處不再寫入比較結(jié)果?？蛇x地，所述在第一存儲器中按照集成電路中關(guān)鍵節(jié)點的次序依次寫入與關(guān)鍵節(jié)點相對應(yīng)的掃描測試圖形的步驟包括依次寫入與各集成電路的關(guān)鍵節(jié)點相對應(yīng)的輸入圖形，在寫完輸入圖形之后，開始寫入與所述集成電路的關(guān)鍵節(jié)點相對應(yīng)的標(biāo)準(zhǔn)輸出結(jié)果?？蛇x地，所述在第一存儲器中按照集成電路中關(guān)鍵節(jié)點的次序依次寫入與關(guān)鍵節(jié)點相對應(yīng)的掃描測試圖形的步驟包括寫入與第一關(guān)鍵節(jié)點相對應(yīng)的輸入圖形，隨后在相鄰存儲地址寫入與所述第一關(guān)鍵節(jié)點相對應(yīng)的標(biāo)準(zhǔn)輸出結(jié)果，之后在相鄰存儲地址寫入與所述第二關(guān)鍵節(jié)點對應(yīng)的輸入圖形，隨后在相鄰存儲地址寫入與所述第二關(guān)鍵節(jié)點相對應(yīng)的標(biāo)準(zhǔn)輸出結(jié)果，直至將所有的輸入圖形和輸出結(jié)果寫入第一存儲器中。可選地，所述將所述輸出結(jié)果與標(biāo)準(zhǔn)輸出結(jié)果進行比較，并將所述比較結(jié)果按照集成電路中關(guān)鍵節(jié)點的次序依次寫入第二存儲器中的步驟包括如果所述輸出結(jié)果與所述標(biāo)準(zhǔn)輸出結(jié)果相同，在所述第二存儲器相應(yīng)存儲地址處寫入“0”，如果所述輸出結(jié)果與所述標(biāo)準(zhǔn)輸出結(jié)果不相同，在所述第二存儲器相應(yīng)存儲地址處寫入“ 1”。可選地，所述基于所述第二存儲器中的比較結(jié)果，獲知與所述第二存儲器存儲地址相對應(yīng)的集成電路中關(guān)鍵節(jié)點是否處于正常工作狀態(tài)的步驟包括相對于在第二存儲器中寫入比較結(jié)果之前，如果第二存儲器中“ 1，，的個數(shù)有所增加，則所述集成電路未通過掃描測試，如果第二存儲器中“1”的個數(shù)未增加，則所述集成電路通過了掃描測試?？蛇x地，所述基于所述第二存儲器中的比較結(jié)果，獲知與所述第二存儲器存儲地址相對應(yīng)的集成電路中關(guān)鍵節(jié)點是否處于正常工作狀態(tài)的步驟包括基于所述第二存儲器中增加的“1”的存儲地址獲知集成電路中未處于正常工作狀態(tài)的關(guān)鍵節(jié)點的位置。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點1.按照集成電路中關(guān)鍵節(jié)點的次序依次寫入與關(guān)鍵節(jié)點相對應(yīng)的掃描測試圖形， 所述第一存儲器存儲地址的順序與所述關(guān)鍵節(jié)點的次序相匹配，因此基于所述存儲地址， 可以獲知各電子元件對應(yīng)的掃描測試圖形的順序，從而對第一存儲器的存儲深度的要求較低，降低了掃描測試成本。2.所述掃描測試方法可在對存儲器進行測試的Kalos測試機臺上進行，降低了掃描測試的成本。


圖1是本發(fā)明掃描測試方法一實施方式的流程示意圖。
具體實施例方式為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施方式
做詳細的說明。在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來實施，因此本發(fā)明不受下面公開的具體實施例的限制?，F(xiàn)有技術(shù)中，存儲器測試機臺的價格較低。然而對存儲器進行測試時使用的測試圖形為有規(guī)律的變化的測試圖形，并且至少有兩個較大的DRAM存儲器用來存儲代碼或用來收集被測存儲器的失效信息，這與邏輯集成電路測試圖形有所不同(對應(yīng)于集成電路中上千萬電子元件，其對應(yīng)的掃描測試圖形有所不同)。為了降低集成電路掃描測試的成本， 本發(fā)明的發(fā)明提供一種可在存儲器測試機臺上實現(xiàn)邏輯集成電路掃描測試的方法。為了解決現(xiàn)有技術(shù)的問題，本發(fā)明提供一種掃描測試方法，參考圖1示出了本發(fā)明掃描測試方法一實施方式的流程示意圖，所述掃描測試方法大致包括以下步驟Si，在第一存儲器中按照集成電路中關(guān)鍵節(jié)點的次序依次寫入與關(guān)鍵節(jié)點相對應(yīng)的掃描測試圖形，所述第一存儲器存儲地址的順序與所述關(guān)鍵節(jié)點的次序相匹配，所述掃描測試圖形包括與關(guān)鍵節(jié)點相對應(yīng)的輸入圖形、與所述輸入圖形相對應(yīng)的標(biāo)準(zhǔn)輸出結(jié)果；S2，按照第一存儲器存儲地址的順序依次將輸入圖形輸入至集成電路中進行掃描測試；S3，獲取與所述輸入圖形相對應(yīng)輸出結(jié)果，將所述輸出結(jié)果與標(biāo)準(zhǔn)輸出結(jié)果進行比較，并將所述比較結(jié)果按照集成電路中關(guān)鍵節(jié)點的次序依次寫入第二存儲器中，所述第二存儲器存儲地址的順序與所述關(guān)鍵節(jié)點的次序相匹配；S4,基于所述第二存儲器中的比較結(jié)果，獲知與所述第二存儲器存儲地址相對應(yīng)的集成電路中關(guān)鍵節(jié)點是否處于正常工作狀態(tài)。下面結(jié)合具體實施例和附圖，對本發(fā)明掃描測試方法的技術(shù)方案做詳細介紹。執(zhí)行步驟Si，本實施例中，采用進行存儲器測試的Kalos測試機臺進行測試，但是本發(fā)明并不限制于此。所述Kalos測試機臺包括分別用來存儲測試圖形、用來存儲測試結(jié)果的存儲器。所述Kalos測試機臺中第一存儲器為用于存儲測試圖形的存儲器，具體地，所述第一存儲器為數(shù)據(jù)緩沖存儲器(Data Buffer Memory, DBM)。較佳地，在將掃描測試圖形寫入所述第一存儲器之前，需將集成電路的掃描測試圖形轉(zhuǎn)換為與第一存儲器相匹配的格式。具體地，將掃描測試圖形轉(zhuǎn)換為與DBM相匹配的 HEX格式。例如，所述掃描測試圖形為2進制，而所述HEX格式的數(shù)據(jù)為16進制。在第一存儲器中按照集成電路中關(guān)鍵節(jié)點的次序依次寫入與關(guān)鍵節(jié)點相對應(yīng)的掃描測試圖形，所述第一存儲器存儲地址的順序與所述關(guān)鍵節(jié)點的次序相匹配。在進行掃描測試時，集成電路中關(guān)鍵節(jié)點會依次接收到與其對應(yīng)的掃描測試圖形，此處所述關(guān)鍵節(jié)點的次序指的是按照關(guān)鍵節(jié)點接收掃描測試圖形的次序。由于第一存儲器中每個存儲單元均有相應(yīng)的存儲地址，在第一存儲器中存儲掃描測試圖形時，依照關(guān)鍵節(jié)點的次序在存儲地址對應(yīng)的存儲單元中存儲信息，從而使第一存儲器中存儲掃描測試圖形的存儲地址的順序與所述關(guān)鍵節(jié)點的次序相同。此處，所述掃描測試圖形包括輸入圖形、以及與所述輸入圖形相對應(yīng)的標(biāo)準(zhǔn)輸出結(jié)果。具體地，在第一存儲器中按照第一存儲器存儲地址依次寫入掃描測試圖形時，可從第一存儲器存儲地址開始在不同的存儲地址依次寫入與各集成電路的關(guān)鍵節(jié)點相對應(yīng)的輸入圖形。在寫完輸入圖形之后，開始寫入與所述集成電路的關(guān)鍵節(jié)點相對應(yīng)的標(biāo)準(zhǔn)輸出結(jié)果。在其他實施例中，還可以是從第一存儲器存儲地址開始寫入與第一關(guān)鍵節(jié)點相對應(yīng)的輸入圖形，隨后在相鄰存儲地址寫入與所述第一關(guān)鍵節(jié)點相對應(yīng)的標(biāo)準(zhǔn)輸出結(jié)果，之后在相鄰存儲地址寫入與所述第二關(guān)鍵節(jié)點對應(yīng)的輸入圖形，隨后在相鄰存儲地址寫入與所述第二關(guān)鍵節(jié)點相對應(yīng)的標(biāo)準(zhǔn)輸出結(jié)果，……，直至將所有的輸入圖形和輸出結(jié)果寫入第一存儲器中。本發(fā)明對掃描測試圖形的寫入方式不做限制。需要說明的是，此處所述與輸入圖形相對應(yīng)的標(biāo)準(zhǔn)輸出結(jié)果指的是，向集成電路的關(guān)鍵節(jié)點輸入所述輸入圖形時，電子元件處于正常工作狀態(tài)時應(yīng)該輸出的輸出結(jié)果。由于集成電路的設(shè)計方式是已知的，在向集成電路輸入特定輸入圖形時，集成電路中關(guān)鍵節(jié)點的輸出結(jié)果亦為已知。由于所述掃描測試圖形按照第一存儲器的存儲地址依次寫入，因此基于所述存儲地址，可以獲知各電子元件對應(yīng)的掃描測試圖形的順序，從而無需為每一個通道分別準(zhǔn)備一個存儲深度較大的存儲器，使用Kalos測試機臺的數(shù)據(jù)緩沖存儲器即可，降低了掃描測試的成本。此外，在Kalos測試機臺中的第一存儲器的不同存儲地址位置處記錄的輸入圖形為不具有周期性的圖形。執(zhí)行步驟S2，由于掃描測試圖形的寫入方式已知，按照第一存儲器的存儲地址，依次將輸入圖形輸入至集成電路中，對集成電路的關(guān)鍵節(jié)點進行掃描測試。執(zhí)行步驟S3，在向集成電路的關(guān)鍵節(jié)點輸入所述輸入圖形的同時，與所述集成電路關(guān)鍵節(jié)點相對應(yīng)的移位寄存器中會保存輸出結(jié)果，從所述移位寄存器中獲取與所述集成電路關(guān)鍵節(jié)點相對應(yīng)的輸出結(jié)果。從所述第一存儲器中的相應(yīng)存儲地址處獲得與所述集成電路關(guān)鍵節(jié)點相對應(yīng)的標(biāo)準(zhǔn)輸出結(jié)果，對所述輸出結(jié)果和標(biāo)準(zhǔn)輸出結(jié)果進行比較。如果相同，表示所述關(guān)鍵節(jié)點處于正常工作狀態(tài)，如果不相同，標(biāo)示所述關(guān)鍵節(jié)點處于失效狀態(tài)。具體地，如果所述輸出結(jié)果和標(biāo)準(zhǔn)輸出結(jié)果相同，記錄比較結(jié)果為“0”，如果所述輸出結(jié)果和標(biāo)準(zhǔn)輸出結(jié)果不相同，記錄比較結(jié)果為“ 1 ”，并將所述記錄結(jié)果發(fā)送至第二存儲器中，本實施例中從第二存儲器中的起始地址開始記錄所述比較結(jié)果，但是本發(fā)明并不限制于此。執(zhí)行步驟S4，Kalos測試機臺包括第二存儲器，用于存儲比較結(jié)果。具體地，不斷地向所述集成電路的關(guān)鍵節(jié)點輸入所述輸入圖形進行測試，之后進行比較，并將比較結(jié)果輸入至第二存儲器中。這樣所述第二存儲器從起始地址依序存儲了各集成電路關(guān)鍵節(jié)點相對應(yīng)的比較結(jié)果。具體地，由于比較結(jié)果為“1”表示關(guān)鍵節(jié)點處于失效狀態(tài)，計算所述第二存儲器中 “ 1 ”的數(shù)量，如果與第二存儲器中寫入比較結(jié)果之前相比，第二存儲器中“ 1 ”的數(shù)量有所增加，那么所述集成電路沒有通過掃描測試。由于本實施例中，所述第二存儲器之前未寫入 “1”，因此如果最終第二存儲器中“1”的數(shù)量大于0，那么所述集成電路沒有通過掃描測試， 基于所述“1”的存儲地址位置可以獲得與所述存儲地址位置對應(yīng)的集成電路的關(guān)鍵節(jié)點位置，從而可對所述集成電路關(guān)鍵節(jié)點處的電子元件進行定位分析。需要說明的是，在上述實施例中以集成電路的每個關(guān)鍵節(jié)點具有確定的標(biāo)準(zhǔn)輸出結(jié)果為例，但是實際應(yīng)用中，集成電路的部分關(guān)鍵節(jié)點的輸出結(jié)果可以是不確定的，例如， 所述關(guān)鍵節(jié)點輸出結(jié)果可以是“1”，也可以是“0”。對于集成電路的部分關(guān)鍵節(jié)點的輸出結(jié)果不確定(例如所述部分關(guān)鍵節(jié)點的輸出結(jié)果有可能為“1”，也有可能為“0”，所述“1” “0”的輸出結(jié)果都是關(guān)鍵節(jié)點正常工作時的輸出結(jié)果)的實施例，需在對集成電路進行掃描測試之前，在第二存儲器中與所述關(guān)鍵節(jié)點相對應(yīng)的存儲地址處預(yù)先進行標(biāo)記，所述第二存儲器中預(yù)先進行標(biāo)記的存儲地址處不再寫入比較結(jié)果，具體地可以標(biāo)記為“1”，但是本發(fā)明對此不做限制。這樣，在執(zhí)行步驟S4時，與在第二存儲器中寫入比較結(jié)果之前相比，如果第二存儲器中“ 1，，的數(shù)量沒有增加，則表示集成電路關(guān)鍵節(jié)點的各電子元件處于正常工作狀態(tài)，如果第二存儲器中“1”的數(shù)量有所增加則表示集成電路未通過所述掃描測試，從而對集成電路實現(xiàn)了掃描測試。由于Kalos測試機臺可執(zhí)行上述步驟Sl S4，本發(fā)明的集成電路掃描測試方法可以再用于進行存儲器測試的測試機臺上進行，從而節(jié)省了測試成本。此外，需要說明的是，上述實施例以在進行存儲器測試的測試機臺上進行集成電路掃描測試為例，但是本發(fā)明并不限制于此，還可以是在其他測試機臺上進行所述集成電路掃描測試，因為本發(fā)明對邏輯集成電路每個信號的測試圖形的存儲深度要求不高，可以降低測試成本。本發(fā)明雖然已以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案做出可能的變動和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護范圍。
權(quán)利要求
1.一種掃描測試方法，其特征在于，包括在第一存儲器中按照集成電路中關(guān)鍵節(jié)點的次序依次寫入與關(guān)鍵節(jié)點相對應(yīng)的掃描測試圖形，所述第一存儲器存儲地址的順序與所述關(guān)鍵節(jié)點的次序相匹配，所述掃描測試圖形包括與關(guān)鍵節(jié)點相對應(yīng)的輸入圖形、與所述輸入圖形相對應(yīng)的標(biāo)準(zhǔn)輸出結(jié)果；按照第一存儲器存儲地址的順序依次將輸入圖形輸入至集成電路中進行掃描測試；獲取與所述輸入圖形相對應(yīng)輸出結(jié)果，將所述輸出結(jié)果與標(biāo)準(zhǔn)輸出結(jié)果進行比較，并將所述比較結(jié)果按照集成電路中關(guān)鍵節(jié)點的次序依次寫入第二存儲器中，所述第二存儲器存儲地址的順序與所述關(guān)鍵節(jié)點的次序相匹配；基于所述第二存儲器中的比較結(jié)果，獲知與所述第二存儲器存儲地址相對應(yīng)的集成電路中關(guān)鍵節(jié)點是否處于正常工作狀態(tài)。
2.如權(quán)利要求1所述的掃描測試方法，其特征在于，所述掃描測試方法采用Kalos測試機臺進行測試，所述在第一存儲器中按照集成電路中關(guān)鍵節(jié)點的次序依次寫入與關(guān)鍵節(jié)點相對應(yīng)的掃描測試圖形的步驟之前，將集成電路的掃描測試圖形轉(zhuǎn)換為與第一存儲器相匹配的格式。
3.如權(quán)利要求2所述的掃描測試方法，其特征在于，所述第一存儲器為數(shù)據(jù)緩沖存儲器，所述將集成電路的掃描測試圖形轉(zhuǎn)換為第一存儲器相匹配的格式的步驟包括將掃描測試圖形轉(zhuǎn)換為HEX格式。
4.如權(quán)利要求1所述的掃描測試方法，其特征在于，包括若集成電路的關(guān)鍵節(jié)點的輸出結(jié)果不確定，在所述按照第一存儲器存儲地址的順序依次將輸入圖形輸入至集成電路中進行掃描測試的步驟之前，在第二存儲器中與所述關(guān)鍵節(jié)點相對應(yīng)的存儲地址處預(yù)先進行標(biāo)記，在將所述比較結(jié)果按照集成電路中關(guān)鍵節(jié)點的次序依次寫入第二存儲器中的步驟中，所述第二存儲器中預(yù)先進行標(biāo)記的存儲地址處不再寫入比較結(jié)果。
5.如權(quán)利要求1所述的掃描測試方法，其特征在于，所述在第一存儲器中按照集成電路中關(guān)鍵節(jié)點的次序依次寫入與關(guān)鍵節(jié)點相對應(yīng)的掃描測試圖形的步驟包括依次寫入與各集成電路的關(guān)鍵節(jié)點相對應(yīng)的輸入圖形，在寫完輸入圖形之后，開始寫入與所述集成電路的關(guān)鍵節(jié)點相對應(yīng)的標(biāo)準(zhǔn)輸出結(jié)果。
6.如權(quán)利要求1所述的掃描測試方法，其特征在于，所述在第一存儲器中按照集成電路中關(guān)鍵節(jié)點的次序依次寫入與關(guān)鍵節(jié)點相對應(yīng)的掃描測試圖形的步驟包括寫入與第一關(guān)鍵節(jié)點相對應(yīng)的輸入圖形，隨后在相鄰存儲地址寫入與所述第一關(guān)鍵節(jié)點相對應(yīng)的標(biāo)準(zhǔn)輸出結(jié)果，之后在相鄰存儲地址寫入與所述第二關(guān)鍵節(jié)點對應(yīng)的輸入圖形，隨后在相鄰存儲地址寫入與所述第二關(guān)鍵節(jié)點相對應(yīng)的標(biāo)準(zhǔn)輸出結(jié)果，直至將所有的輸入圖形和輸出結(jié)果寫入第一存儲器中。
7.如權(quán)利要求1所述的掃描測試方法，其特征在于，所述將所述輸出結(jié)果與標(biāo)準(zhǔn)輸出結(jié)果進行比較，并將所述比較結(jié)果按照集成電路中關(guān)鍵節(jié)點的次序依次寫入第二存儲器中的步驟包括如果所述輸出結(jié)果與所述標(biāo)準(zhǔn)輸出結(jié)果相同，在所述第二存儲器相應(yīng)存儲地址處寫入“O ”，如果所述輸出結(jié)果與所述標(biāo)準(zhǔn)輸出結(jié)果不相同，在所述第二存儲器相應(yīng)存儲地址處寫入“1”。
8.如權(quán)利要求7所述的掃描測試方法，其特征在于，所述基于所述第二存儲器中的比較結(jié)果，獲知與所述第二存儲器存儲地址相對應(yīng)的集成電路中關(guān)鍵節(jié)點是否處于正常工作狀態(tài)的步驟包括相對于在第二存儲器中寫入比較結(jié)果之前，如果第二存儲器中“1”的個數(shù)有所增加，則所述集成電路未通過掃描測試，如果第二存儲器中“ 1”的個數(shù)未增加，則所述集成電路通過了掃描測試。
9.如權(quán)利要求8所述的掃描測試方法，其特征在于，所述基于所述第二存儲器中的比較結(jié)果，獲知與所述第二存儲器存儲地址相對應(yīng)的集成電路中關(guān)鍵節(jié)點是否處于正常工作狀態(tài)的步驟包括基于所述第二存儲器中增加的“1”的存儲地址獲知集成電路中未處于正常工作狀態(tài)的關(guān)鍵節(jié)點的位置。
全文摘要
一種掃描測試方法，包括在第一存儲器中按照集成電路中關(guān)鍵節(jié)點的次序依次寫入與關(guān)鍵節(jié)點相對應(yīng)的掃描測試圖形，第一存儲器存儲地址的順序與關(guān)鍵節(jié)點的次序相匹配，掃描測試圖形包括與關(guān)鍵節(jié)點相對應(yīng)的輸入圖形、與輸入圖形相對應(yīng)的標(biāo)準(zhǔn)輸出結(jié)果；按照第一存儲器存儲地址的順序依次將輸入圖形輸入至集成電路中進行掃描測試；獲取與輸入圖形相對應(yīng)輸出結(jié)果，將輸出結(jié)果與標(biāo)準(zhǔn)輸出結(jié)果進行比較，并將比較結(jié)果按照關(guān)鍵節(jié)點的次序依次寫入第二存儲器中，第二存儲器存儲地址的順序與關(guān)鍵節(jié)點的次序相匹配；基于第二存儲器中的比較結(jié)果，獲知與第二存儲器存儲地址相對應(yīng)的集成電路中關(guān)鍵節(jié)點是否處于正常工作狀態(tài)。本發(fā)明可以降低掃描測試成本。
文檔編號G01R31/317GK102435935SQ201110335659
公開日2012年5月2日 申請日期2011年10月28日 優(yōu)先權(quán)日2011年10月28日
發(fā)明者索鑫 申請人:上海宏力半導(dǎo)體制造有限公司