專利名稱：硅通孔測試結(jié)構(gòu)及測試方法
技術(shù)領域：
本發(fā)明涉及半導體測試技術(shù)領域，特別涉及一種用于測試硅通孔隔離區(qū)半徑的硅通孔測試結(jié)構(gòu)及測試方法。
背景技術(shù)：
隨著便攜式電子設備例如手機等的快速發(fā)展，便攜式電子設備的體積變得越來越小，提供的功能變得越來越廣泛，因此非常有必要在不增加設備尺寸的前提下，提高內(nèi)置芯片的集成度。由于目前半導體器件的特征尺寸已經(jīng)變得非常小，希望在二維的結(jié)構(gòu)中增加半導體器件的數(shù)量變得越來越困難，因此三維封裝成為一種能有效提高芯片集成度的方法。目前的三維封裝包括基于金線鍵合的芯片堆疊(Die Stacking)、封裝堆疊(PackageStacking)和基于娃通孔(Through Silicon Via, TSV)的三維堆疊。其中，利用娃通孔的三維堆疊技術(shù)具有以下三個優(yōu)點:(I)高密度集成。通過三維堆疊，可以大幅度的提高半導體器件的集成度，減小封裝的幾何尺寸，滿足微電子產(chǎn)品對于多功能和小型化的需求；(2)提高電性能。由于硅通孔技術(shù)可以大幅地縮短電互連的長度，從而可以很好地解決出現(xiàn)在二維系統(tǒng)級芯片(SOC)技術(shù)中的信號延遲等問題，提高電性能；(3)多功能集成。傳統(tǒng)的二維SOC技術(shù)必須通過復雜的設計以及很大的芯片尺寸來實現(xiàn)將具有有限幾種功能的芯片進行集成，很難實現(xiàn)多功能芯片的集成，而通過利用硅通孔技術(shù)，可以把具有不同功能的芯片(如射頻、內(nèi)存、邏輯、MEMS等)集成在一起來實現(xiàn)封裝芯片的多功能。因此，所述利用硅通孔互連結(jié)構(gòu)的三維堆疊技術(shù)日益成為一種較為流行的芯片封裝技術(shù)。目前形成硅通孔的主要方法包括:利用干法刻蝕在硅襯底的第一表面形成通孔；在所述通孔側(cè)壁和底部表面形成隔離層；采用電鍍的方法將銅填充滿所述通孔，并用化學機械拋光移除多余的銅電鍍層；對所述娃襯底的與第一表面相對的第二表面進行化學機械拋光，直到暴露出填充滿銅的通孔，形成硅通孔。更多關(guān)于硅通孔的信息請參考公開號為US2010/0171226A1的美國專利文獻。但是由于硅通孔貫穿整個晶圓，所述硅通孔會對附近的晶圓結(jié)構(gòu)和半導體器件造成影響，但目前還沒有能有效地測試硅通孔對附近的晶圓結(jié)構(gòu)和半導體器件造成影響的半導體測試結(jié)構(gòu)。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種硅通孔測試結(jié)構(gòu)及測試方法，利用所述硅通孔測試結(jié)構(gòu)及測試方法可以能容易地獲得硅通孔隔離區(qū)的半徑，測量精確、靈敏且方便快捷。為解決上述問題，本發(fā)明實施例提供了一種硅通孔測試結(jié)構(gòu)，包括:硅襯底，貫穿所述硅襯底的硅通孔；圍繞著所述硅通孔排列的若干MOS晶體管，所述MOS晶體管圍繞所述硅通孔的圓心圍成若干個同心圓環(huán)。可選的，所述MOS晶體管包括NMOS晶體管和PMOS晶體管。
可選的，所述NMOS晶體管和PMOS晶體管的數(shù)量至少各為2個?？蛇x的,位于同一圓環(huán)上的所述NMOS晶體管和PMOS晶體管是間隔排列?？蛇x的，位于同一圓環(huán)上的所述NMOS晶體管和PMOS晶體管是與硅通孔的圓心呈等角度排列?？蛇x的，所述NMOS晶體管和PMOS晶體管圍繞所述硅通孔的圓心呈放射狀排列。可選的,位于同一射線上的NMOS晶體管和PMOS晶體管間隔排列?？蛇x的，所述同心圓環(huán)之間的間距相等。可選的，所述MOS晶體管的柵極長度方向平行或垂直于所述從硅通孔的圓心發(fā)出的且穿過所述MOS晶體管中心位置的射線。本發(fā)明實施例還提供了一種利用所述硅通孔測試結(jié)構(gòu)的測試方法，包括:提供硅通孔測試結(jié)構(gòu)，測試所述硅通孔測試結(jié)構(gòu)中的MOS晶體管的第一電學參數(shù)；提供周圍未形成有娃通孔的MOS晶體管，測試所述周圍未形成有娃通孔的MOS晶體管的第二電學參數(shù)； 將所述第一電學參數(shù)與第二電學參數(shù)進行比較，獲得所述硅通孔隔離區(qū)的半徑?？蛇x的，依次將不同圓環(huán)上的MOS晶體管對應的第一電學參數(shù)與第二電學參數(shù)進行比較，當檢測到若干個所述第一電學參數(shù)和第二電學參數(shù)相同時，在對應的MOS晶體管所在的圓環(huán)的半徑值中選取最小值，所述最小值即為所述硅通孔隔離區(qū)的半徑?？蛇x的，所述第一電學參數(shù)、第二電學參數(shù)的類型包括:閾值電壓、飽和漏極電流、截止漏極電流、導通電阻、柵極電流、跨導、源漏電導、電壓放大系數(shù)其中一種或幾種?？蛇x的，所述周圍未形成有硅通孔的MOS晶體管擺放位置、擺放間距與硅通孔測試結(jié)構(gòu)中的MOS晶體管的擺放位置、擺放間距相同?？蛇x的，所述周圍未形成有硅通孔的MOS晶體管的形成工藝和器件尺寸與硅通孔測試結(jié)構(gòu)中的MOS晶體管的形成工藝和器件尺寸相同。本發(fā)明實施例還提供了另一種利用所述硅通孔測試結(jié)構(gòu)的測試方法，包括:提供硅通孔測試結(jié)構(gòu)，利用所述硅通孔測試結(jié)構(gòu)中的位于某一圓環(huán)上的MOS晶體管連接成第一環(huán)形振蕩器；提供第二環(huán)形振蕩器；測量所述第一環(huán)形振蕩器和第二環(huán)形振蕩器的振蕩周期并進行比較，獲得所述硅通孔隔離區(qū)的半徑?？蛇x的，依次測試不同圓環(huán)對應的第一環(huán)形振蕩器的第一振蕩周期，并與所述第二環(huán)形振蕩器的第二振蕩周期進行比較，當檢測到若干個所述第一環(huán)形振蕩器的第一振蕩周期和第二環(huán)形振蕩器的第二振蕩周期相同時，在對應的圓環(huán)的半徑值中選取最小值，所述最小值即為所述硅通孔隔離區(qū)的半徑。可選的，所述第二環(huán)形振蕩器由周圍未形成有硅通孔的MOS晶體管連接而成?？蛇x的，所述第二環(huán)形振蕩器中的MOS晶體管的擺放位置、擺放間距與第一環(huán)形振蕩器中的MOS晶體管的擺放位置、擺放間距相同?？蛇x的，所述第一環(huán)形振蕩器的器件連接關(guān)系和MOS晶體管數(shù)量與第二環(huán)形振蕩器的器件連接關(guān)系和MOS晶體管數(shù)量相同。
可選的，所述第一環(huán)形振蕩器的MOS晶體管的器件尺寸和形成工藝與第二環(huán)形振蕩器的MOS晶體管的器件尺寸和形成工藝相同。與現(xiàn)有技術(shù)相比，本發(fā)明實施例具有以下優(yōu)點:在本發(fā)明實施例的硅通孔測試結(jié)構(gòu)中，所述MOS晶體管圍繞所述硅通孔的圓心圍成若干個同心圓環(huán)，將不同圓環(huán)上的MOS晶體管與周圍未形成有硅通孔的MOS晶體管的電學參數(shù)進行比較，獲得硅通孔周圍沒有通孔應力影響的隔離區(qū)的半徑，測量方便快捷。進一步的，通過將位于同一圓環(huán)上的MOS晶體管連接形成第一環(huán)形振蕩器，并將所述第一環(huán)形振蕩器的第一振蕩周期與第二環(huán)形振蕩器的第二振蕩周期進行比較，從而可以檢測出位于所述圓環(huán)上的MOS晶體管是否受到硅通孔產(chǎn)生的應力的影響，由于利用環(huán)形振蕩器進行測試能檢測出硅通孔的應力產(chǎn)生的非常細微影響，測量精確靈敏且方便快捷。


圖1至圖3為本發(fā)明三個實施例的硅通孔測試結(jié)構(gòu)的結(jié)構(gòu)示意圖；圖4為本發(fā)明一實施例的測試方法的流程示意圖；圖5為本發(fā)明另一實施例的測試方法的流程示意圖；圖6為本發(fā)明實施例的第一環(huán)形振蕩器的電路圖；圖7為本發(fā)明實施例的第一環(huán)形振蕩器中非門的電路圖。
具體實施例方式在現(xiàn)有技術(shù)中，為了能使芯片實現(xiàn)三維堆疊，硅通孔貫穿整個硅襯底以實現(xiàn)上下兩個芯片之間的電連接。其中，所述硅通孔中填充的是銅，所述銅和硅襯底之間形成有隔離層用于阻止銅擴散到硅襯底中。但是當所述硅襯底的溫度發(fā)生變化時，由于所述銅和硅襯底的熱膨脹系數(shù)不匹配，容易使得硅通孔對周圍的硅襯底產(chǎn)生拉伸或壓縮應力，所述拉伸或壓縮應力的大小與離硅通孔的距離成反比，所述拉伸或壓縮應力使得最終在所述硅通孔周圍形成的MOS晶體管的溝道區(qū)的晶格常數(shù)發(fā)生了變化，從而使得載流子的遷移率發(fā)生了變化，影響了器件的電學參數(shù)。因此，為了避免MOS晶體管的電學參數(shù)發(fā)生變化，使得最終形成的集成電路的性能發(fā)生改變，不易控制，應該在所述硅通孔周圍的區(qū)域設置隔離區(qū)，即在集成電路設計中所述隔離區(qū)內(nèi)不得設置有MOS晶體管，但目前還沒有一種能有效地測試硅通孔隔離區(qū)半徑的測試方法和對應的測試結(jié)構(gòu)。因此，發(fā)明人經(jīng)過研究，提出了一種硅通孔測試結(jié)構(gòu)及測試方法，所述硅通孔測試結(jié)構(gòu)包括:硅襯底，貫穿所述硅襯底的硅通孔；圍繞著所述硅通孔排列的若干MOS晶體管，所述MOS晶體管圍繞所述硅通孔的圓心圍成若干個同心圓環(huán)。由于所述硅通孔測試結(jié)構(gòu)的MOS晶體管圍成若干個同心圓環(huán)，依次將不同圓環(huán)上的MOS晶體管對應的第一電學參數(shù)與周圍未形成有硅通孔的MOS晶體管對應的第二電學參數(shù)進行比較，當檢測到若干個所述第一電學參數(shù)和第二電學參數(shù)相同時，在對應的MOS晶體管所在的圓環(huán)的半徑值中選取最小值，所述最小值即為所述硅通孔隔離區(qū)的半徑。因此，利用本發(fā)明實施例能很方便地測得硅通孔隔離區(qū)的半徑，所述半徑為半導體器件到硅通孔側(cè)壁的最小間距。為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施方式
做詳細的說明。在詳述本發(fā)明實施例時，為便于說明，表示測試結(jié)構(gòu)的示意圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應限制本發(fā)明的保護范圍。此外，在實際制作中應包含長度、寬度及深度的三維空間尺寸。本發(fā)明實施例首先提供了 一種硅通孔測試結(jié)構(gòu)，請參考圖1，為本發(fā)明實施例的硅通孔測試結(jié)構(gòu)的俯視視角的結(jié)構(gòu)示意圖，包括:硅襯底，貫穿所述硅襯底的硅通孔110 ;圍繞著所述硅通孔110排列的若干MOS晶體管，所述MOS晶體管圍繞所述硅通孔110的圓心圍成若干個同心圓環(huán)。在本實施例中，所述MOS晶體管包括NMOS晶體管120和PMOS晶體管130。以所述硅通孔Iio的中心為圓心，所述NMOS晶體管120和PMOS晶體管130圍繞圓心圍成若干個同心圓環(huán)，所述不同圓環(huán)之間的間距相等。由于所述間距是確定的，在測試時只需要測試出位于第幾個圓環(huán)上的MOS晶體管不再受到硅通孔產(chǎn)生的應力作用的影響，就能測試出硅通孔隔離區(qū)的半徑，方便快捷。其中，為了附圖的簡單明了，本實施例的圖1中的NMOS晶體管120和PMOS晶體管130圍成了三個同心圓環(huán)01、02、03，在其他實施例中，所述同心圓環(huán)的數(shù)量可根據(jù)不同的間距和不同的硅通孔工藝具體設定。在所述MOS晶體管圍成的同心圓環(huán)中，每個圓環(huán)上都形成有NMOS晶體管和PMOS晶體管，由于不同的應力作用對NMOS晶體管和PMOS晶體管的影響各不相同，通過在距離所述娃通孔側(cè)壁相同間距的同一圓環(huán)上設置有NMOS晶體管和PMOS晶體管,可同時檢測所述圓環(huán)上的NMOS晶體管和PMOS晶體管是否會受到硅通孔應力作用的影響，檢測所述NMOS晶體管和PMOS晶體管的電學參數(shù)是否變化，從而判斷出所述圓環(huán)的位置是否處于所述硅通孔隔離區(qū)的范圍。在本實施例中，位于同一圓環(huán)上的NMOS晶體管和PMOS晶體管是間隔排列的，所述NMOS晶體管和PMOS晶體管與硅通孔的圓心呈等角度排列。由于半導體襯底晶向和離子注入的方向會使得具有不同擺放角度的MOS晶體管的電學參數(shù)產(chǎn)生一定的漂移，因此所述NMOS晶體管和PMOS晶體管與硅通孔的圓心呈等角度排列，且所述NMOS晶體管和PMOS晶體管是間隔排列的，可以最大限度地消除因MOS晶體管擺放角度不同帶來的測試誤差，提高測試精確度。在本實施例中，所述MOS晶體管是圍繞所述硅通孔的圓心呈放射狀排列的，相鄰等角度的8條從圓心發(fā)出的射線與3個同心圓環(huán)相交的地方都形成有MOS晶體管，且位于同一射線上的MOS晶體管都為同一類型，即都為NMOS晶體管或都為PMOS晶體管。在其他實施例中，請參考圖2，所述硅通孔測試結(jié)構(gòu)包括:硅襯底，貫穿所述硅襯底的硅通孔210 ；圍繞著所述硅通孔210排列的若干NMOS晶體管220和PMOS晶體管230，所述NMOS晶體管220和PMOS晶體管230圍繞所述硅通孔210的圓心圍成若干個同心圓環(huán)，所述NMOS晶體管220和PMOS晶體管230圍繞所述硅通孔210的圓心呈放射狀排列，位于同一圓環(huán)上的NMOS晶體管220和PMOS晶體管230間隔排列，且位于同一射線上的NMOS晶體管220和PMOS晶體管230間隔排列。由于本發(fā)明實施例中的NMOS晶體管220和PMOS晶體管230不僅在同一圓環(huán)上間隔排列，而且在同一射線上間隔排列，可以減小NMOS晶體管和PMOS晶體管不同擺放角度帶來的測試誤差，提高測試精確度。在本發(fā)明實施例中，所述每個圓環(huán)上的NMOS晶體管和PMOS晶體管的數(shù)量相等，各為4個。在其他實施例中，位于每個圓環(huán)上的NMOS晶體管和PMOS晶體管的數(shù)量至少各為2個。
在本實施例中，所述NMOS晶體管120和PMOS晶體管130的柵極結(jié)構(gòu)長度方向與從硅通孔Iio圓心發(fā)出的且穿過所述NMOS晶體管120或PMOS晶體管130中心位置的射線垂直。在其他實施例中，請參考圖3，所述NMOS晶體管320和PMOS晶體管330的柵極結(jié)構(gòu)長度方向與從硅通孔310圓心發(fā)出的且穿過所述NMOS晶體管320或PMOS晶體管330中心位置的射線平行。由于硅通孔向MOS晶體管的柵極結(jié)構(gòu)長度方向施加應力和向MOS晶體管的柵極結(jié)構(gòu)寬度方向施加應力對MOS晶體管電學參數(shù)的影響是不相同的，通過測試不同擺放角度MOS晶體管，從而能夠保證測試出的硅通孔隔離區(qū)的區(qū)域外任何擺放角度的MOS晶體管都不會受到硅通孔產(chǎn)生的應力的影響。本發(fā)明實施例還提供了 一種利用所述硅通孔測試結(jié)構(gòu)的測試方法，請參考圖4，為所述測試方法的流程示意圖，具體包括:步驟S101，提供硅通孔測試結(jié)構(gòu)，測試所述硅通孔測試結(jié)構(gòu)中的MOS晶體管的第
一電學參數(shù)；步驟S102,提供周圍未形成有娃通孔的MOS晶體管，測試所述周圍未形成有娃通孔的MOS晶體管的第二電學參數(shù)；步驟S103，將所述第一電學參數(shù)與第二電學參數(shù)進行比較，獲得所述硅通孔隔離區(qū)的半徑。下面結(jié)合一具體實施例對本發(fā)明的一種利用所述硅通孔測試結(jié)構(gòu)的測試方法做詳細的說明。執(zhí)行步驟S101，提供硅通孔測試結(jié)構(gòu)，測試所述硅通孔測試結(jié)構(gòu)中的MOS晶體管的第一電學參數(shù)。請參考圖1至圖3，所述硅通孔測試結(jié)構(gòu)的具體結(jié)構(gòu)已在上述的實施例中做了說明，在此不作詳述。分別對位于不同圓環(huán)上、位于不同方向的MOS晶體管的電學參數(shù)進行測試，獲得第一電學參數(shù)。由于所述硅通孔中填充的是銅，當所述硅襯底的溫度發(fā)生變化時，由于所述銅和硅襯底的熱膨脹系數(shù)不匹配，容易使得硅通孔對周圍的硅襯底產(chǎn)生拉伸或壓縮應力，所述拉伸或壓縮應力使得最終在所述硅通孔周圍形成的MOS晶體管的溝道區(qū)的晶格常數(shù)發(fā)生了變化，從而使得載流子的遷移率發(fā)生了變化，會使得器件的電學參數(shù)發(fā)生變化。其中所述電學參數(shù)的類型包括但不限于閾值電壓、飽和漏極電流、截止漏極電流、導通電阻、柵極電流、跨導、源漏電導、電壓放大系數(shù)其中一種或幾種。執(zhí)行步驟S102,提供周圍未形成有娃通孔的MOS晶體管，測試所述周圍未形成有硅通孔的MOS晶體管的第二電學參數(shù)。所述周圍未形成有硅通孔的MOS晶體管的形成工藝和器件尺寸與硅通孔測試結(jié)構(gòu)中的MOS晶體管的形成工藝和器件尺寸相同。且測試所述周圍未形成有硅通孔的MOS晶體管的第一電學參數(shù)的類型也與硅通孔測試結(jié)構(gòu)對應的第一電學參數(shù)的類型也相同。在其他實施例中，所述周圍未形成有硅通孔的MOS晶體管的擺放位置、擺放間距與硅通孔測試結(jié)構(gòu)中的MOS晶體管的擺放位置、擺放間距相同，即所述周圍未形成有硅通孔的MOS晶體管也圍成若干個同心圓環(huán)，形成第二測試結(jié)構(gòu)，所述第二測試結(jié)構(gòu)中的各個圓環(huán)的半徑與所述硅通孔測試結(jié)構(gòu)中的對應圓環(huán)的半徑相同，且所述第二測試結(jié)構(gòu)中位于同一圓環(huán)的MOS晶體管也間隔排列且與圓心呈等角度排列。當對所述硅通孔測試結(jié)構(gòu)中的某一圓環(huán)上的MOS晶體管進行測試時，測試所述第二測試結(jié)構(gòu)中對應圓環(huán)的MOS晶體管的第二電學參數(shù)，并將所述第二電學參數(shù)與所述第一電學參數(shù)進行比較，從而獲得硅通孔隔離區(qū)的半徑。由于所述第二測試結(jié)構(gòu)的MOS晶體管的擺放位置、擺放間距與硅通孔測試結(jié)構(gòu)中的MOS晶體管擺放位置、擺放間距相同，消除了因MOS晶體管不同擺放位置、擺放間距帶來的測試誤差，提高了測試精確度。執(zhí)行步驟S103，將所述第一電學參數(shù)與第二電學參數(shù)進行比較，獲得所述硅通孔隔離區(qū)的半徑。依次將不同圓環(huán)上的MOS晶體管對應的第一電學參數(shù)與周圍未形成有娃通孔的MOS晶體管對應的第二電學參數(shù)進行比較，當檢測到若干個所述第一電學參數(shù)和第二電學參數(shù)相同時，在對應的MOS晶體管所在的圓環(huán)的半徑值中選取最小值，所述最小值即為所述硅通孔隔離區(qū)的半徑。利用所述硅通孔測試結(jié)構(gòu)及測試方法對硅通孔隔離區(qū)的半徑進行測試，只需要測試若干個MOS晶體管的電學參數(shù)，就能獲得硅通孔隔離區(qū)的半徑，方便快捷。本發(fā)明實施例還提供了另一種利用所述通孔測試結(jié)構(gòu)的測試方法，請參考圖5，為所述測試方法的流程示意圖，具體包括:步驟S201，提供硅通孔測試結(jié)構(gòu)，利用所述硅通孔測試結(jié)構(gòu)中的位于某一圓環(huán)上的MOS晶體管連接成第一環(huán)形振蕩器；步驟S202，提供第二環(huán)形振蕩器；步驟S203，測量所述第一環(huán)形振蕩器和第二環(huán)形振蕩器的振蕩周期并進行比較，獲得所述硅通孔的隔離區(qū)域的半徑。下面結(jié)合另一具體實施例對本發(fā)明的另一種利用所述硅通孔測試結(jié)構(gòu)的測試方法做詳細的說明。執(zhí)行步驟S201，提供硅通孔測試結(jié)構(gòu)，利用所述硅通孔測試結(jié)構(gòu)中的位于某一圓環(huán)上的MOS晶體管連接成第一環(huán)形振蕩器。請參考圖1至圖3，所述硅通孔測試結(jié)構(gòu)的具體結(jié)構(gòu)已在上述的實施例中做了說明，在此不作詳述。其中，在本實施例中，位于每個圓環(huán)上的NMOS晶體管和PMOS晶體管的數(shù)量至少各為3個。請參考圖6，為本發(fā)明實施例的第一環(huán)形振蕩器的電路圖，包括:三個相同的非門
10、20、30，所述三個非門的輸入端Ui和輸出端Uo依次串聯(lián)成環(huán)形成第一環(huán)形振蕩器。請參考圖7，為所述非門的電路圖，所述非門由一個NMOS晶體管和一個PMOS晶體管并聯(lián)而成，所述NMOS晶體管和PMOS晶體管的柵極與非門的輸入端Ui電連接，所述NMOS晶體管和PMOS晶體管的漏極與非門的輸出端Uo電連接，所述PMOS晶體管的源極與偏置電壓Vdd相連，所述NMOS晶體管的源極接地。利用所述硅通孔測試結(jié)構(gòu)中的位于某一圓環(huán)上的MOS晶體管連接形成第一環(huán)形振蕩器。當利用如圖1所示的硅通孔測試結(jié)構(gòu)的MOS晶體管來形成第一環(huán)形振蕩器時，由于圖1中的硅通孔測試結(jié)構(gòu)的每個圓環(huán)上都具有四個NMOS晶體管和四個PMOS晶體管，任意選取位于同一圓環(huán)上的的三個NMOS晶體管和三個PMOS晶體管，其中，一個NMOS晶體管和一個PMOS晶體管的柵極連接在一起構(gòu)成非門的輸入端Ui，上述NMOS晶體管和PMOS晶體管的漏極連接在一起構(gòu)成非門的輸出端Uo，三個NMOS晶體管和三個PMOS晶體管連成三個非門，并將所述三個非門的輸入端Ui和輸出端Uo依次串聯(lián)成環(huán)形成第一環(huán)形振蕩器。由于所述三個NMOS晶體管和三個PMOS晶體管都位于同一圓環(huán)上，當所述圓環(huán)的位置仍位于硅通孔的隔離區(qū)內(nèi)時，所述NMOS晶體管和PMOS晶體管的溝道區(qū)的電荷遷移率會發(fā)生變化，即使一個NMOS晶體管或PMOS晶體管溝道區(qū)載流子的遷移率只發(fā)生了細微的變化，導致單個非門延遲時間發(fā)生細微變化，但由于所述環(huán)形振蕩器至少由三個非門串聯(lián)而成，最終測試到的振蕩周期的變化則比較大。為了使環(huán)形振蕩器能實現(xiàn)振蕩，所述環(huán)形振蕩器至少需要有三個或更多奇數(shù)個非門串聯(lián)而成，在本實施例中，所述第一環(huán)形振蕩器由三個非門串聯(lián)而成，在其他實施例中，所述環(huán)形振蕩器的非門的數(shù)量也可以為5、7、9等，同時，所述硅通孔測試結(jié)構(gòu)中每一圓環(huán)上的NMOS晶體管和PMOS晶體管也至少各為5、7、9等。執(zhí)行步驟S202，提供第二環(huán)形振蕩器。依舊參考圖6和圖7，所述第二環(huán)形振蕩器的電路圖與第一環(huán)形振蕩器的電路圖相同，包括:三個相同的非門10、20、30，所述非門由一個NMOS晶體管和一個PMOS晶體管并聯(lián)而成，所述三個非門串聯(lián)成環(huán)形成第二環(huán)形振蕩器。在其他實施例中，當所述第一環(huán)形振蕩器由大于3的奇數(shù)個非門串聯(lián)而成時，所述第二環(huán)形振蕩器也由對應個數(shù)的非門串聯(lián)而成。所述第二環(huán)形振蕩器的MOS晶體管的形成工藝和器件尺寸與硅通孔測試結(jié)構(gòu)中的MOS晶體管的形成工藝和器件尺寸相同，但是形成第二環(huán)形振蕩器的MOS晶體管的周圍未形成有娃通孔。由于形成有第二環(huán)形振蕩器的MOS晶體管的娃襯底上未形成有娃通孔，而所述硅通孔測試結(jié)構(gòu)具有硅通孔，在后續(xù)的測試過程中，測試所述第二環(huán)形振蕩器的第二振蕩周期和利用硅通孔測試結(jié)構(gòu)的某一圓環(huán)上的MOS晶體管連接而成的第一環(huán)形振蕩器的第一振蕩周期，比較兩者是否有差異，從而獲得硅通孔隔離區(qū)的半徑。在其他實施例中，所述用于形成第二環(huán)形振蕩器的MOS晶體管的擺放位置、擺放間距與硅通孔測試結(jié)構(gòu)中的MOS晶體管的擺放位置、擺放間距相同，即所述用于形成第二環(huán)形振蕩器的NMOS晶體管和PMOS晶體管也圍成若干個同心圓環(huán)，形成第二測試結(jié)構(gòu)，所述第二測試結(jié)構(gòu)中的各個圓環(huán)的半徑與所述硅通孔測試結(jié)構(gòu)中的對應圓環(huán)的半徑相同，且所述第二測試結(jié)構(gòu)中位于同一圓環(huán)的NMOS晶體管和PMOS晶體管也間隔排列且與圓心呈等角度排列。當對所述硅通孔測試結(jié)構(gòu)中的某一圓環(huán)上的MOS晶體管進行測試時，測試所述第二測試結(jié)構(gòu)中對應圓環(huán)的MOS晶體管連接形成的第二環(huán)形振蕩器的第二振蕩周期，并將所述第二振蕩周期與所述第一振蕩周期進行比較，從而獲得硅通孔隔離區(qū)的半徑。由于所述第二測試結(jié)構(gòu)的NMOS晶體管和PMOS晶體管的擺放位置、擺放間距與硅通孔測試結(jié)構(gòu)中的NMOS晶體管和PMOS晶體管的擺放位置、擺放間距相同，消除了因MOS晶體管不同擺放位置、擺放間距帶來的測試誤差，提高了測試精確度。執(zhí)行步驟S103，測量所述第一環(huán)形振蕩器和第二環(huán)形振蕩器的振蕩周期并進行比較，獲得所述硅通孔的隔離區(qū)域的半徑。測量所述第一環(huán)形振蕩器和第二環(huán)形振蕩器的振蕩周期的方法包括:分別向不同圓環(huán)對應的第一環(huán)形振蕩器施加一個高電平或低電平，測量不同圓環(huán)對應的第一環(huán)形振蕩器的第一振蕩周期，并向所述第二環(huán)形振蕩器的環(huán)路中施加一個高電平或低電平，測量第二環(huán)形振蕩器的第二振蕩周期。比較不同半徑圓環(huán)對應的第一振蕩周期和第二振蕩周期，當檢測到若干個所述第一環(huán)形振蕩器的振蕩周期和第二環(huán)形振蕩器的振蕩周期相同時，在對應的圓環(huán)的半徑值中選取最小值，所述最小值即為所述硅通孔隔離區(qū)的半徑。
在其他實施例中，也可通過測試第一環(huán)形振蕩器和第二環(huán)形振蕩器的振蕩頻率并進行比較來獲得硅通孔隔離區(qū)的半徑。下面以在圖6所示的電路中非門10的輸入端施加一個高電平為例說明環(huán)形振蕩器的工作過程。當非門10的輸入端施加一個高電平后，非門10經(jīng)過延遲時間tpd后，產(chǎn)生低電平并施加在非門20的輸入端，非門20經(jīng)過延遲時間tpd后，產(chǎn)生高電平并施加在非門30的輸入端，非門30經(jīng)過延遲時間tpd后，產(chǎn)生低電平并施加在非門10的輸入端。因此經(jīng)過3個延遲時間tpd后，非門10的輸入端變成了低電平，再經(jīng)過3個延遲時間tpd后，非門10的輸入端變成了高電平。如此周而復始，產(chǎn)生自激振蕩。因此，所述環(huán)形振蕩器的振蕩周期的公式為:振蕩周期=單個非門延遲時間tpdX非門數(shù)X2由于所述非門延遲時間與MOS晶體管溝道區(qū)載流子的遷移率密切相關(guān)。而所述第一環(huán)形振蕩器和第二環(huán)形振蕩器的差別僅在于:形成第一環(huán)形振蕩器的MOS晶體管所在的硅襯底具有硅通孔，形成第二環(huán)形振蕩器的MOS晶體管所在的硅襯底沒有硅通孔，通過測試出第一環(huán)形振蕩器和第二環(huán)形振蕩器的振蕩周期，就可以獲得形成第一環(huán)形振蕩器的MOS晶體管的溝道區(qū)載流子遷移率與形成第二環(huán)形振蕩器的MOS晶體管的溝道區(qū)載流子遷移率是否相同，從而判斷出硅通孔產(chǎn)生的應力是否對MOS晶體管造成影響，對應圓環(huán)上的MOS晶體管是否位于硅通孔的隔離區(qū)中。由于硅通孔產(chǎn)生的應力大小與離硅通孔的距離成反比，在離硅通孔的距離較遠的位置上的MOS晶體管的溝道區(qū)載流子遷移率變化很小，無法非常精確地測試出所述位置的MOS晶體管的電學參數(shù)是否受到硅通孔產(chǎn)生的應力的影響。而本發(fā)明實施例中利用環(huán)形振蕩器來測試硅通孔產(chǎn)生的應力是否對MOS晶體管造成影響，即使MOS晶體管溝道區(qū)載流子的遷移率只發(fā)生了細微的變化，導致單個非門延遲時間發(fā)生細微變化，但由于所述環(huán)形振蕩器至少由三個非門串聯(lián)而成，最終測試到的振蕩周期的變化則比較大，很容易判斷出第一振蕩周期和第二振蕩周期的差別，不僅測量精確靈敏且方便快捷。綜上，在本發(fā)明實施例的硅通孔測試結(jié)構(gòu)中，所述MOS晶體管圍繞所述硅通孔的圓心圍成若干個同心圓環(huán)，將不同圓環(huán)上的MOS晶體管與周圍未形成有硅通孔的MOS晶體管的電學參數(shù)進行比較，獲得硅通孔周圍沒有通孔應力影響的隔離區(qū)的半徑，測量方便快捷。進一步的，通過將位于同一圓環(huán)上的MOS晶體管連接形成第一環(huán)形振蕩器，并將所述第一環(huán)形振蕩器的第一振蕩周期與第二環(huán)形振蕩器的第二振蕩周期進行比較，從而可以檢測出位于所述圓環(huán)上的MOS晶體管是否受到硅通孔產(chǎn)生的應力的影響，由于利用環(huán)形振蕩器進行測試能檢測出硅通孔的應力產(chǎn)生的非常細微影響，測量精確靈敏且方便快捷。本發(fā)明雖然已以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案做出可能的變動和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護范圍。
權(quán)利要求
1.一種硅通孔測試結(jié)構(gòu)，其特征在于，包括: 硅襯底，貫穿所述硅襯底的硅通孔； 圍繞著所述硅通孔排列的若干MOS晶體管，所述MOS晶體管圍繞所述硅通孔的圓心圍成若干個同心圓環(huán)。
2.按權(quán)利要求1所述的硅通孔測試結(jié)構(gòu)，其特征在于，所述MOS晶體管包括NMOS晶體管和PMOS晶體管。
3.按權(quán)利要求2所述的硅通孔測試結(jié)構(gòu)，其特征在于，所述NMOS晶體管和PMOS晶體管的數(shù)量至少各為2個。
4.按權(quán)利要求2所述的硅通孔測試結(jié)構(gòu)，其特征在于，位于同一圓環(huán)上的所述NMOS晶體管和PMOS晶體管是間隔排列。
5.按權(quán)利要求2所述的硅通孔測試結(jié)構(gòu)，其特征在于，位于同一圓環(huán)上的所述NMOS晶體管和PMOS晶體管是與硅通孔的圓心呈等角度排列。
6.按權(quán)利要求2所述的硅通孔測試結(jié)構(gòu)，其特征在于，所述NMOS晶體管和PMOS晶體管圍繞所述硅通孔的圓心呈放射狀排列。
7.按權(quán)利要求6所述的硅通孔測試結(jié)構(gòu)，其特征在于，位于同一射線上的NMOS晶體管和PMOS晶體管間隔排列。
8.按權(quán)利要求1所述的硅通孔測試結(jié)構(gòu)，其特征在于，所述同心圓環(huán)之間的間距相等。
9.按權(quán)利要求1所述的硅通孔測試結(jié)構(gòu)，其特征在于，所述MOS晶體管的柵極長度方向平行或垂直于所述硅通孔的圓心發(fā)出的且穿過所述MOS晶體管中心位置的射線。
10.一種利用權(quán)利要求1所述的硅通孔測試結(jié)構(gòu)的測試方法，其特征在于，包括: 提供硅通孔測試結(jié)構(gòu)，測試所述硅通孔測試結(jié)構(gòu)中的MOS晶體管的第一電學參數(shù)； 提供周圍未形成有硅通孔的MOS晶體管，測試所述周圍未形成有硅通孔的MOS晶體管的第二電學參數(shù)； 將所述第一電學參數(shù)與第二電學參數(shù)進行比較，獲得所述硅通孔隔離區(qū)的半徑。
11.按權(quán)利要求10所述的測試方法，其特征在于，依次將不同圓環(huán)上的MOS晶體管對應的第一電學參數(shù)與第二電學參數(shù)進行比較，當檢測到若干個所述第一電學參數(shù)和第二電學參數(shù)相同時，在對應的MOS晶體管所在的圓環(huán)的半徑值中選取最小值，所述最小值即為所述硅通孔隔離區(qū)的半徑。
12.按權(quán)利要求10所述的測試方法，其特征在于，所述第一電學參數(shù)、第二電學參數(shù)的類型包括:閾值電壓、飽和漏極電流、截止漏極電流、導通電阻、柵極電流、跨導、源漏電導、電壓放大系數(shù)其中一種或幾種。
13.按權(quán)利要求10所述的測試方法，其特征在于，所述周圍未形成有硅通孔的MOS晶體管擺放位置、擺放間距與硅通孔測試結(jié)構(gòu)中的MOS晶體管的擺放位置、擺放間距相同。
14.按權(quán)利要求10所述的測試方法，其特征在于，所述周圍未形成有硅通孔的MOS晶體管的形成工藝和器件尺寸與硅通孔測試結(jié)構(gòu)中的MOS晶體管的形成工藝和器件尺寸相同。
15.一種利用權(quán)利要求1所述的硅通孔測試結(jié)構(gòu)的測試方法，其特征在于，包括: 提供硅通孔測試結(jié)構(gòu)，利用所述硅通孔測試結(jié)構(gòu)中的位于某一圓環(huán)上的MOS晶體管連接成第一環(huán)形振蕩器； 提供第二環(huán)形振蕩器；測量所述第一環(huán)形振蕩器和第二環(huán)形振蕩器的振蕩周期并進行比較，獲得所述硅通孔隔離區(qū)的半徑。
16.按權(quán)利要求15所述的測試方法，其特征在于，依次測試不同圓環(huán)對應的第一環(huán)形振蕩器的第一振蕩周期，并與所述第二環(huán)形振蕩器的第二振蕩周期進行比較，當檢測到若干個所述第一環(huán)形振蕩器的第一振蕩周期和第二環(huán)形振蕩器的第二振蕩周期相同時，在對應的圓環(huán)的半徑值中選取最小值，所述最小值即為所述硅通孔隔離區(qū)的半徑。
17.按權(quán)利要求15所述的測試方法，其特征在于，所述第二環(huán)形振蕩器由周圍未形成有硅通孔的MOS晶體管連接而成。
18.按權(quán)利要求17所述的測試方法，其特征在于，所述第二環(huán)形振蕩器中的MOS晶體管的擺放位置、擺放間距與第一環(huán)形振蕩器中的MOS晶體管的擺放位置、擺放間距相同。
19.按權(quán)利要求17所述的測試方法，其特征在于，所述第一環(huán)形振蕩器的器件連接關(guān)系和MOS晶體管數(shù)量與第二環(huán)形振蕩器的器件連接關(guān)系和MOS晶體管數(shù)量相同。
20.按權(quán)利要求17所述的測試方法，其特征在于，所述第一環(huán)形振蕩器的MOS晶體管的器件尺寸和形成工藝與第二環(huán) 形振蕩器的MOS晶體管的器件尺寸和形成工藝相同。
全文摘要
一種硅通孔測試結(jié)構(gòu)及測試方法，所述硅通孔測試結(jié)構(gòu)包括硅襯底，貫穿所述硅襯底的硅通孔；圍繞著所述硅通孔排列的若干MOS晶體管，所述MOS晶體管圍繞所述硅通孔的圓心圍成若干個同心圓環(huán)。由于所述硅通孔測試結(jié)構(gòu)的MOS晶體管圍成若干個同心圓環(huán)，將不同圓環(huán)上的MOS晶體管與周圍未形成有硅通孔的MOS晶體管的電學參數(shù)進行比較，獲得硅通孔周圍沒有通孔應力影響的隔離區(qū)的半徑，測量精準靈敏且方便快捷。
文檔編號G01B7/12GK103094252SQ20111033889
公開日2013年5月8日 申請日期2011年10月31日 優(yōu)先權(quán)日2011年10月31日
發(fā)明者馮軍宏, 甘正浩 申請人:中芯國際集成電路制造(上海)有限公司