專利名稱：一種示波器高速信號采樣系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種示波器高速信號采樣系統(tǒng)，具體說，是涉及一種采樣率達20GSa/s 的示波器高速信號采樣系統(tǒng)，屬于信號測試測量技術(shù)領(lǐng)域。
背景技術(shù)：
采樣速率一直是數(shù)字示波器最關(guān)鍵的指標之一。實現(xiàn)高實時采樣率也是數(shù)字示波器最大的設計難點。實現(xiàn)高采樣率的關(guān)鍵在于ADC(ADC為模擬數(shù)字轉(zhuǎn)換器Analog to Digital Converter的英文縮寫)。傳統(tǒng)的ADC大多基于CMOS (CMOS為互補金屬氧化物 Complementary Metal Oxide kmiconductor 的英文縮寫，指PMOS管和 NMOS管共同構(gòu)成的互補型MOS集成電路制造工藝)或雙極工藝，使得其采樣率很難突破3G&i/s。在國外，隨著射頻高速半導體工藝，如GaAs、pHEMT、SiGe等，在ADC中的逐步使用，使得單片ADC的采樣率達到了 50G&i/s甚至更高，而新興的SiGe-BiCMOS工藝則結(jié)合了 SiGe工藝的高速度和 CMOS工藝的高集成度、低成本，逐漸被極高速度的模數(shù)混合電路所采用。在國內(nèi)，雖然雙極工藝和CMOS工藝已十分成熟，但無法滿足高速ADC的需求。而對于射頻半導體工藝如PHEMT、SiGe等僅能夠被用于射頻集成電路中，雖然頻率很高但無論是設計能力還是加工能力都無法滿足大規(guī)模器件如ADC的需求。而限于技術(shù)壁壘和政策壁全，國外的ADC產(chǎn)品又無法進口，因此，對于高達20G&i/s的采樣率，直接使用國外的單片 ADC或自行設計生產(chǎn)高速ADC都是難以實現(xiàn)的。

發(fā)明內(nèi)容
針對現(xiàn)有技術(shù)存在的上述問題和不足，本發(fā)明的目的是提供一種采用傳統(tǒng)交替采樣的方法，用多片ADC實現(xiàn)單通道的高速采樣系統(tǒng)，在交替采樣理論基礎上，克服直流不一致性、交流不一致性問題，解決相位噪聲和相位誤差問題。為實現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案如下一種示波器高速信號采樣系統(tǒng)，包括參考信號源、模擬前端、數(shù)模轉(zhuǎn)化器、時域均衡器、濾波器和信號鏈補償控制器，參考信號源的輸出端與模擬前端的輸入端相連，模擬前端接收來自參考信號源的校準信號，校準信號經(jīng)模擬前端后輸入四片數(shù)模轉(zhuǎn)化器中，數(shù)模轉(zhuǎn)化器將信號轉(zhuǎn)換成數(shù)字信號后經(jīng)時域均衡器輸入濾波器，濾波器與信號鏈補償控制器相連，經(jīng)信號鏈補償后的數(shù)字信號送入信號鏈補償控制器，信號鏈補償控制器的輸出端與時域均衡器的輸入端相連，信號鏈補償控制器將計算后的補償信號輸入時域均衡器和濾波器，信號經(jīng)濾波器輸出至儲存與成像單元。作為一種優(yōu)選方案，所述參考信號源、模擬前端、數(shù)模轉(zhuǎn)化器、時域均衡器、濾波器以及信號鏈補償控制器構(gòu)成一個閉環(huán)回路。作為進一步優(yōu)選方案，所述時域均衡器包括非線性補償和線性補償。作為進一步優(yōu)選方案，所述時域均衡器選用現(xiàn)場可編程門陣列。作為進一步優(yōu)選方案，所述濾波器選用x86構(gòu)架的通用中央處理器。
與現(xiàn)有技術(shù)相比，本發(fā)明具有如下有益效果本發(fā)明采用傳統(tǒng)的交替采樣的方法， 用多片ADC實現(xiàn)單通道的高速采樣系統(tǒng)，在交替采樣理論基礎上，克服了直流不一致性、交流不一致性問題，解決了相位噪聲和相位誤差問題，并運用信號鏈補償技術(shù)，能夠有效完成低成本20G&i/S信號采樣。


圖1為K路交替方案采樣電路框圖；圖2為交替采樣2%零點不一致性仿真結(jié)果；圖3為交替采樣5%零點不一致性仿真結(jié)果；圖4為交替采樣無相位抖動仿真結(jié)果；圖5為交替采樣5ps相位抖動仿真結(jié)果；圖6為交替采樣5度相位誤差仿真結(jié)果；圖7為交替采樣10度相位誤差仿真結(jié)果；圖8為基于數(shù)字信號處理及數(shù)字預失真的信號鏈補償技術(shù)實現(xiàn)框圖。 具體實施方案下面結(jié)合具體實施例和附圖對本發(fā)明作進一步詳細的說明。本說明書中公開的所有特征，或公開的所有方法或過程中的步驟，除了相互排斥的特質(zhì)和/或步驟以外，均可以以任何方案組合，除非特別敘述，均可被其他等效或具有類似目的的替代特征加以替換，即，除非特別敘述，每個特征之一系列等效或類似特征中的一個實施例而已。本發(fā)明提供的一種示波器高速信號采樣系統(tǒng)，包括參考信號源、模擬前端、數(shù)模轉(zhuǎn)化器、時域均衡器、濾波器和信號鏈補償控制器，參考信號源的輸出端與模擬前端的輸入端相連，模擬前端接收來自參考信號源的校準信號，校準信號經(jīng)模擬前端后輸入四片數(shù)模轉(zhuǎn)化器中，四片數(shù)模轉(zhuǎn)化器分別為數(shù)模轉(zhuǎn)化器1、數(shù)模轉(zhuǎn)化器2、數(shù)模轉(zhuǎn)化器3和數(shù)模轉(zhuǎn)化器4 ； 數(shù)模轉(zhuǎn)化器將信號轉(zhuǎn)換成數(shù)字信號后經(jīng)時域均衡器輸入濾波器，濾波器與信號鏈補償控制器相連，經(jīng)信號鏈補償后的數(shù)字信號送入信號鏈補償控制器，信號鏈補償控制器的輸出端與時域均衡器的輸入端相連，信號鏈補償控制器將計算后的補償信號輸入時域均衡器和濾波器，信號經(jīng)濾波器輸出至儲存與成像單元。所述參考信號源、模擬前端、數(shù)模轉(zhuǎn)化器、時域均衡器、濾波器以及信號鏈補償控制器構(gòu)成一個閉環(huán)回路，其中，所述時域均衡器包括非線性補償和線性補償；時域均衡器選用現(xiàn)場可編程門陣列；濾波器選用x86構(gòu)架的通用中央處理器。本發(fā)明的工作原理如下交替采樣理論如圖1所示，圖1給出了 K路交替方案采樣電路框圖。該電路由功率分配器、K片 ADC、采樣時鐘分配器以及數(shù)字信號處理單元組成。輸入信號χ (t)經(jīng)過功率分配器分配為k路并分別送入獨立的ADC進行A/D轉(zhuǎn)換。 這K個ADC受采樣時鐘[ml(t)，m2(t)，...，mk(t)]的驅(qū)動輸出轉(zhuǎn)換結(jié)果[yl (t)，y2 (t)...， yk(t)]。K路轉(zhuǎn)換結(jié)果經(jīng)過數(shù)字信號處理單元處理后，合并為最終結(jié)果y (η)輸出。交替采樣時，每個ADC的采樣時鐘之間錯開一個相位，即
權(quán)利要求
1.一種示波器高速信號采樣系統(tǒng)，包括參考信號源、模擬前端和數(shù)模轉(zhuǎn)化器，其特征在于還包括時域均衡器、濾波器和信號鏈補償控制器，參考信號源的輸出端與模擬前端的輸入端相連，模擬前端接收來自參考信號源的校準信號，校準信號經(jīng)模擬前端后輸入四片數(shù)模轉(zhuǎn)化器中，數(shù)模轉(zhuǎn)化器將信號轉(zhuǎn)換成數(shù)字信號后經(jīng)時域均衡器輸入濾波器，濾波器與信號鏈補償控制器相連，經(jīng)信號鏈補償后的數(shù)字信號送入信號鏈補償控制器，信號鏈補償控制器的輸出端與時域均衡器的輸入端相連，信號鏈補償控制器將計算后的補償信號輸入時域均衡器和濾波器，信號經(jīng)濾波器輸出至儲存與成像單元。
2.如權(quán)利要求1所述的示波器高速信號采樣系統(tǒng)，其特征在于所述參考信號源、模擬前端、數(shù)模轉(zhuǎn)化器、時域均衡器、濾波器以及信號鏈補償控制器構(gòu)成一個閉環(huán)回路。
3.如權(quán)利要求2所述的示波器高速信號采樣系統(tǒng)，其特征在于所述時域均衡器包括非線性補償和線性補償。
4.如權(quán)利要求2所述的示波器高速信號采樣系統(tǒng)，其特征在于所述時域均衡器選用現(xiàn)場可編程門陣列。
5.如權(quán)利要求2所述的示波器高速信號采樣系統(tǒng)，其特征在于所述濾波器選用x86 構(gòu)架的通用中央處理器。
全文摘要
本發(fā)明公開了一種示波器高速信號采樣系統(tǒng)，所述系統(tǒng)包括參考信號源、模擬前端和數(shù)模轉(zhuǎn)化器、時域均衡器、濾波器和信號鏈補償控制器，參考信號源的輸出端與模擬前端的輸入端相連，來自參考信號源的校準信號經(jīng)模擬前端后輸入四片數(shù)模轉(zhuǎn)化器中轉(zhuǎn)換成數(shù)字信號，然后經(jīng)時域均衡器輸入濾波器，經(jīng)信號鏈補償后的數(shù)字信號送入信號鏈補償控制器，信號鏈補償控制器的輸出端與時域均衡器的輸入端相連，信號鏈補償控制器將計算后的補償信號輸入時域均衡器和濾波器，信號經(jīng)濾波器輸出至儲存與成像單元。本發(fā)明克服了直流和交流的不一致性問題，解決了相位噪聲和相位誤差問題，能夠有效完成低成本20GSa/s信號采樣。
文檔編號G01R13/02GK102495254SQ20111041118
公開日2012年6月13日 申請日期2011年12月12日 優(yōu)先權(quán)日2011年12月12日
發(fā)明者印德榮, 趙凱 申請人:江蘇綠揚電子儀器集團有限公司