專利名稱：測試板電路的制作方法
技術(shù)領(lǐng)域：
本實用新型是關(guān)于一種測試板電路，尤指一種具有靜電防護的測試板電路。
背景技術(shù)：
集成電路IC于完成封裝為成品后，接著就是要測試集成電路IC的良率。此測試稱為成品測試，目的在確認(rèn)集成電路IC成品的功能、速度、容忍度、耗電、散熱等屬性是否正常，以保證IC成品出貨的質(zhì)量。請參見圖1，為傳統(tǒng)的集成電路IC的測試板的示意圖。測試板10上有插座 (Socket) 12，使待測的集成電路IC14可置放于插座12內(nèi)。插座12上會有數(shù)個連接端a與集成電路IC14的接腳電性連接。測試板10也會有插槽18，插槽18內(nèi)會有數(shù)個端子電性連接至插座12的數(shù)個連接端a，使測試機臺(未繪出)透過插槽18將測試信號傳送至集成電路IC進行測試。一般的集成電路IC均會有設(shè)計靜電防護電路，以避免靜電放電造成的集成電路 IC的劣化或毀損。目前工業(yè)界認(rèn)定一般商用集成電路IC必須通過ESD組件敏感等級為 HBM測試要達+-2kV以上。請參見圖2，為工作臺常見的硅膠材料所造成的靜電與濕度的關(guān)系圖。如圖所示，靜電在潮濕環(huán)境(濕度大于80%)與干燥(濕度小于20%)，靜電等級可由2，000伏特以下升高到10，000伏特以上。測試環(huán)境中，集成電路IC的運送、機臺的運作，均可能因摩擦而產(chǎn)生靜電，這些靜電可能會超過集成電路IC內(nèi)部的靜電防護電路的承受上限而于測試過程使集成電路IC因靜電放電而劣化或損壞，尤其在干燥的測試環(huán)境下。 如何避免集成電路IC在測試環(huán)境因靜電放電而受損是目前待解決的問題。

實用新型內(nèi)容鑒于先前技術(shù)中的測試環(huán)境可能產(chǎn)生靜電而使待測集成電路IC受損，本實用新型的目的在于提供一種測試板電路，在測試板上增加一靜電防護電路，使靜電可透過此靜電防護電路釋放而避免損及待測集成電路IC的內(nèi)部電路。為達上述目的，本實用新型提供了一種測試板電路，包含一電路基板、一測試連接槽及一靜電防護電路。電路基板設(shè)置一半導(dǎo)體組件容置區(qū)，半導(dǎo)體組件容置區(qū)有數(shù)個連接端用以連接一待測半導(dǎo)體組件的數(shù)個接腳。測試連接槽耦接數(shù)個連接端，用以傳送測試信號至待測半導(dǎo)體組件。靜電防護電路耦接于數(shù)個連接端及測試連接槽之間，用以提供一靜電防護。在本實用新型的一實施例中，所述的測試板電路還包含至少一電源連接點，耦接該半導(dǎo)體組件容置區(qū)以提供一電力至該待測半導(dǎo)體組件，該靜電防護電路還耦接該至少一電源連接點。該靜電防護電路包含瞬態(tài)電壓抑制器二極管或多層變阻器。在本實用新型的另一實施例中，該靜電防護電路包含瞬態(tài)電壓抑制器二極管或多層變阻器。本實用新型通過在測試板上增加一靜電防護電路，使靜電可透過此靜電防護電路釋放而避免損及待測集成電路IC的內(nèi)部電路。以上的概述與接下來的詳細(xì)說明皆為示范性質(zhì)，是為了進一步說明本實用新型的申請專利范圍。而有關(guān)本實用新型的其它目的與優(yōu)點，將在后續(xù)的說明與附圖加以闡述。

圖1為傳統(tǒng)的集成電路IC的測試板的示意圖；圖2為工作臺常見的硅膠材料所造成的靜電與濕度的關(guān)系圖；圖3為根據(jù)本實用新型的一較佳實施例的測試板電路的示意圖。主要組件符號說明先前技術(shù)10:測試板12 插座14:集成電路IC18 插槽a 連接端本實用新型100 測試板電路110:電路基板112:半導(dǎo)體組件容置區(qū)114:待測半導(dǎo)體組件116:功能測試電路118 測試連接槽120:靜電防護電路b 連接端VCC:驅(qū)動電壓源
具體實施方式
請參見圖3，為根據(jù)本實用新型的一較佳實施例的測試板電路的示意圖。測試板電路100包含一電路基板110、一測試連接槽118及一靜電防護電路120，以供測試一待測半導(dǎo)體組件114的功能及電路特性是否符合規(guī)格。電路基板110上設(shè)置有一半導(dǎo)體組件容置區(qū)112，半導(dǎo)體組件容置區(qū)112有數(shù)個連接端b。當(dāng)待測半導(dǎo)體組件114置放于半導(dǎo)體組件容置區(qū)112時，待測半導(dǎo)體組件114的數(shù)個接腳將對應(yīng)耦接到這些連接端b。測試連接槽118，具有數(shù)個端子(未繪出)耦接至半導(dǎo)體組件容置區(qū)112中對應(yīng)的連接端b。如此， 測試機臺(未繪出)的測試信號可透過測試連接槽118傳送至待測半導(dǎo)體組件114的各接腳，以測試待測半導(dǎo)體組件114是否正常。靜電防護電路120耦接于半導(dǎo)體組件容置區(qū)112的連接端b及測試連接槽118之間，用以提供一靜電防護。如此，任何靜電放電均會先經(jīng)過靜電防護電路120而被釋放，以避免損及待測半導(dǎo)體組件114。另外，若待測半導(dǎo)體組件114需要較大的電力供給，可額外于電路基板110設(shè)置電
4源連接點以提供待測半導(dǎo)體組件114操作所需的電力。如圖3所示，測試板電路100額外設(shè)置兩個電源連接點分別連接至一驅(qū)動電壓源VCC及接地。靜電防護電路120還耦接這些電源連接點的至少其中之一，使靜電的放電路徑可透過這些電源連接點來釋放。電路基板110也可以設(shè)置功能測試電路116，以提供測試待測半導(dǎo)體組件114時輔助之用，例如可設(shè)置電阻、電容等組件，以達到限流、穩(wěn)壓等作用。靜電防護電路120可以包含二極管或者陶瓷電容器做為靜電防護組件，例如 瞬態(tài)電壓抑制器二極管(TVS，Transient Voltage Suppresser)或多層變阻器(MLV， Multi-Layer Varistor)等固態(tài)二極管。尤其是TVS 二極管，其具有高壓承受能力及泄放瞬態(tài)大電流的優(yōu)點，具有理想的靜電防護保護的作用。如上所述，本實用新型完全符合專利三要件新穎性、進步性和產(chǎn)業(yè)上的利用性。 本實用新型在上文中已以較佳實施例揭露，然熟悉本項技術(shù)者應(yīng)理解的是，該實施例僅用于描繪本實用新型，而不應(yīng)解讀為限制本實用新型的范圍。應(yīng)注意的是，舉凡與該實施例等效的變化與置換，均應(yīng)設(shè)為涵蓋于本實用新型的范疇內(nèi)。因此，本實用新型的保護范圍當(dāng)以權(quán)利要求書所界定的范圍為準(zhǔn)。
權(quán)利要求1.一種測試板電路，其特征在于，包含一電路基板，設(shè)置一半導(dǎo)體組件容置區(qū)，該半導(dǎo)體組件容置區(qū)有數(shù)個連接端用以連接一待測半導(dǎo)體組件的數(shù)個接腳；一測試連接槽，耦接該數(shù)個連接端，用以傳送測試信號至該待測半導(dǎo)體組件；以及一靜電防護電路，耦接于該數(shù)個連接端及該測試連接槽之間，用以提供一靜電防護。
2.根據(jù)權(quán)利要求1所述的測試板電路，其特征在于，還包含至少一電源連接點，耦接該半導(dǎo)體組件容置區(qū)以提供一電力至該待測半導(dǎo)體組件，該靜電防護電路還耦接該至少一電源連接點。
3.根據(jù)權(quán)利要求2所述的測試板電路，其特征在于，該靜電防護電路包含瞬態(tài)電壓抑制器二極管或多層變阻器。
4.根據(jù)權(quán)利要求1所述的測試板電路，其特征在于，該靜電防護電路包含瞬態(tài)電壓抑制器二極管或多層變阻器。
專利摘要本實用新型提供了一種測試板電路，包含一電路基板、一測試連接槽及一靜電防護電路。電路基板設(shè)置一半導(dǎo)體組件容置區(qū)，半導(dǎo)體組件容置區(qū)有數(shù)個連接端用以連接一待測半導(dǎo)體組件的數(shù)個接腳。測試連接槽耦接數(shù)個連接端，用以傳送測試信號至待測半導(dǎo)體組件。靜電防護電路耦接于數(shù)個連接端及測試連接槽之間，用以提供一靜電防護。
文檔編號G01R1/04GK202008495SQ20112003538
公開日2011年10月12日 申請日期2011年2月1日 優(yōu)先權(quán)日2011年2月1日
發(fā)明者蒙上欣 申請人:登豐微電子股份有限公司