專利名稱：一種適用于psva與陣列的測(cè)試電路的制作方法
技術(shù)領(lǐng)域：
一種適用于PSVA與陣列的測(cè)試電路
技術(shù)領(lǐng)域：
本實(shí)用新型涉及LCD技術(shù)領(lǐng)域，尤其涉及一種適用于PSVA與陣列的測(cè)試電路。背景技術(shù)：
目前的 PSVA (Po lymer Stabilized Vertical Alignment，聚合物穩(wěn)定型垂直配向技術(shù))制程中，為了在array(陣列)段制程之中進(jìn)行電路測(cè)試，一般會(huì)使用所謂的 shorting bar (短路棒)將所有的gateline柵極線10與dataline數(shù)據(jù)線20并聯(lián)成G1、 G2、…、以及D1、D2、…、Dm訊號(hào)，具體如圖1所示，其中η與m值的設(shè)計(jì)必須要大于等于2，在測(cè)試之時(shí)才能攔截相鄰data line或是相鄰gate line互相短路的狀況，所以每個(gè)chip (芯片)會(huì)有相對(duì)應(yīng)的G1、G2、…、Gn及D1、D2、…、Dm與數(shù)個(gè)共通訊號(hào)pad Cl、 C2、…、Cx(統(tǒng)稱為com)以作為陣列test時(shí)外加訊號(hào)之輸入點(diǎn)。為了使這些線路也能夠在PSVA制程中加電壓使用，傳統(tǒng)的方式是把玻璃上每個(gè)chip所對(duì)應(yīng)的Gl、G2、…、Gn以及D1、D2、…、Dm與數(shù)個(gè)共通訊號(hào)Cl、C2、…、Cx皆連接至玻璃邊上的I^d(焊盤)，后續(xù) cell (晶元)段PSVA制程前會(huì)移除對(duì)向側(cè)的邊緣部分玻璃，使這些Pad裸露而得以順利加上電壓。但若是整片玻璃的chip數(shù)目較多，就會(huì)導(dǎo)致玻璃邊緣的pad數(shù)目太多，將會(huì)增加 PSVA制程加電壓probe (探針)的數(shù)目以及整體周邊線路的復(fù)雜度。故，有必要提供一種更加優(yōu)化的適用于PSVA與陣列的測(cè)試電路，以解決上述問題。

發(fā)明內(nèi)容本實(shí)用新型的目的在于提供一種適用于PSVA與陣列的測(cè)試電路，以解決現(xiàn)有陣列測(cè)試電路中probe的數(shù)目太多以及整體周邊線路復(fù)雜的問題。本實(shí)用新型是這樣實(shí)現(xiàn)的一種適用于PSVA與陣列的測(cè)試電路，包括柵極線訊號(hào)線路、數(shù)據(jù)線訊號(hào)線路、第一焊盤和薄膜晶體管，所述柵極線訊號(hào)線路和所述數(shù)據(jù)線訊號(hào)線路的延伸線分別連接各自對(duì)應(yīng)的薄膜晶體管的漏極，所述數(shù)據(jù)線訊號(hào)線路所對(duì)應(yīng)的薄膜晶體管的源極彼此連接，并與第一焊盤相連，所述數(shù)據(jù)線訊號(hào)線路所對(duì)應(yīng)的薄膜晶體管的柵極連接至基板上的涂布結(jié)構(gòu)；所述柵極線訊號(hào)線路所對(duì)應(yīng)的薄膜晶體管的源極與柵極彼此連接，并連接至基板上的涂布結(jié)構(gòu)。在本實(shí)用新型的一較佳實(shí)施例中，還包括第二焊盤，所述第二焊盤位于第一焊盤一側(cè)，且與基板上的涂布結(jié)構(gòu)連接。在本實(shí)用新型的一較佳實(shí)施例中，還包括共通訊號(hào)線焊盤，所述共通訊號(hào)線焊盤彼此連接，并與基板上的涂布結(jié)構(gòu)相連。在本實(shí)用新型的一較佳實(shí)施例中，所述共通訊號(hào)線焊盤與第一焊盤相連。在本實(shí)用新型的一較佳實(shí)施例中，所述基板上的涂布結(jié)構(gòu)涂有導(dǎo)電物質(zhì)，并與基板上板的導(dǎo)電層連接。[0011]在本實(shí)用新型的一較佳實(shí)施例中，所述柵極線訊號(hào)線路與數(shù)據(jù)線訊號(hào)線路的數(shù)量至少為一個(gè)。本實(shí)用新型還提供了一種適用于PSVA與陣列的測(cè)試電路，包括柵極線訊號(hào)線路、 數(shù)據(jù)線訊號(hào)線路、第一焊盤和薄膜晶體管，所述柵極線訊號(hào)線路和所述數(shù)據(jù)線訊號(hào)線路的延伸線分別連接各自對(duì)應(yīng)的薄膜晶體管的漏極，所述柵極線訊號(hào)線路及所述數(shù)據(jù)線訊號(hào)線路各自對(duì)應(yīng)的薄膜晶體管的柵極分別連接至基板上的涂布結(jié)構(gòu)，所述數(shù)據(jù)線訊號(hào)線路所對(duì)應(yīng)的薄膜晶體管的源極彼此連接，并與第一焊盤相連；所述柵極線訊號(hào)線路所對(duì)應(yīng)的薄膜晶體管的源極彼此連接，并與第一焊盤相連。在本實(shí)用新型的一較佳實(shí)施例中，還包括第二焊盤和共通訊號(hào)線焊盤，所述第二焊盤與基板上的涂布結(jié)構(gòu)相連，所述共通訊號(hào)線焊盤彼此連接，并接至基板上的涂布結(jié)構(gòu)。在本實(shí)用新型的一較佳實(shí)施例中，所述基板上的涂布結(jié)構(gòu)涂有導(dǎo)電物質(zhì)，并與基板上板的導(dǎo)電層連接。在本實(shí)用新型的一較佳實(shí)施例中，所述柵極線訊號(hào)線路與數(shù)據(jù)線訊號(hào)線路的數(shù)量至少為一個(gè)。相較于現(xiàn)有的適用于PSVA與陣列的測(cè)試電路，本實(shí)用新型提供的技術(shù)方案，將柵極線和數(shù)據(jù)線訊號(hào)線路的延伸線分別連接各自對(duì)應(yīng)的薄膜晶體管的漏極，數(shù)據(jù)線訊號(hào)線路對(duì)應(yīng)的薄膜晶體管的源極彼此連接并延伸連接第一焊盤，薄膜晶體管的柵極連接基板上的涂布結(jié)構(gòu)，柵極線訊號(hào)線路所對(duì)應(yīng)的薄膜晶體管的源極與柵極彼此連接并一起連接在基板上的涂布結(jié)構(gòu)，基板上的涂布結(jié)構(gòu)涂有導(dǎo)電物質(zhì)使其與上板的導(dǎo)電層連接，有效的減少玻璃邊緣焊盤的數(shù)目，簡(jiǎn)化整體線路的復(fù)雜度。為讓本實(shí)用新型的上述內(nèi)容能更明顯易懂，下文特舉較佳實(shí)施例，并配合所附圖式，作詳細(xì)說(shuō)明如下

圖1為現(xiàn)有技術(shù)的適用于PSVA與陣列的測(cè)試電路的結(jié)構(gòu)示意圖；圖2為本實(shí)用新型的第一較佳實(shí)施例的適用于PSVA與陣列的測(cè)試電路的結(jié)構(gòu)示意圖；圖3為本實(shí)用新型的第二較佳實(shí)施例的適用于PSVA與陣列的測(cè)試電路的結(jié)構(gòu)示意圖；圖4為本實(shí)用新型的第三較佳實(shí)施例的適用于PSVA與陣列的測(cè)試電路的結(jié)構(gòu)示意圖。
具體實(shí)施方式以下各實(shí)施例的說(shuō)明是參考附加的圖式，用以例示本實(shí)用新型可用以實(shí)施的特定實(shí)施例。本實(shí)用新型所提到的方向用語(yǔ)，例如「上」、「下」、「前」、「后」、「左」、「右」、「內(nèi)」、 「外」、「?jìng)?cè)面」等，僅是參考附加圖式的方向。因此，使用的方向用語(yǔ)是用以說(shuō)明及理解本實(shí)用新型，而非用以限制本實(shí)用新型。如圖2所示，為本實(shí)用新型提供的第一較佳實(shí)施例的適用于PSVA與陣列的測(cè)試電路的結(jié)構(gòu)示意圖，在圖2中，每個(gè)柵極線G1、G2、-,Gn 30以及數(shù)據(jù)線D1、D2、…、Dm 40訊號(hào)線路的延伸線連接到各自所對(duì)應(yīng)的薄膜晶體管50之漏極(drain)，數(shù)據(jù)線D1、D2、…、Dm 40所對(duì)應(yīng)的薄膜晶體管50的源極(Source)彼此連接在一起，并通過一條訊號(hào)線延伸至玻璃邊緣的第一焊盤O^dl) 60，薄膜晶體管50的柵極連接至基板上的涂布結(jié)構(gòu)(Transfer)； 柵極線G1、G2、-,Gn 30所對(duì)應(yīng)的薄膜晶體管50的源極(Source)與柵極(Gate)彼此連接并一起連接在基板上的涂布結(jié)構(gòu)，玻璃邊緣的第二焊盤(Pac^) 70直接連接在基板上的涂布結(jié)構(gòu)；共通訊號(hào)線焊盤I^ad C1、C2、…、Cx (統(tǒng)稱為com) 80彼此連接并一起連接在基板上的涂布結(jié)構(gòu)；其中，涂布結(jié)構(gòu)(Transfer)在cell對(duì)組制程時(shí)涂上導(dǎo)電的物質(zhì)使其連接至上板的導(dǎo)電層。因此在陣列測(cè)試時(shí)，由于不具有對(duì)向側(cè)玻璃，所有TFT之閘極(柵極)為floating 電位(懸浮電位)，TFT關(guān)閉，源極(Source)與漏極(drain)間存在高阻抗，所有的柵極線 G1、G2、…、Gn 30以及數(shù)據(jù)線Dl、D2、…、Dm 40對(duì)應(yīng)的Pad等同于處于獨(dú)立狀態(tài)，因此不同的I^ad可施加不同的訊號(hào)以檢測(cè)陣列。在Cell上下玻璃對(duì)組的制程中，由于transfer中的導(dǎo)電物質(zhì)導(dǎo)通上板的導(dǎo)電層，因此所有連接至transfer的線路皆相當(dāng)于第二焊盤70所加之訊號(hào)，于PSVA制程時(shí)第二焊70相較于第一焊盤60會(huì)施加較高電位的訊號(hào)，這樣一來(lái)會(huì)導(dǎo)致所有transfer與對(duì)向側(cè)玻璃的導(dǎo)電層為高電位，薄膜晶體管50之閘極皆為高電位， 因此源極(Source)與漏極(drain)間的阻值降低可視為導(dǎo)通狀態(tài)，電晶體之源極(Source) 所施加的訊號(hào)便可進(jìn)入所有的G1、G2、-,Gn以及D1、D2、…、Dm線路，順利供給畫素固化 (curing)時(shí)所需的電位。如圖3所示，為本實(shí)用新型提供的第二較佳實(shí)施例的適用于PSVA與陣列的測(cè)試電路的結(jié)構(gòu)示意圖，在圖3中，每個(gè)柵極線G1、G2、-,Gn 30以及數(shù)據(jù)線Dl、D2、…、Dm 40 訊號(hào)線路的延伸線連接到各自所對(duì)應(yīng)的薄膜晶體管50之漏極(drain)，柵極線G1、G2、…、 Gn 30以及數(shù)據(jù)線Dl、D2、…、Dm 40訊號(hào)線路各自對(duì)應(yīng)的薄膜晶體管50的柵極分別連接至基板上的涂布結(jié)構(gòu)(Transfer)，數(shù)據(jù)線Dl、D2、…、Dm 40所對(duì)應(yīng)的薄膜晶體管50的源極(Source)彼此連接在一起，并通過一條訊號(hào)線延伸至玻璃邊緣的第一焊盤(Padl) 60 ；柵極線G1、G2、-,Gn 30所對(duì)應(yīng)的薄膜晶體管50的源極彼此連接，并通過一條訊號(hào)線與Dl、 D2、*"、Dm 40對(duì)應(yīng)的薄膜晶體管50源極連接第一焊盤60的訊號(hào)線連接并延伸至玻璃邊緣的第一焊盤O^dl) 60，玻璃邊緣的第二焊盤(Pac^) 70直接連接至基板上的涂布結(jié)構(gòu)；共通訊號(hào)線焊盤I^ad C1、C2、…、Cx 80彼此連接并一起連接在基板上的涂布結(jié)構(gòu)(Transfer)； 其中，涂布結(jié)構(gòu)(Transfer)在cell對(duì)組制程時(shí)涂上導(dǎo)電的物質(zhì)使其連接至上板的導(dǎo)電層。如圖4所示，為本實(shí)用新型提供的第三較佳實(shí)施例的適用于PSVA與陣列的測(cè)試電路的結(jié)構(gòu)示意圖，在圖4中，每個(gè)柵極線G1、G2、···、^! 30以及數(shù)據(jù)線Dl、D2、*"、Dm 40訊號(hào)線路的延伸線連接到各自所對(duì)應(yīng)的薄膜晶體管50之漏極(辦&11)，數(shù)據(jù)線01、02^"、0111 40 所對(duì)應(yīng)的薄膜晶體管50的源極(Source)彼此連接在一起，并通過一條訊號(hào)線延伸至玻璃邊緣的第一焊盤O^dl) 60，薄膜晶體管50的柵極皆連接至基板上的涂布結(jié)構(gòu)(Transfer)； 柵極線G1、G2、-,Gn 30所對(duì)應(yīng)的薄膜晶體管50的源極(Source)與柵極(Gate)彼此連接并一起連接在基板上的涂布結(jié)構(gòu)(Transfer)，玻璃邊緣的第二焊盤(Pac^) 70直接連接至基板上的涂布結(jié)構(gòu)；共通訊號(hào)線焊盤I^ad C1、C2、…、Cx (統(tǒng)稱為Cx) 80通過一條訊號(hào)線與D1、D2、…、Dm 40對(duì)應(yīng)的薄膜晶體管50源極連接第一焊盤60的訊號(hào)線連接并延伸至玻璃邊緣的第一焊盤(Padl)60 ；其中，涂布結(jié)構(gòu)(Transfer)在cell對(duì)組制程時(shí)涂上導(dǎo)電的物質(zhì)使其連接至上板的導(dǎo)電層。 綜上所述，雖然本實(shí)用新型已以較佳實(shí)施例揭露如上，但上述較佳實(shí)施例并非用以限制本實(shí)用新型，本領(lǐng)域的普通技術(shù)人員，在不脫離本實(shí)用新型的精神和范圍內(nèi)，均可作各種更動(dòng)與潤(rùn)飾，因此本實(shí)用新型的保護(hù)范圍以權(quán)利要求界定的范圍為準(zhǔn)。
權(quán)利要求1.一種適用于PSVA與陣列的測(cè)試電路，包括柵極線訊號(hào)線路和數(shù)據(jù)線訊號(hào)線路，其特征在于，還包括第一焊盤和薄膜晶體管，所述柵極線訊號(hào)線路和所述數(shù)據(jù)線訊號(hào)線路的延伸線分別連接各自對(duì)應(yīng)的薄膜晶體管的漏極，所述數(shù)據(jù)線訊號(hào)線路所對(duì)應(yīng)的薄膜晶體管的源極彼此連接，并與第一焊盤相連，所述數(shù)據(jù)線訊號(hào)線路所對(duì)應(yīng)的薄膜晶體管的柵極連接至基板上的涂布結(jié)構(gòu)；所述柵極線訊號(hào)線路所對(duì)應(yīng)的薄膜晶體管的源極與柵極彼此連接， 并連接至基板上的涂布結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述的適用于PSVA與陣列的測(cè)試電路，其特征在于，還包括第二焊盤，所述第二焊盤位于第一焊盤一側(cè)，且與基板上的涂布結(jié)構(gòu)連接。
3.根據(jù)權(quán)利要求1或2所述的適用于PSVA與陣列的測(cè)試電路，其特征在于，還包括共通訊號(hào)線焊盤，所述共通訊號(hào)線焊盤彼此連接，并與基板上的涂布結(jié)構(gòu)相連。
4.根據(jù)權(quán)利要求1或2所述的適用于PSVA與陣列的測(cè)試電路，其特征在于，所述共通訊號(hào)線焊盤與第一焊盤相連。
5.根據(jù)權(quán)利要求1或2所述的適用于PSVA與陣列的測(cè)試電路，其特征在于，所述基板上的涂布結(jié)構(gòu)涂有導(dǎo)電物質(zhì)，并與基板上板的導(dǎo)電層連接。
6.根據(jù)權(quán)利要求1所述的適用于PSVA與陣列的測(cè)試電路，其特征在于，所述柵極線訊號(hào)線路與數(shù)據(jù)線訊號(hào)線路的數(shù)量至少為一個(gè)。
7.一種適用于PSVA與陣列的測(cè)試電路，包括柵極線訊號(hào)線路和數(shù)據(jù)線訊號(hào)線路，其特征在于，還包括第一焊盤和薄膜晶體管，所述柵極線訊號(hào)線路和所述數(shù)據(jù)線訊號(hào)線路的延伸線分別連接各自對(duì)應(yīng)的薄膜晶體管的漏極，所述柵極線訊號(hào)線路及所述數(shù)據(jù)線訊號(hào)線路各自對(duì)應(yīng)的薄膜晶體管的柵極分別連接至基板上的涂布結(jié)構(gòu)，所述數(shù)據(jù)線訊號(hào)線路所對(duì)應(yīng)的薄膜晶體管的源極彼此連接，并與第一焊盤相連；所述柵極線訊號(hào)線路所對(duì)應(yīng)的薄膜晶體管的源極彼此連接，并與第一焊盤相連。
8.根據(jù)權(quán)利要求7所述的適用于PSVA與陣列的測(cè)試電路，其特征在于，還包括第二焊盤和共通訊號(hào)線焊盤，所述第二焊盤與基板上的涂布結(jié)構(gòu)相連，所述共通訊號(hào)線焊盤彼此連接，并接至基板上的涂布結(jié)構(gòu)。
9.根據(jù)權(quán)利要求7或8所述的適用于PSVA與陣列的測(cè)試電路，其特征在于，所述基板上的涂布結(jié)構(gòu)涂有導(dǎo)電物質(zhì)，并與基板上板的導(dǎo)電層連接。
10.根據(jù)權(quán)利要求7或8所述的適用于PSVA與陣列的測(cè)試電路，其特征在于，所述柵極線訊號(hào)線路與數(shù)據(jù)線訊號(hào)線路的數(shù)量至少為一個(gè)。
專利摘要本實(shí)用新型涉及LCD技術(shù)領(lǐng)域，尤其涉及一種適用于PSVA與陣列的測(cè)試電路。本實(shí)用新型適用于PSVA與陣列的測(cè)試電路，包括柵極線訊號(hào)線路、數(shù)據(jù)線訊號(hào)線路、第一焊盤和薄膜晶體管，所述柵極線訊號(hào)線路和所述數(shù)據(jù)線訊號(hào)線路的延伸線分別連接各自對(duì)應(yīng)的薄膜晶體管的漏極，所述數(shù)據(jù)線訊號(hào)線路所對(duì)應(yīng)的薄膜晶體管的源極彼此連接，并與第一焊盤相連，所述數(shù)據(jù)線訊號(hào)線路所對(duì)應(yīng)的薄膜晶體管的柵極連接至基板上的涂布結(jié)構(gòu)；所述柵極線訊號(hào)線路所對(duì)應(yīng)的薄膜晶體管的源極與柵極彼此連接，并連接至基板上的涂布結(jié)構(gòu)。相較于現(xiàn)有的適用于PSVA與陣列的測(cè)試電路，本實(shí)用新型提供的技術(shù)方案能有效的減少玻璃邊緣焊盤的數(shù)目，簡(jiǎn)化整體線路的復(fù)雜度。
文檔編號(hào)G01R31/28GK202141787SQ20112023285
公開日2012年2月8日 申請(qǐng)日期2011年7月4日 優(yōu)先權(quán)日2011年7月4日
發(fā)明者陳政鴻 申請(qǐng)人:深圳市華星光電技術(shù)有限公司