專利名稱：多功能電子式互感器校驗(yàn)儀的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及到電カ系統(tǒng)中的電子式互感器校驗(yàn)技術(shù)領(lǐng)域，特別是涉及到數(shù)字化變電站中多功能電子式互感器校準(zhǔn)儀，它適合于變電站中對(duì)互感器的測量精度的校驗(yàn)，以及功率因數(shù)角的測量，同時(shí)還可以檢測通信信道是否存在誤差。
背景技術(shù)：
電カ對(duì)ー個(gè)國家的重要性不言而喻，作為電カ的載體電力系統(tǒng)的穩(wěn)定運(yùn)行是必須保證的。電カ互感器在電網(wǎng)中起著電能計(jì)量和繼電保護(hù)的作用，這對(duì)保證電網(wǎng)的正常運(yùn)行至關(guān)重大?；ジ衅餍ｒ?yàn)儀是用來測試互感器誤差的專用精密儀器，因此高精度互感器校驗(yàn)儀的研制顯得尤為重要。在電カ系統(tǒng)數(shù)字化及網(wǎng)絡(luò)化浪潮的推動(dòng)下，現(xiàn)今處于電磁式互感器和電子式互感器的新舊交替之際。他們的輸出主要區(qū)別在以下三個(gè)方面1)電磁式電カ互感器根據(jù)測試對(duì)象的不同又可分為電磁式電壓互感器和電磁式電流互感器，他們的二次側(cè)輸出的有效值分別為57. 7V和1A/5A，電子式互感器雖然也可以分為電子式電流互感器和電子式電壓互感器，但是它們輸出的標(biāo)準(zhǔn)值分別為I. 625V飛.5V和22. 5mV^4V,由此可看出兩種互感器的輸出信號(hào)的差別很大。2)電子式互感器可以具有數(shù)字信號(hào)輸出接ロ，而傳統(tǒng)的電磁式電カ互感器則不具備數(shù)字接ロ。具有數(shù)字信號(hào)輸出接ロ的電子式互感器稱為數(shù)字式電子式互感器，具有模擬信號(hào)輸出接ロ的電子式互感器稱為模擬式電子式互感器。少數(shù)情況下電子式互感器既設(shè)置數(shù)字信號(hào)輸出接ロ也設(shè)置模擬信號(hào)輸出接ロ，可視實(shí)際使用哪種輸出而相應(yīng)處理。3)電磁式互感器和電子式互感器的測試原理不同，電磁式互感器基于電磁感應(yīng)原理制造，但是存在ー些致命的缺點(diǎn)，如體積龐大笨重、磁飽和、動(dòng)態(tài)范圍小和絕緣設(shè)計(jì)困難等，電子式互感器基于現(xiàn)代的傳感技術(shù)和光電子技術(shù)，體積小巧，測試精度高，便于數(shù)字化組網(wǎng)安裝。電子式互感器必將取代電磁式互感器是世界的共識(shí)。由以上的分析可知，由于模擬式電子式互感器的模擬輸出為弱電壓信號(hào)，與電磁式互感器的輸出差異巨大，并且數(shù)字式電子式互感器同時(shí)具有數(shù)字式信號(hào)輸出，傳統(tǒng)的互感器校驗(yàn)儀無法完成對(duì)電子式互感器的校驗(yàn)，同時(shí)電磁式互感器作為標(biāo)準(zhǔn)器，體積大，不易搬移。因此，研制ー種既可以校驗(yàn)?zāi)M式電子式互感器又可以校驗(yàn)數(shù)字式電子式互感器，既可以采用電磁式互感器作為標(biāo)準(zhǔn)器也可以采用電子式互感器作為標(biāo)準(zhǔn)器的校驗(yàn)設(shè)備是十分必要的。目前互感器校驗(yàn)裝置采用的主流方法是直接法，即利用電子裝置直接取得標(biāo)準(zhǔn)信號(hào)和待測信號(hào)的有效值和相位，標(biāo)準(zhǔn)信號(hào)一般采自電磁式互感器，然后再計(jì)算它們之間的比差和角差。這種電子設(shè)備的實(shí)現(xiàn)方式可以大體上分為兩大類基于計(jì)算機(jī)的虛擬儀器和基于數(shù)字微處理芯片的便攜式電子設(shè)備。虛擬儀器雖然功能強(qiáng)大，但是成本高昂，且不便于外出攜帯，工作環(huán)境要求苛刻。而采用高性能微處理器設(shè)計(jì)的便攜式校驗(yàn)設(shè)備不僅價(jià)格低廉，環(huán)境耐受性強(qiáng)，而且測試精度絲毫不亞于基于エ控機(jī)的虛擬儀器，正在成為電子式互感器校驗(yàn)設(shè)備的主流。雖然市場上互感器校驗(yàn)儀種類豐富，技術(shù)成熟，但是縱觀市場，兼容模擬式電子式、互感器和數(shù)字式電子式互感器校驗(yàn)，并可以采用電子式互感器作為標(biāo)準(zhǔn)器的多功能小型校驗(yàn)系統(tǒng)還是鳳毛麟角。發(fā)明內(nèi)容本實(shí)用新型的目的就是要克服現(xiàn)有技術(shù)的缺點(diǎn)，提供一種多功能電子式互感器校驗(yàn)儀。本實(shí)用新型的目的是這樣實(shí)現(xiàn)的，多功能電子式互感器校驗(yàn)儀，包括模擬信號(hào)調(diào)理模塊、校驗(yàn)電路模塊、高精度數(shù)據(jù)采集模塊、同步時(shí)鐘模塊、FPGA模塊、數(shù)字信號(hào)處理及存儲(chǔ)模塊、顯示及鍵盤模塊、網(wǎng)絡(luò)接ロ模塊和通用標(biāo)準(zhǔn)接ロ模塊所組成；所述FPGA模塊包括AD控制及存儲(chǔ)模塊、同步控制模塊、網(wǎng)ロ控制及存儲(chǔ)模塊和數(shù)據(jù)控制中心模塊；信號(hào)源輸出端所提供模擬信號(hào)輸入到模擬信號(hào)調(diào)理模塊，經(jīng)模擬信號(hào)調(diào)理模塊調(diào)理轉(zhuǎn)換后輸出到校驗(yàn)電路模塊，該輸出經(jīng)校驗(yàn)電路模塊進(jìn)行倍率轉(zhuǎn)換后，所得交流電壓信 號(hào)輸出到高精度數(shù)據(jù)采集模塊；該交流電壓信號(hào)在高精度數(shù)據(jù)采集模塊內(nèi)部轉(zhuǎn)換成差分信號(hào)后再進(jìn)行模數(shù)轉(zhuǎn)換，所得數(shù)字信號(hào)輸入FPGA模塊中的AD控制及存儲(chǔ)模塊；數(shù)字式電子式電壓互感器或數(shù)字式電子式電流互感器所提供數(shù)字信號(hào)通過網(wǎng)絡(luò)接ロ模塊，送入FPGA模塊中的網(wǎng)ロ控制及存儲(chǔ)模塊；同步時(shí)鐘模塊和FPGA模塊中的同步控制模塊之間建立傳送控制信號(hào)的連接；顯示及鍵盤模塊的鍵盤部份連接到FPGA模塊的數(shù)據(jù)控制中心模塊，操作人員操作鍵盤部份輸入的鍵盤值送入數(shù)據(jù)控制中心模塊；所述的FPGA模塊中，同步控制模塊和AD控制及存儲(chǔ)模塊之間建立傳送時(shí)鐘信號(hào)的連接；數(shù)據(jù)控制中心模塊與數(shù)字信號(hào)處理及存儲(chǔ)模塊建立通信連接，通過該通信連接進(jìn)行三種信息傳遞(1)當(dāng)操作人員操作鍵盤部份輸入的鍵盤值送入數(shù)據(jù)控制中心模塊吋，數(shù)據(jù)控制中心模塊向數(shù)字信號(hào)處理及存儲(chǔ)模塊發(fā)送中斷，把鍵盤值送到數(shù)字信號(hào)處理及存儲(chǔ)模塊；(2)數(shù)字信號(hào)處理及存儲(chǔ)模塊輸出控制信號(hào)到數(shù)據(jù)控制中心模塊，經(jīng)數(shù)據(jù)控制中心模塊分別相應(yīng)輸出，包括輸出到模擬信號(hào)調(diào)理模塊、輸出到校驗(yàn)電路模塊、經(jīng)AD控制及存儲(chǔ)模塊輸出到高精度數(shù)據(jù)采集模塊、經(jīng)網(wǎng)ロ控制及存儲(chǔ)模塊輸出到網(wǎng)絡(luò)接ロ模塊，以及經(jīng)同步控制模塊輸出到同步時(shí)鐘模塊；(3) AD控制及存儲(chǔ)模塊和網(wǎng)ロ控制及存儲(chǔ)模塊存儲(chǔ)的數(shù)據(jù)信號(hào)，經(jīng)數(shù)據(jù)控制中心模塊輸出到數(shù)字信號(hào)處理及存儲(chǔ)模塊；數(shù)字信號(hào)處理及存儲(chǔ)模塊包括DSP數(shù)字信號(hào)處理器，DSP數(shù)字信號(hào)處理器處理由FPGA模塊的數(shù)據(jù)控制中心模塊輸入的鍵盤值，所產(chǎn)生的控制信號(hào)向數(shù)據(jù)控制中心模塊輸出；DSPP數(shù)字信號(hào)處理器處理由AD控制及存儲(chǔ)模塊和網(wǎng)ロ控制及存儲(chǔ)模塊輸入的數(shù)字信號(hào)，所得最終運(yùn)算結(jié)果送到顯示及鍵盤模塊中的顯示部份，并通過通用標(biāo)準(zhǔn)接ロ模塊向外輸出。所述模擬信號(hào)調(diào)理模塊包括標(biāo)準(zhǔn)側(cè)電壓信號(hào)接入電路、標(biāo)準(zhǔn)側(cè)電流信號(hào)接入電路、待測信號(hào)接ロ電路及調(diào)理控制単元，所述信號(hào)源輸出端包括標(biāo)準(zhǔn)電磁式電壓互感器、標(biāo)準(zhǔn)電磁式電流互感器、模擬式電子式電壓互感器和模擬式電子式電流互感器；標(biāo)準(zhǔn)電磁式電壓互感器所提供交流電壓信號(hào)輸入到標(biāo)準(zhǔn)側(cè)電壓信號(hào)接入電路，經(jīng)標(biāo)準(zhǔn)側(cè)電壓信號(hào)接入電路轉(zhuǎn)換為電壓信號(hào)SVl ；標(biāo)準(zhǔn)電磁式電流互感器所提供交流電流信號(hào)輸入到標(biāo)準(zhǔn)側(cè)電流信號(hào)接入電路，經(jīng)標(biāo)準(zhǔn)側(cè)電流信號(hào)接入電路轉(zhuǎn)換為電壓信號(hào)SIl ；[0021]模擬式電子式電壓互感器所提供模擬電壓信號(hào)，通過待測信號(hào)接ロ電路接入，該模擬電壓信號(hào)標(biāo)不為電壓信號(hào)EVl ；模擬式電子式電流互感器所提供模擬電壓信號(hào)，通過待測信號(hào)接ロ電路接入，該模擬電壓信號(hào)標(biāo)不為電壓信號(hào)EIl ；電壓信號(hào)SV1、SI1、EV1、EI1接入調(diào)理控制單元，F(xiàn)PGA模塊中的數(shù)據(jù)控制中心模塊發(fā)送控制信號(hào)到調(diào)理控制単元，調(diào)理控制単元根據(jù)控制信號(hào)從電壓信號(hào)SVl和SIl中選擇一路作為校驗(yàn)用標(biāo)準(zhǔn)信號(hào)STl輸出，從電壓信號(hào)EVl和 EIl中選擇一路作為校驗(yàn)用待測信號(hào)SEl輸出。所述的校驗(yàn)電路模塊包括校驗(yàn)保護(hù)電路、模擬濾波電路、自動(dòng)倍率切換電路和校驗(yàn)控制単元，校驗(yàn)用標(biāo)準(zhǔn)信號(hào)STl和校驗(yàn)用待測信號(hào)SEl同時(shí)輸入到校驗(yàn)保護(hù)電路和模擬濾波電路，校驗(yàn)用標(biāo)準(zhǔn)信號(hào)STl經(jīng)模擬濾波電路后輸出，記為標(biāo)準(zhǔn)信號(hào)ST2 ;校驗(yàn)用待測信號(hào)SEl經(jīng)模擬濾波電路的輸出，再經(jīng)自動(dòng)倍率切換電路進(jìn)行放大調(diào)整后輸出，記為待測信號(hào)SE2 ；標(biāo)準(zhǔn)信號(hào)ST2和待測信號(hào)SE2送入高精度數(shù)據(jù)采集模塊。FPGA模塊中的數(shù)據(jù)控制中心模塊發(fā)送控制信號(hào)到校驗(yàn)控制単元，經(jīng)校驗(yàn)控制單元將校驗(yàn)用標(biāo)準(zhǔn)信號(hào)STl和校驗(yàn)用待測信號(hào)SEl通過控制校驗(yàn)保護(hù)電路接地，經(jīng)校驗(yàn)控制單元調(diào)整自動(dòng)倍率切換電路的放大倍率。所述的高精度數(shù)據(jù)采集模塊包含兩套同樣的電路，分別用于對(duì)校驗(yàn)用標(biāo)準(zhǔn)信號(hào)STl和校驗(yàn)用待測信號(hào)SEl的轉(zhuǎn)換；每套電路包括信號(hào)調(diào)理電路和AD轉(zhuǎn)換電路，標(biāo)準(zhǔn)信號(hào)ST2在相應(yīng)的ー套電路中，經(jīng)信號(hào)調(diào)理電路轉(zhuǎn)換為ー對(duì)差分信號(hào)后，送入AD轉(zhuǎn)換電路轉(zhuǎn)換成數(shù)字信號(hào)，待測信號(hào)SE2在相應(yīng)的ー套電路中，經(jīng)信號(hào)調(diào)理電路轉(zhuǎn)換為ー對(duì)差分信號(hào)后，送入AD轉(zhuǎn)換電路轉(zhuǎn)換成數(shù)字信號(hào)，F(xiàn)PGA模塊中的AD控制及存儲(chǔ)模塊發(fā)送控制信號(hào)到兩套電路中的AD轉(zhuǎn)換電路，AD轉(zhuǎn)換電路所得數(shù)字信號(hào)連接到AD控制及存儲(chǔ)模塊。所述的同步時(shí)鐘模塊和FPGA模塊中的同步控制模塊之間傳送的時(shí)鐘信號(hào)，包括電時(shí)鐘信號(hào)和光時(shí)鐘信號(hào)；所述同步時(shí)鐘模塊包括ー個(gè)磁稱隔離單兀和兩片光電轉(zhuǎn)換IC ；外圍設(shè)備輸出的電時(shí)鐘信號(hào)經(jīng)磁耦隔離單元送入同步控制模塊，同步控制模塊發(fā)出的電時(shí)鐘信號(hào)經(jīng)磁耦隔離單元送出到外圍；外圍設(shè)備輸出的光時(shí)鐘信號(hào)經(jīng)過一片光電轉(zhuǎn)換IC轉(zhuǎn)換成電信號(hào)，然后經(jīng)磁耦隔離單元送入同步控制模塊；同步控制模塊發(fā)出的電時(shí)鐘信號(hào)經(jīng)磁耦隔離單元后，送入另一片光電轉(zhuǎn)換IC轉(zhuǎn)換成光時(shí)鐘信號(hào)送出到外國。所述的顯示及鍵盤模塊采用320*240矩陣的LED顯示屏和4*4矩陣鍵盤。所述的網(wǎng)絡(luò)接ロ模塊包括光以太網(wǎng)端口和電以太網(wǎng)端ロ，F(xiàn)PGA模塊連接了兩套同樣的電路，分別用于連接兩路電子式互感器信號(hào)ECTl和ECT2，可輸入電子式電流互感器信號(hào)也可以輸入電子式電壓互感器信號(hào),作為標(biāo)準(zhǔn)信號(hào)或待測信號(hào)；或同時(shí)輸入電子式電壓互感器信號(hào)和電子式電流互感器信號(hào)，用于測量功率因數(shù)角；或一路輸出誤碼測試信號(hào)另一路接收誤碼測試信號(hào)，用于測試通信信道的誤碼。所述的通用標(biāo)準(zhǔn)接ロ模塊包括RS232串口和USB接ロ。本實(shí)用新型在硬件設(shè)計(jì)上采用DSP+FPGA的架構(gòu)，依靠DSP專用芯片的強(qiáng)大數(shù)字處理能力和FPGA芯片的出眾的邏輯控制能力，出色的完成了設(shè)計(jì)目標(biāo)在校驗(yàn)對(duì)象為電子式電流互感器時(shí)精確度等級(jí)為0. 2s級(jí)，在校驗(yàn)電子式電壓互感器時(shí)精度為0. 2級(jí)。與同類儀器相比，具有功率因素角測量功能和誤碼檢測功能。既可以采用電磁式互感器作為標(biāo)準(zhǔn)互感器又可以采用電子式互感器作為標(biāo)準(zhǔn)互感器。本實(shí)用新型具有如下優(yōu)點(diǎn)I. 采用DSP芯片作為數(shù)字信號(hào)處理器時(shí)，在充分保證測試實(shí)時(shí)性的基礎(chǔ)上可選用的處理算法具有較大的靈活性，而這與校驗(yàn)儀的校驗(yàn)精度息息相關(guān)；采用FPGA作為時(shí)序邏輯控制器無論是對(duì)模擬電路的控制還是與各種通信接ロ的兼容性都顯得游刃有余，而且后續(xù)的可升級(jí)空間更大。2. 對(duì)不同互感器的校驗(yàn)具有通用性，相比于基于虛擬儀器技術(shù)的校驗(yàn)裝置，不需要電流電壓變換器等各種輔助設(shè)備，降低了成本投入，且操作更加便捷。3. 集中了光以太網(wǎng)ロ、電以太網(wǎng)ロ、USB接ロ、串行通信接口和光秒脈沖接ロ，可以方便快捷地與外圍數(shù)字設(shè)備通信，順應(yīng)電カ系統(tǒng)數(shù)字化及網(wǎng)絡(luò)化的趨勢(shì)。4. 采用LED顯示器和鍵盤作為儀器和人的交互媒介，一方面能應(yīng)對(duì)不同類別的互感器，增強(qiáng)儀器的智能性；另一方面支持顯示測量結(jié)果時(shí)有數(shù)字量和模擬量兩種方式，豐富了顯示的信息；5.可以靈活地設(shè)置秒脈沖屬性和模擬信號(hào)數(shù)字化過程中的采樣率，在與各式電子式互感器兼容的同時(shí)，可以靈活地増加采樣頻率來有效降低輸出數(shù)字量的白噪聲干擾。6.電路設(shè)計(jì)集中度高，可以利用現(xiàn)有電路芯片方便地組裝制造，成品體積小，便攜性高。

圖I為本實(shí)用新型總體方框結(jié)構(gòu)示意圖；圖2為本實(shí)用模擬信號(hào)調(diào)理模塊方框結(jié)構(gòu)示意圖；圖3為本實(shí)用新型校驗(yàn)電路模塊方框結(jié)構(gòu)示意圖；圖4為本實(shí)用新型高精度數(shù)據(jù)采集模塊方框結(jié)構(gòu)示意圖；圖5為本實(shí)用新型同步時(shí)鐘模塊方框結(jié)構(gòu)示意圖；圖6為本實(shí)用新型FPGA模塊方框結(jié)構(gòu)示意圖；圖7為本實(shí)用新型顯示及鍵盤模塊方框結(jié)構(gòu)示意圖；圖8為本實(shí)用新型DSP處理器工作流程圖。
具體實(shí)施方式
根據(jù)傳統(tǒng)的電磁式電カ互感器和電子式電カ互感器的輸出形式的不同，以及電磁式標(biāo)準(zhǔn)互感器笨重等特點(diǎn)，并且結(jié)合校驗(yàn)電子式電流互感器時(shí)校驗(yàn)精度須達(dá)到0. 2S級(jí)和校驗(yàn)電子式電壓互感器時(shí)校驗(yàn)精度須達(dá)到0. 2級(jí)的設(shè)計(jì)目標(biāo)，將電磁式電壓互感器、電磁式電流互感器、模擬式電子式互感器、數(shù)字式電子式互感器分類處理。系統(tǒng)具有兩個(gè)模擬信號(hào)輸入端ロ和兩個(gè)數(shù)字信號(hào)輸入端ロ或稱網(wǎng)ロ，首先，選擇標(biāo)準(zhǔn)信號(hào)和待測信號(hào)的輸入端ロ，若標(biāo)準(zhǔn)信號(hào)為電磁式互感器，則將其電壓輸出的有效值為57. 7V的交流電壓信號(hào)轉(zhuǎn)換為有效值為4V的信號(hào)，將其電流互感器輸出的有效值為5A/1A的交流電流信號(hào)轉(zhuǎn)換為有效值為4V的交流電壓信號(hào)，然后利用選擇開關(guān)從中選擇一路作為測試電路單元的標(biāo)準(zhǔn)信號(hào)；其次，將模擬式電子式電流互感器的模擬信號(hào)和模擬式電子式電壓互感器的模擬信號(hào)接入本實(shí)用新型作為測試電路單元的待測信號(hào)，與標(biāo)準(zhǔn)信號(hào)同步轉(zhuǎn)換為數(shù)字信號(hào)；再次，將數(shù)字式電子式互感器的數(shù)字信號(hào)從網(wǎng)絡(luò)接口中輸入到本實(shí)用新型的系統(tǒng)，而標(biāo)準(zhǔn)信號(hào)由本實(shí)用、新型轉(zhuǎn)換為數(shù)字信號(hào)或直接從數(shù)字式電子式互感器獲得，從而完成測試信號(hào)的數(shù)字化井利用數(shù)字信號(hào)處理技術(shù)取得測試結(jié)果。當(dāng)本實(shí)用新型用于功率因數(shù)角測量時(shí)，通過模擬信號(hào)輸入端ロ接收模擬式電子式互感器的電壓/電流信號(hào)，通過網(wǎng)ロ接收數(shù)字式電子式互感器的電壓/電流信號(hào)，從而完成電子式互感器功率因數(shù)角的測量；當(dāng)用于誤碼檢測時(shí)，從一路網(wǎng)ロ輸出誤碼測試信號(hào)，通過另一路網(wǎng)ロ接收測試信號(hào)，然后分析測試結(jié)果完成通信信道誤碼檢測功能。參見附圖，以下將結(jié)合實(shí)施例對(duì)本實(shí)用新型作進(jìn)ー步說明。圖I所示為本實(shí)用新型的總體方框結(jié)構(gòu)示意圖。本實(shí)用新型的核心是由DSP數(shù)字信號(hào)處理和現(xiàn)場可編程門陣列FPGA構(gòu)成。DSP數(shù)字信號(hào)處理完成數(shù)字信號(hào)的運(yùn)算處理及存儲(chǔ)、運(yùn)算結(jié)果的實(shí)時(shí)LED顯示、USB接ロ與RS232串ロ的控制和與FPGA模塊的通信功能。FPGA模塊則負(fù)責(zé)從以太網(wǎng)絡(luò)中接收并存儲(chǔ)數(shù)字信號(hào)，控制標(biāo)準(zhǔn)信號(hào)和待測模擬信號(hào)的數(shù)字化及存儲(chǔ)，從DSP數(shù)字信號(hào)處理處獲得控制信息對(duì)模擬信號(hào)調(diào)理模塊、校驗(yàn)電路模塊等系統(tǒng)其他部份進(jìn)行調(diào)整控制，接收鍵盤值并向DSP數(shù)字信號(hào)處理發(fā)送鍵盤中斷功能。
為了對(duì)電磁式電壓互感器、電磁式電流互感器、模擬式電子式電流互感器、模擬式電子式電壓互感器輸出的模擬信號(hào)進(jìn)行處理，本實(shí)用新型先將模擬信號(hào)調(diào)理模塊、校驗(yàn)電路模塊、高精度數(shù)據(jù)采集模塊和AD控制及存儲(chǔ)模塊依次連接。信號(hào)源輸出端所提供模擬信號(hào)輸入到模擬信號(hào)調(diào)理模塊，經(jīng)模擬信號(hào)調(diào)理模塊調(diào)理轉(zhuǎn)換后輸出到校驗(yàn)電路模塊；自模擬信號(hào)調(diào)理模塊輸入的模擬信號(hào)經(jīng)校驗(yàn)電路模塊進(jìn)行倍率轉(zhuǎn)換后，所得交流電壓信號(hào)輸出到高精度數(shù)據(jù)采集模塊；自校驗(yàn)電路模塊輸入的交流電壓信號(hào)在高精度數(shù)據(jù)采集模塊內(nèi)部進(jìn)行處理，包括轉(zhuǎn)換成差分信號(hào)后進(jìn)行模數(shù)轉(zhuǎn)換，所得數(shù)字信號(hào)輸入FPGA模塊中的AD控制及存儲(chǔ)模塊。為了將數(shù)字式電子式互感器的數(shù)字信號(hào)從網(wǎng)絡(luò)接口中輸入到本實(shí)用新型，數(shù)字式電子式電壓互感器或數(shù)字式電子式電流互感器所提供數(shù)字信號(hào)通過網(wǎng)絡(luò)接ロ模塊，送入FPGA模塊中的網(wǎng)ロ控制及存儲(chǔ)模塊。具體實(shí)施吋，網(wǎng)絡(luò)接ロ模塊接收的是一個(gè)按照IEC61850-9-2協(xié)議中規(guī)定的格式的數(shù)據(jù)包，F(xiàn)PGA模塊根據(jù)不同的數(shù)字式校驗(yàn)對(duì)象從此數(shù)據(jù)包中取出對(duì)應(yīng)的數(shù)據(jù)。具體實(shí)施校驗(yàn)時(shí)，可以由操作人員操作鍵盤選擇標(biāo)準(zhǔn)信號(hào)和待測信號(hào)的來源電壓選擇標(biāo)準(zhǔn)信號(hào)來源可選1.電磁式電壓互感器輸出的有效值為57. 7V的交流電壓信號(hào)，
2.電子式電壓互感器輸出的I. 625V 6. 5V的模擬信號(hào),3.電子式電壓互感器輸出的數(shù)字信號(hào)。待測信號(hào)的來源可選1.模擬式電子式電壓互感器的模擬輸出；2.數(shù)字式電子式電壓互感器的數(shù)字輸出。電流選擇標(biāo)準(zhǔn)信號(hào)來源為1.電磁式電流互感器輸出的有效值為5A/1A的交流電流信號(hào)，2.電子式電流互感器輸出的22. 5mV 4V的模擬信號(hào)，3.電子式電流互感器輸出的數(shù)字信號(hào)。待測信號(hào)的來源可選擇1.模擬式電子式電流互感器的模擬輸出；2.數(shù)字式電子式電流互感器的數(shù)字輸出。當(dāng)測量功率因數(shù)角和檢測誤碼時(shí)，信號(hào)的選擇類似，通過顯示及鍵盤模塊配合實(shí)現(xiàn)。本實(shí)用新型的設(shè)計(jì)為，顯示及鍵盤模塊中的鍵盤部份連接到FPGA模塊的數(shù)據(jù)控制中心模塊，操作人員操作鍵盤部份輸入的鍵盤值送入數(shù)據(jù)控制中心模塊，數(shù)據(jù)控制中心模塊向數(shù)字信號(hào)處理及存儲(chǔ)模塊發(fā)送中斷，把鍵盤值送到數(shù)字信號(hào)處理及存儲(chǔ)模塊。而顯示及鍵盤模塊中的顯示部份連接到數(shù)字信號(hào)處理及存儲(chǔ)模塊，數(shù)字信號(hào)處理及存儲(chǔ)模塊所得最終運(yùn)算結(jié)果送到顯示部份。當(dāng)操作人員通過輸入鍵盤值，要求待測信號(hào)采用數(shù)字式電子式電壓互感器或數(shù)字式電子式電流互感器所提供數(shù)字信號(hào)時(shí)，數(shù)字式電子式電壓互感器或數(shù)字式電子式電流互感器所提供數(shù)字信號(hào)通過網(wǎng)絡(luò)接ロ模塊，送入FPGA模塊中的網(wǎng)ロ控制及存儲(chǔ)模塊，實(shí)施例將該數(shù)字信號(hào)記為DA。為了保證采樣工作順利進(jìn)行，實(shí)用新型設(shè)置了同步時(shí)鐘模塊，并在同步時(shí)鐘模塊和FPGA模塊中的同步控制模塊之間建立傳送控制信號(hào)的連接；且在FPGA模塊中，與同步控制模塊和AD控制及存儲(chǔ)模塊之間建立傳送時(shí)鐘信號(hào)的連接。FPGA模塊中的核心為數(shù)據(jù)控制中心模塊，數(shù)據(jù)控制中心模塊與數(shù)字信號(hào)處理及存儲(chǔ)模塊建立通信連接，通過該通信連接進(jìn)行三種信息傳遞(I)當(dāng)操作人員操作鍵盤部份輸入的鍵盤值送入數(shù)據(jù)控制中心模塊時(shí)，數(shù)據(jù)控制中心模塊向數(shù)字信號(hào)處理及存儲(chǔ)模塊發(fā)送中斷，把鍵盤值送到數(shù)字信號(hào)處理及存儲(chǔ)模塊；(2)數(shù)字信號(hào)處理及存儲(chǔ)模塊輸出控制信號(hào)到數(shù)據(jù)控制中心模塊，經(jīng)數(shù)據(jù)控制中心模塊分別相應(yīng)輸出，包括輸出到模擬信號(hào)調(diào)理模塊、輸出到校驗(yàn)電路模塊、經(jīng)AD控制及存儲(chǔ)模塊輸出到高精度數(shù)據(jù)采集模塊、經(jīng)網(wǎng)ロ控制及存儲(chǔ)模塊輸出到網(wǎng)絡(luò)接ロ模塊，以及經(jīng)同步控制模塊輸出到同步時(shí)鐘模塊；(3) AD控 制及存儲(chǔ)模塊和網(wǎng)ロ控制及存儲(chǔ)模塊存儲(chǔ)的數(shù)據(jù)信號(hào)，經(jīng)數(shù)據(jù)控制中心模塊輸出到數(shù)字信號(hào)處理及存儲(chǔ)模塊。也就是說，數(shù)據(jù)控制中心模塊作為控制信息發(fā)送中心，與模擬信號(hào)調(diào)理模塊、校驗(yàn)電路模塊、同步控制模塊、AD控制及存儲(chǔ)模塊和網(wǎng)ロ控制及存儲(chǔ)模塊都建立了通信連接。數(shù)字信號(hào)處理及存儲(chǔ)模塊包括DSP處理器，DSP處理器處理由FPGA模塊的數(shù)據(jù)控制中心模塊輸入的鍵盤值，所產(chǎn)生的控制信號(hào)向數(shù)據(jù)控制中心模塊輸出；DSP處理器處理由AD控制及存儲(chǔ)模塊和網(wǎng)ロ控制及存儲(chǔ)模塊輸入的數(shù)字信號(hào)，所得最終運(yùn)算結(jié)果送到顯示及鍵盤模塊中的顯示部份，并通過通用標(biāo)準(zhǔn)接ロ模塊向外輸出。具體實(shí)施時(shí)，為了支持DSP處理器的運(yùn)算和存儲(chǔ)結(jié)果，一般還會(huì)設(shè)置連接到DSP處理器的存儲(chǔ)器，例如FLASH和SDRAM。實(shí)施例中DSP處理器處理數(shù)字信號(hào)的方式為，對(duì)數(shù)字信號(hào)進(jìn)行FIR濾波后采用FFT算法得到信號(hào)的幅度與相位信息，由此得到標(biāo)準(zhǔn)信號(hào)和待測信號(hào)的比差與角差，并對(duì)最終運(yùn)算結(jié)果保存。實(shí)施例的通用標(biāo)準(zhǔn)接ロ模塊包括串口和USB接ロ，通過標(biāo)準(zhǔn)串ロ可與個(gè)人計(jì)算機(jī)連接，在PC機(jī)上可以配置系統(tǒng)參數(shù)并實(shí)時(shí)顯示測量結(jié)果；通過USB接ロ可將測試結(jié)果輸入到USB存儲(chǔ)設(shè)備。模擬信號(hào)調(diào)理模塊對(duì)模擬量的電壓/電流信號(hào)進(jìn)行合適的調(diào)理轉(zhuǎn)換，并提供阻抗匹配功能來隔絕信號(hào)源輸出端和本實(shí)用新型的校驗(yàn)電路模塊，增強(qiáng)信號(hào)源的穩(wěn)定性。參見圖2，實(shí)施例的模擬信號(hào)調(diào)理模塊對(duì)4種輸入進(jìn)行處理。其中，標(biāo)準(zhǔn)電磁式電壓互感器的輸出是有效值為57. 7V的模擬電壓信號(hào)(交流電壓信號(hào))，將其輸入至模擬信號(hào)調(diào)理模塊的標(biāo)準(zhǔn)側(cè)電壓信號(hào)接入電路單元轉(zhuǎn)換成幅值為4V的電壓信號(hào)SVl ;標(biāo)準(zhǔn)電磁式電流互感器的輸出是有效值為5A/1A的模擬電流信號(hào)(交流電流信號(hào))，將其輸入至標(biāo)準(zhǔn)側(cè)電流信號(hào)接入電路，經(jīng)過標(biāo)準(zhǔn)側(cè)電流信號(hào)接入電路單元轉(zhuǎn)換作用成為幅值為4V的電壓信號(hào)SIl ;模擬式電子式電壓互感器的模擬輸出為I. 625V 6. 5V的電壓信號(hào),模擬式電子式電流互感器的模擬輸出為22. 5mV^4V的電壓信號(hào)，將其接入待測信號(hào)接ロ電路不做調(diào)理，標(biāo)示為EVl和EI1。DSP處理器通過顯示及鍵盤模塊的鍵盤部份接收操作人員設(shè)置的校驗(yàn)配置信息，向FPGA模塊發(fā)出具體指令，F(xiàn)PGA模塊的數(shù)據(jù)控制中心模塊再向調(diào)理控制単元發(fā)送控制指令，從SVl和SIl中選擇一路作為校驗(yàn)用標(biāo)準(zhǔn)信號(hào)STl ;在不采用DA作為待測信號(hào)來源時(shí)，從EVl和EIl中選擇一路作為校驗(yàn)用待測信號(hào)SEl。實(shí)施例選擇4v作為電磁式電壓互感器和電磁式電流互感器的轉(zhuǎn)換輸出幅值，是考慮到在幅值4V的情況下AD轉(zhuǎn)換的精度不錯(cuò)，而且AD轉(zhuǎn)換范圍為(T5V。即使信號(hào)會(huì)達(dá)到標(biāo)稱值的120%，4*120%=4. 8也還是小于5V。且統(tǒng)ー的幅值有利于簡化DSP處理器的計(jì)算處
理。 采用校驗(yàn)電路模塊，可對(duì)輸入的模擬量信號(hào)進(jìn)行適宜的倍率轉(zhuǎn)換以提高最后測量精度。如圖3所示，標(biāo)準(zhǔn)信號(hào)STl和待測信號(hào)SEl同時(shí)輸入到校驗(yàn)保護(hù)電路和模擬濾波電路。校驗(yàn)用標(biāo)準(zhǔn)信號(hào)STl經(jīng)模擬濾波電路后輸出，記為標(biāo)準(zhǔn)信號(hào)ST2 ;校驗(yàn)用待測信號(hào)SEl經(jīng)模擬濾波電路的輸出，再經(jīng)自動(dòng)倍率切換電路進(jìn)行放大調(diào)整后輸出，記為待測信號(hào)SE2 ；標(biāo)準(zhǔn)信號(hào)ST2和待測信號(hào)SE2送入高精度數(shù)據(jù)采集模塊。若信號(hào)的變化范圍太大，當(dāng)信號(hào)值太小的時(shí)候測量結(jié)果就不太穩(wěn)定。因此實(shí)施例設(shè)定自動(dòng)倍率切換電路的初始值為其最小放大倍率0. 4。標(biāo)準(zhǔn)信號(hào)STl和SEl經(jīng)過校驗(yàn)電路模塊和高精度數(shù)據(jù)采集模塊后會(huì)轉(zhuǎn)換為數(shù)字信號(hào)，若DSP據(jù)此數(shù)字信號(hào)判斷待測信號(hào)SEl已經(jīng)超出校驗(yàn)量程，則立即向FPGA模塊發(fā)送狀態(tài)信息，由FPGA模塊中的數(shù)據(jù)控制中心模塊控制校驗(yàn)控制単元，將標(biāo)準(zhǔn)信號(hào)STl和待測信號(hào)SEl通過校驗(yàn)保護(hù)電路接地；若DSP判別待測信號(hào)SEl的幅值較小而影響測量精度吋，則立即向FPGA模塊發(fā)送狀態(tài)信息，促使FPGA模塊中的數(shù)據(jù)控制中心模塊控制校驗(yàn)控制単元，通過校驗(yàn)控制單元合理調(diào)整自動(dòng)倍率切換電路的放大倍率。實(shí)施例中，由輸入信號(hào)的性質(zhì)和校驗(yàn)精度，設(shè)定自動(dòng)倍率切換電路中，待測信號(hào)SEl的放大倍率則有0. 4、1、6、36等四個(gè)檔位。實(shí)施例設(shè)置高精度數(shù)據(jù)采集模塊，以便將校驗(yàn)電路模塊輸出的交流電壓信號(hào)轉(zhuǎn)換成差分信號(hào)以降低共模噪聲的干擾，提高系統(tǒng)的測量精度，然后轉(zhuǎn)換成數(shù)字信號(hào)。如圖4所示高精度數(shù)據(jù)采集模塊包括兩套相同的信號(hào)調(diào)理電路和AD轉(zhuǎn)換電路。由校驗(yàn)電路模塊輸出的ST2和SE2為單端電壓信號(hào)，分別代表待測信號(hào)和標(biāo)準(zhǔn)信號(hào)。它們首先輸入到內(nèi)部的信號(hào)調(diào)理電路轉(zhuǎn)換成兩對(duì)差分信號(hào)，這兩對(duì)差分信號(hào)輸入到AD轉(zhuǎn)換電路轉(zhuǎn)換成數(shù)字信號(hào)。差分信號(hào)能顯著抑制信號(hào)內(nèi)部的共模噪聲，以提高系統(tǒng)精度。具體實(shí)施吋，AD轉(zhuǎn)換電路可以采用AD芯片(如AD7678 18位位寬)。AD轉(zhuǎn)換電路與FPGA內(nèi)部的AD控制及存儲(chǔ)模塊的具體連接，可參考芯片說明。AD芯片的轉(zhuǎn)換結(jié)果則輸出到AD控制及存儲(chǔ)模塊，由AD控制及存儲(chǔ)模塊存儲(chǔ)以便DSP處理器運(yùn)算使用。同步時(shí)鐘在AD采樣過程中有著重要的作用，實(shí)施例由同步時(shí)鐘模塊提供同步時(shí)鐘的輸入/輸出使能，并采取必要的磁耦隔離來保證待測信號(hào)和標(biāo)準(zhǔn)信號(hào)在采樣過程中的時(shí)間同歩。如圖5所示，同步時(shí)鐘模塊為外圍設(shè)備與本實(shí)用新型的工作同步時(shí)鐘的接ロ，其中傳輸?shù)耐綍r(shí)鐘共有四種模式，它們均經(jīng)過磁耦隔離單元來消除傳輸過程中的噪聲以提高系統(tǒng)的穩(wěn)定性外圍設(shè)備輸出的電時(shí)鐘信號(hào)經(jīng)磁耦隔離單元送入同步控制模塊，同步控制模塊發(fā)出的電時(shí)鐘信號(hào)經(jīng)磁耦隔離單元送出到外圍；外圍設(shè)備輸出的光時(shí)鐘信號(hào)經(jīng)過ー片光電轉(zhuǎn)換IC轉(zhuǎn)換成電信號(hào)，然后經(jīng)磁耦隔離單元送入同步控制模塊；同步控制模塊發(fā)出的電時(shí)鐘信號(hào)經(jīng)磁耦隔離單元后，送入另一片光電轉(zhuǎn)換IC轉(zhuǎn)換成光時(shí)鐘信號(hào)送出到外國。在同步時(shí)鐘模塊和同步控制模塊支持下，AD控制及存儲(chǔ)模塊控制AD轉(zhuǎn)換電路在電同步時(shí)鐘下工作，實(shí)現(xiàn)同步采樣。具體實(shí)施時(shí)，可以由操作人員通過鍵盤選擇同步時(shí)鐘的屬性[0063]輸入/輸出光/電上升沿/下降沿DSP處理器把與操作人員的選擇相應(yīng)的控制字發(fā)送到FPGA內(nèi)部的數(shù)據(jù)控制中心模塊，數(shù)據(jù)控制中心模塊再發(fā)控制字到同步控制模塊。同步控制模塊根據(jù)控制字決定是接收外部秒脈沖還是自己產(chǎn)生秒脈沖并發(fā)送出去,從而控制同步時(shí)鐘模塊工作方式。實(shí)施例的FPGA模塊選用的ALTERA公司的Cyclone II系列的EP2C20產(chǎn)品，根據(jù)功能需求設(shè)置現(xiàn)場可編程門陣列即可。參見圖6 AD控制及存儲(chǔ)模塊接收同步控制模塊發(fā)出的同步時(shí)鐘信號(hào)和數(shù)據(jù)控制中心模塊發(fā)送的指令，然后根據(jù)規(guī)則來控制高精度數(shù)據(jù)采集模塊內(nèi)部兩套電路的使能，將AD轉(zhuǎn)換結(jié)果存入到本模塊內(nèi)部以供數(shù)據(jù)控制中心模塊的調(diào)度。同步控制模塊控制同步時(shí)鐘模塊接收/輸出光或電的同步時(shí)鐘，并在FPGA內(nèi)部將此同步時(shí)鐘傳輸給AD控制及存儲(chǔ)模塊。網(wǎng)ロ控制及存儲(chǔ)模塊實(shí)施例的網(wǎng)絡(luò)接ロ模塊集成了光以太網(wǎng)端口和電以太網(wǎng)端ロ。因此網(wǎng)絡(luò)接ロ模塊送入到本模塊的數(shù)據(jù)分為兩類，光以太網(wǎng)絡(luò)數(shù)據(jù)和電以太網(wǎng)絡(luò)數(shù)據(jù)。本模塊根據(jù)數(shù)據(jù)控制中心模塊發(fā)送的指令來決定對(duì)這兩類數(shù)據(jù)的取舍。數(shù)據(jù)控制中心模塊本模塊整合了 FPGA內(nèi)部其他的模塊，是FPGA內(nèi)部其他模塊與DSP進(jìn)行數(shù)據(jù)交互的橋梁。本模塊功能如下1、掃描鍵盤值并將鍵盤值傳遞給DSP處理器，是人機(jī)交互的重要組成部分；2、DSP處理器根據(jù)鍵盤值解讀操作人員的意圖并把相應(yīng)的指令發(fā)送到本模塊，進(jìn)而本模塊根據(jù)此指令完成對(duì)模擬信號(hào)調(diào)理模塊、校驗(yàn)電路模塊和FPGA內(nèi)部其他模塊的控制。3、AD控制及存儲(chǔ)模塊和網(wǎng)ロ控制及存儲(chǔ)模塊存儲(chǔ)的數(shù)據(jù)信號(hào)，經(jīng)本模塊輸出到數(shù)字信號(hào)處理及存儲(chǔ)模塊。顯示及鍵盤模塊實(shí)時(shí)顯示測試結(jié)果并提供人機(jī)交互式控制功能，顯示及鍵盤模塊在本實(shí)用新型中的連接方式如圖7 :實(shí)施例的顯示及鍵盤模塊包括一個(gè)矩陣的4*4鍵盤和ー塊320*240的LED顯示屏。其中矩陣的4*4鍵盤與FPGA模塊相連接，每次按鍵時(shí)，鍵盤值會(huì)首先傳送到FPGA模塊內(nèi)部的數(shù)據(jù)控制中心模塊，然后以中斷的方式傳遞給DSP數(shù)字信號(hào)處理器，DSP數(shù)字信號(hào)處理器根據(jù)鍵值執(zhí)行相應(yīng)的程序并將測試結(jié)果實(shí)時(shí)顯示在LED顯示屏上。顯示及鍵盤模塊作為人機(jī)交互媒介，有著豐富的功能以數(shù)字形式顯示測量結(jié)果、以波形形式顯示信號(hào)屬性、設(shè)置同步時(shí)鐘的屬性、對(duì)本實(shí)用新型自身進(jìn)行配置等。如圖8所示為DSP數(shù)字信號(hào)處理器的核心流程圖，I.系統(tǒng)初始化，一般需要根據(jù)硬件電路正確配置DSP數(shù)字信號(hào)處理器內(nèi)部眾多的控制寄存器，同時(shí)要通過FPGA模塊設(shè)定系統(tǒng)外圍電路的工作狀態(tài)。2. 查詢是否有鍵盤中斷，若有，則根據(jù)鍵值執(zhí)行相應(yīng)的服務(wù)程序；若沒有，則跳過鍵盤中斷程序進(jìn)入查詢數(shù)據(jù)中斷。3.實(shí)施例中，由FPGA模塊負(fù)責(zé)接收并保存數(shù)字化后的標(biāo)準(zhǔn)信號(hào)和待測信號(hào)。實(shí)施例中以4000Hz的采樣率采樣2048個(gè)樣本點(diǎn)。當(dāng)數(shù)據(jù)采集完成后由FPGA模塊向DSP數(shù)字信號(hào)處理器發(fā)送數(shù)據(jù)中斷。因此，DSP數(shù)字信號(hào)處理器通過循環(huán)不斷地查詢中斷來判斷是否有數(shù)據(jù)中斷。如果有數(shù)據(jù)中斷，則程序跳至下一歩——取數(shù)據(jù)；如果沒有數(shù)據(jù)中斷，則跳轉(zhuǎn)至查詢鍵盤中斷。4. DSP數(shù)字信號(hào)處理器從FPGA模塊處獲取兩份數(shù)據(jù)，一份數(shù)據(jù)對(duì)應(yīng)標(biāo)準(zhǔn)信號(hào)源，另ー份對(duì)應(yīng)待測信號(hào)源。、[0076]5. 進(jìn)行數(shù)據(jù)計(jì)算步驟。實(shí)施例在該步驟首先采用FIR濾波算法來降低信號(hào)中的白噪聲，其次采用1024點(diǎn)FFT算法計(jì)算出信號(hào)的有效值和相位信息，據(jù)此計(jì)算出作為待測源的電子式互感器和作為標(biāo)準(zhǔn)源的電磁式互感器的差別。
6. 將測試結(jié)果實(shí)時(shí)輸出，更新顯示在LED顯示屏上，顯示結(jié)果每秒鐘更新I次。本實(shí)用新型的保護(hù)范圍不限于以上實(shí)施例。
權(quán)利要求1.多功能電子式互感器校驗(yàn)儀，包括模擬信號(hào)調(diào)理模塊、校驗(yàn)電路模塊、高精度數(shù)據(jù)采集模塊所組成，其特征在干信號(hào)源輸出端所提供模擬信號(hào)輸入到模擬信號(hào)調(diào)理模塊，經(jīng)模擬信號(hào)調(diào)理模塊調(diào)理轉(zhuǎn)換后輸出到校驗(yàn)電路模塊，該輸出經(jīng)校驗(yàn)電路模塊進(jìn)行倍率轉(zhuǎn)換后，所得交流電壓信號(hào)輸出到高精度數(shù)據(jù)采集模塊；該交流電壓信號(hào)在高精度數(shù)據(jù)采集模塊內(nèi)部轉(zhuǎn)換成差分信號(hào)后再進(jìn)行模數(shù)轉(zhuǎn)換，所得數(shù)字信號(hào)輸入FPGA模塊中的AD控制及存儲(chǔ)模塊；所述FPGA模塊包括AD控制及存儲(chǔ)模塊、同步控制模塊、網(wǎng)ロ控制及存儲(chǔ)模塊和數(shù)據(jù)控制中心模塊；數(shù)字式電子式電壓互感器或數(shù)字式電子式電流互感器所提供數(shù)字信號(hào)通過網(wǎng)絡(luò)接ロ模塊，送入FPGA模塊中的網(wǎng)ロ控制及存儲(chǔ)模塊；同步時(shí)鐘模塊和FPGA模塊中的同步控制模塊之間建立傳送控制信號(hào)的連接；顯示及鍵盤模塊的鍵盤部份連接到FPGA模塊的數(shù)據(jù)控制中心模塊，鍵盤部份輸入的鍵盤值送入數(shù)據(jù)控制中心模塊；所述FPGA模塊中，同步控制模塊和AD控制及存儲(chǔ)模塊之間建立傳送時(shí)鐘信號(hào)的連接；數(shù)據(jù)控制中心模塊與數(shù)字信號(hào)處理及存儲(chǔ)模塊建立通信連接，通過該通信連接進(jìn)行三種信息傳遞1)當(dāng)操作人員操作鍵盤部份輸入的鍵盤值送入數(shù)據(jù)控制中心模塊時(shí)，數(shù)據(jù)控制中心模塊向數(shù)字信號(hào)處理及存儲(chǔ)模塊發(fā)送中斷，把鍵盤值送到數(shù)字信號(hào)處理及存儲(chǔ)模塊；2)數(shù)字信號(hào)處理及存儲(chǔ)模塊輸出控制信號(hào)到數(shù)據(jù)控制中心模塊，經(jīng)數(shù)據(jù)控制中心模塊分別相應(yīng)輸出，包括輸出到模擬信號(hào)調(diào)理模塊、輸出到校驗(yàn)電路模塊、經(jīng)AD控制及存儲(chǔ)模塊輸出到高精度數(shù)據(jù)采集模塊、經(jīng)網(wǎng)ロ控制及存儲(chǔ)模塊輸出到網(wǎng)絡(luò)接ロ模塊，以及經(jīng)同步控制模塊輸出到同步時(shí)鐘模塊；3) AD控制及存儲(chǔ)模塊和網(wǎng)ロ控制及存儲(chǔ)模塊存儲(chǔ)的數(shù)據(jù)，經(jīng)數(shù)據(jù)控制中心模塊輸出到數(shù)字信號(hào)處理及存儲(chǔ)模塊； 所述的數(shù)字信號(hào)處理及存儲(chǔ)模塊包括DSP數(shù)字信號(hào)處理器，DSP數(shù)字信號(hào)處理器處理由FPGA模塊的數(shù)據(jù)控制中心模塊輸入的鍵盤值，所產(chǎn)生的控制信號(hào)向數(shù)據(jù)控制中心模塊輸出；DSP數(shù)字信號(hào)處理器處理由AD控制及存儲(chǔ)模塊和網(wǎng)ロ控制及存儲(chǔ)模塊輸入的數(shù)字信號(hào)，所得最終運(yùn)算結(jié)果送到顯示及鍵盤模塊中的顯示部份，并通過通用標(biāo)準(zhǔn)接ロ模塊向外輸出。
2.根據(jù)權(quán)利要求I所述的多功能電子式互感器校驗(yàn)儀，其特征在于所述模擬信號(hào)調(diào)理模塊包括標(biāo)準(zhǔn)側(cè)電壓信號(hào)接入電路、標(biāo)準(zhǔn)側(cè)電流信號(hào)接入電路、待測信號(hào)接ロ電路及調(diào)理控制単元；所述網(wǎng)絡(luò)接ロ模塊包括標(biāo)準(zhǔn)側(cè)電壓信號(hào)輸入，標(biāo)準(zhǔn)側(cè)電流信號(hào)輸入，待測電壓信號(hào)輸入，待測電流信號(hào)輸入；所述信號(hào)源輸出端包括標(biāo)準(zhǔn)電磁式電壓互感器、標(biāo)準(zhǔn)電磁式電流互感器、模擬式電子式電壓互感器、模擬式電子式電流互感器、數(shù)字式電子式電壓互感器和數(shù)字式電子式電流互感器； 所述的標(biāo)準(zhǔn)電磁式電壓互感器或標(biāo)準(zhǔn)模擬式電子式電壓互感器所提供交流電壓信號(hào)輸入到標(biāo)準(zhǔn)側(cè)電壓信號(hào)接入電路，經(jīng)標(biāo)準(zhǔn)側(cè)電壓信號(hào)接入電路轉(zhuǎn)換為電壓信號(hào)SVl ； 所述的標(biāo)準(zhǔn)電磁式電流互感器或標(biāo)準(zhǔn)模擬式電子式電流互感器所提供交流電流信號(hào)輸入到標(biāo)準(zhǔn)側(cè)電流信號(hào)接入電路，經(jīng)標(biāo)準(zhǔn)側(cè)電流信號(hào)接入電路轉(zhuǎn)換為電壓信號(hào)SIl ； 所述的待測模擬式電子式電壓互感器所提供模擬電壓信號(hào)，通過待測信號(hào)接ロ電路接入，該模擬電壓信號(hào)標(biāo)不為電壓信號(hào)EVl ； 所述的待測模擬式電子式電流互感器所提供模擬電流信號(hào)，通過待測信號(hào)接ロ電路接入，該模擬電壓信號(hào)標(biāo)不為電壓信號(hào)EIl ； 所述的標(biāo)準(zhǔn)數(shù)字式電子式電壓互感器所提供數(shù)字電壓信號(hào)，通過標(biāo)準(zhǔn)網(wǎng)絡(luò)接ロ接入，、該數(shù)字電壓信號(hào)標(biāo)示為電壓信號(hào)SDVl ； 所述的標(biāo)準(zhǔn)數(shù)字式電子式電流互感器所提供數(shù)字電流信號(hào)，通過標(biāo)準(zhǔn)網(wǎng)絡(luò)接ロ接入，該數(shù)字電流信號(hào)標(biāo)示為電流信號(hào)SDIl ； 所述的待測數(shù)字式電子式電壓互感器所提供數(shù)字電壓信號(hào)，通過待測網(wǎng)絡(luò)接ロ接入，該數(shù)字電壓信號(hào)標(biāo)示為電壓信號(hào)DVl ； 所述的待測數(shù)字式電子式電流互感器所提供數(shù)字電流信號(hào)，通過待測網(wǎng)絡(luò)接ロ接入，該數(shù)字電流信號(hào)標(biāo)示為電流信號(hào)DIl ； 所述的電壓信號(hào)SV1、SI1、EV1、EI1接入調(diào)理控制單元，F(xiàn)PGA模塊中的數(shù)據(jù)控制中心模塊發(fā)送控制信號(hào)到調(diào)理控制単元，調(diào)理控制単元根據(jù)控制信號(hào)從電壓信號(hào)SVl和SIl中選 擇一路作為校驗(yàn)用標(biāo)準(zhǔn)信號(hào)STl輸出，或從電壓信號(hào)SDVl和電流SDIl中選擇一路作為校驗(yàn)用標(biāo)準(zhǔn)信號(hào)ST3輸出；從信號(hào)EVl和EIl中選擇一路作為校驗(yàn)用待測信號(hào)SEl輸出，或從信號(hào)DVl和DIl中選擇一路作為校驗(yàn)用待測信號(hào)SE3輸出。
3.根據(jù)權(quán)利要求2所述的多功能電子式互感器校驗(yàn)儀，其特征在于1)所述校驗(yàn)電路模塊包括校驗(yàn)保護(hù)電路、模擬濾波電路、自動(dòng)倍率切換電路和校驗(yàn)控制單元，校驗(yàn)用標(biāo)準(zhǔn)模擬信號(hào)STl和校驗(yàn)用待測模擬信號(hào)SEl同時(shí)輸入到校驗(yàn)保護(hù)電路和模擬濾波電路，校驗(yàn)用標(biāo)準(zhǔn)模擬信號(hào)STl經(jīng)模擬濾波電路后輸出，記為標(biāo)準(zhǔn)信號(hào)ST2 ;校驗(yàn)用待測信號(hào)SEl經(jīng)模擬濾波電路的輸出，再經(jīng)自動(dòng)倍率切換電路進(jìn)行放大調(diào)整后輸出，記為待測信號(hào)SE2 ;標(biāo)準(zhǔn)信號(hào)ST2和待測信號(hào)SE2送入高精度數(shù)據(jù)采集模塊，F(xiàn)PGA模塊中的數(shù)據(jù)控制中心模塊發(fā)送控制信號(hào)到校驗(yàn)控制単元，經(jīng)校驗(yàn)控制單元將校驗(yàn)用標(biāo)準(zhǔn)信號(hào)STl和校驗(yàn)用待測信號(hào)SEl通過控制校驗(yàn)保護(hù)電路接地，經(jīng)校驗(yàn)控制單元調(diào)整自動(dòng)倍率切換電路的放大倍率； 2)校驗(yàn)用標(biāo)準(zhǔn)數(shù)字信號(hào)ST3和校驗(yàn)用待測數(shù)字信號(hào)SE3同時(shí)輸入到網(wǎng)絡(luò)接ロ電路，通過網(wǎng)ロ控制及存儲(chǔ)模塊處理接收到的數(shù)字信號(hào)。
4.根據(jù)權(quán)利要求3所述的多功能電子式互感器校驗(yàn)儀，其特征在于所述高精度數(shù)據(jù)采集模塊包含兩套同樣的電路，分別用于對(duì)校驗(yàn)用標(biāo)準(zhǔn)信號(hào)STl和校驗(yàn)用待測信號(hào)SEl的轉(zhuǎn)換；每套電路包括信號(hào)調(diào)理電路和AD轉(zhuǎn)換電路，標(biāo)準(zhǔn)信號(hào)ST2在相應(yīng)的ー套電路中，經(jīng)信號(hào)調(diào)理電路轉(zhuǎn)換為ー對(duì)差分信號(hào)后，送入AD轉(zhuǎn)換電路轉(zhuǎn)換成數(shù)字信號(hào)，待測信號(hào)SE2在相應(yīng)的ー套電路中，經(jīng)信號(hào)調(diào)理電路轉(zhuǎn)換為ー對(duì)差分信號(hào)后，送入AD轉(zhuǎn)換電路轉(zhuǎn)換成數(shù)字信號(hào)，F(xiàn)PGA模塊中的AD控制及存儲(chǔ)模塊發(fā)送控制信號(hào)到兩套電路中的AD轉(zhuǎn)換電路，AD轉(zhuǎn)換電路所得數(shù)字信號(hào)連接到AD控制及存儲(chǔ)模塊。
5.根據(jù)權(quán)利要求1、2、3、4所述的多功能電子式互感器校驗(yàn)儀，其特征在于所述網(wǎng)絡(luò)接ロ模塊包括光以太網(wǎng)端口和電以太網(wǎng)端ロ，F(xiàn)PGA模塊連接了兩套同樣的電路，分別用于連接兩路電子式互感器信號(hào)ECTl和ECT2，可輸入電子式電流互感器信號(hào)也可以輸入電子式電壓互感器信號(hào)，作為標(biāo)準(zhǔn)信號(hào)或待測信號(hào)；或同時(shí)輸入電子式電壓互感器信號(hào)和電子式電流互感器信號(hào)，用于測量功率因數(shù)角；或一路輸出誤碼測試信號(hào)另一路接收誤碼測試信號(hào)，用于測試通信信道的誤碼。
6.根據(jù)權(quán)利要求1、2、3、4、5所述的多功能電子式互感器校驗(yàn)儀，其特征在于采用電磁式互感器作為標(biāo)準(zhǔn)互感器又可以采用電子式互感器作為標(biāo)準(zhǔn)互感器。
7.根據(jù)權(quán)利要求1、2、3、4、5所述的多功能電子式互感器校驗(yàn)儀，其特征在于具有兩套網(wǎng)絡(luò)接ロ模塊，均集成了光以太網(wǎng)端口和電以太網(wǎng)端ロ。
專利摘要多功能電子式互感器校驗(yàn)儀，包括模擬信號(hào)調(diào)理模塊、高精度數(shù)據(jù)采集模塊、網(wǎng)絡(luò)接口模塊、同步時(shí)鐘模塊、FPGA模塊、數(shù)字信號(hào)處理及存儲(chǔ)模塊、顯示及鍵盤模塊和通用標(biāo)準(zhǔn)接口模塊所組成，其中FPGA模塊包括AD控制及存儲(chǔ)模塊、同步控制模塊、網(wǎng)口控制及存儲(chǔ)模塊和數(shù)據(jù)控制中心模塊。本實(shí)用新型采用DSP+FPGA的架構(gòu)，實(shí)現(xiàn)了一種具有功率因素角測量功能和誤碼檢測功能的電子式互感器校驗(yàn)設(shè)備，它可以采用電磁式互感器作為標(biāo)準(zhǔn)互感器也可以采用電子式互感器作為標(biāo)準(zhǔn)互感器，可以校驗(yàn)?zāi)M式電子式互感器也可以校驗(yàn)數(shù)字式電子式互感器，體積小、操作簡單便于現(xiàn)場校驗(yàn)。
文檔編號(hào)G01R35/02GK202494776SQ20112039694
公開日2012年10月17日 申請(qǐng)日期2011年10月18日 優(yōu)先權(quán)日2011年10月18日
發(fā)明者于杰, 易本順, 陸漢兵 申請(qǐng)人:熊江詠