專利名稱：高精度動態(tài)比較器的輸入失調(diào)電壓測試電路的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種高精度動態(tài)比較器的輸入失調(diào)電壓測試電路。
背景技術(shù)：
動態(tài)比較器廣泛應(yīng)用于模數(shù)轉(zhuǎn)換器，數(shù)據(jù)采集等系統(tǒng)中，其中低輸入失調(diào)電壓高精度的動態(tài)比較器發(fā)展尤為迅速，但是相對應(yīng)的仿真方法還存在著很大的局限性。傳統(tǒng)的仿真方法為運放結(jié)構(gòu)的開環(huán)比較器可以通過DC掃描得到輸入失調(diào)電壓，即在開環(huán)比較器的一個輸入端輸入?yún)⒖夹盘?，在另外一端輸入一個直流信號，設(shè)為變量，然后進行參數(shù)掃描，輸出結(jié)果發(fā)生跳變時的轉(zhuǎn)折點電壓與參考信號電壓的差值即為失調(diào)電壓。因為比較器無法進行DC掃描。因此，為了找到實際的失調(diào)閾值電壓必須輸入不同的信號進行嘗試。設(shè)計者必須使用多次仿真和逐次逼近的方法來獲得實際的失調(diào)閾值電壓，即剛開始預(yù)先估計輸入失調(diào)電壓值為多少，然后在比較器的輸入端輸入一個信號差，如果比較器能夠正確分辨，那就說明信號差大于輸入失調(diào)電壓，那就減小輸入信號差，再次仿真，看能不能比較，如果不能比較，說明第二次的輸入信號差比實際輸入失調(diào)電壓小，比較器無法正常比較，那第三次輸入的信號差就比第一次的小，比第二次大，如此反復(fù)，逐次逼近進行比較。這種傳統(tǒng)的測量比較器輸入失調(diào)電壓的方法非常的耗時耗精力。當輸入失調(diào)電壓值可以容易地獲得的話，那么就會加快設(shè)計和仿真的進度，這也使得找到一個有效的輸入失調(diào)電壓測試方法顯得格外的重要。
發(fā)明內(nèi)容本實用新型的目的是提供一種高精度動態(tài)比較器的輸入失調(diào)電壓測試電路，能實現(xiàn)對動態(tài)比較器的一次仿真就可以獲得輸入失調(diào)電壓。本實用新型的電路采用以下方案實現(xiàn)一種高精度動態(tài)比較器的測試電路，其特征在于，包括一比較器；一鐘控SR鎖存器；其輸入端與所述比較器的輸出端連接；一單位增益放大器，其輸入端與所述鐘控SR鎖存器的輸出端連接；一緩沖器，其輸入端與所述單位增益放大器的輸出端連接；以及一二階積分器，其輸入端與所述緩沖器的輸出端連接，輸出端為所述比較器提供一反饋電壓
^FJ ο在本實用新型一實施例中，進一步包括一用于控制所述比較器工作的時鐘電路。本實用新型具有以下優(yōu)點1、簡潔快速性針對傳統(tǒng)動態(tài)比較器的測試方法中只能通過瞬態(tài)仿真，一次又一次的嘗試，這種逐次逼近的測試方法，本測試電路只需仿真一次就可獲得比較器準確的輸入失調(diào)電壓。2、精度可調(diào)因此要提高該測試方法的精度，就要盡可能地減小平衡時波形的峰峰值大小。因為時鐘的周期是固定的，可以通過設(shè)置二階積分器的增益大小來改變積分斜率。增益設(shè)置越小，峰峰值越小，精度越高。
圖1是本實用新型實施例測試電路連接示意圖。圖2是本實用新型實施例動態(tài)比較器沒有輸入失調(diào)電壓時的仿真波形圖。圖3是本實用新型實施例動態(tài)比較器輸入失調(diào)電壓時的仿真波形圖。
具體實施方式
本實施例提供一種高精度動態(tài)比較器的輸入失調(diào)電壓測試電路，其包括一比較器；一鐘控SR鎖存器；其輸入端與所述比較器的輸出端連接；一單位增益放大器，其輸入端與所述鐘控SR鎖存器的輸出端連接；一緩沖器，其輸入端與所述單位增益放大器的輸出端連接；以及一二階積分器，其輸入端與所述緩沖器的輸出端連接，輸出端為所述比較器提供一反饋電壓 ^。
以下結(jié)合附圖對本實用新型的實現(xiàn)原理做進一步說明。如圖1所示，鐘控SR鎖存器的輸出信號Q和δ接到理想的單位增益放大器的輸入端。理想單位增益放大器= β — ,當Q為高，則放大器輸出高電平，即電源電壓VDD，當
C1為高，則單位增益放大器輸出為負的VDD。二階積分器根據(jù)緩沖器輸出信號的正負進行
正向積分和反向積分。Clock是控制比較器工作的時鐘，設(shè)時鐘由低電平轉(zhuǎn)為高電平時，比較器開始正常比較?，F(xiàn)在假設(shè)比較器沒有輸入失調(diào)電壓，并且二階積分器的輸出信號(電壓反饋) 剛開始是低于參考電壓，Q為高，β為低，也就是單位增益放大器的輸出信號Gi3大于零， 二階積分器進行正向積分。當時鐘的上升沿到來時，如果Fra超過了正向輸入端的參考電壓，那么，比較器的輸出發(fā)生跳變，β為低，g為高，使得Fot小于零，二階積分器由正向積分轉(zhuǎn)為反向積分。當下一個時鐘上升沿來臨時，二階積分器已經(jīng)經(jīng)過一個時鐘周期的反向積分，Gs小于參考電壓，比較器的輸出又一次發(fā)生跳變，二階積分器又開始了正向積分，如此反復(fù)進行，整個環(huán)路達到穩(wěn)定狀態(tài)，仿真波形圖如圖2所示。如果比較器帶有輸入失調(diào)電壓的話，假設(shè)在比較器的IP端有個正向的輸入失調(diào)電壓Fos ,那么，當有效時鐘沿來臨時，比較器IN端的輸入信號必須大于+Fos ,比較器
的輸出結(jié)果才會發(fā)生跳變。也就是說相當于實際的參考電壓『—=Fra+ ^。平衡的時候，
說明二階積分器的輸出信號穿越了新的參考線。兩條參考電壓線的差值丨就是比較器的輸入失調(diào)電壓。當有效時鐘來臨時，二階積分器的輸出信號只要比實際的參考電壓大或者小，比較器的輸出就會發(fā)生變化。通常，我們?nèi)》宸逯档囊话胱鳛樾碌膮⒖茧妷壕€，如圖3的
C ·.—。這樣的取值會存在偏差，如圖3中的這個偏差的最大值為峰峰值的一半。因此要提高該測試方法的精度，就要盡可能地減小平衡時波形的峰峰值大小。因為時鐘的周期是固定的，可以通過設(shè)置二階積分器的增益大小來改變積分斜率。增益設(shè)置越小， 峰峰值越小，精度越高，但是積分速度慢，仿真時間加長了，因此，在仿真精度和仿真時間方面存在折衷關(guān)系。值得一提的是，本實用新型的測試電路可廣泛應(yīng)用于 Cadence1ADS, Hspice，Pspice等多種集成電路設(shè)計平臺，其中二階積分器模塊與單位增益模塊即可是實際電路也可是理想模型，對測試系統(tǒng)的要求較低，同時仿真時間大為減少，對服務(wù)器等硬件需要也較低。以上所述僅為本實用新型的較佳實施例，凡依本實用新型申請專利范圍所做的均等變化與修飾，皆應(yīng)屬本實用新型的涵蓋范圍。
權(quán)利要求1.一種高精度動態(tài)比較器的輸入失調(diào)電壓測試電路，其特征在于，包括 一比較器；一鐘控SR鎖存器；其輸入端與所述比較器的輸出端連接； 一單位增益放大器，其輸入端與所述鐘控SR鎖存器的輸出端連接； 一緩沖器，其輸入端與所述單位增益放大器的輸出端連接； 以及一二階積分器，其輸入端與所述緩沖器的輸出端連接，其輸出端為所述比較器提供一反饋電壓Fj2。
2.根據(jù)權(quán)利要求1所述的高精度動態(tài)比較器的輸入失調(diào)電壓測試電路，其特征在于 進一步包括一用于控制所述比較器工作的時鐘電路。
專利摘要本實用新型涉及一種高精度動態(tài)比較器的輸入失調(diào)電壓測試電路，一比較器；一鐘控SR鎖存器；其輸入端與所述比較器的輸出端連接；一單位增益放大器，其輸入端與所述鐘控SR鎖存器的輸出端連接；一緩沖器，輸入為單位增益放大器的輸出，以提高其驅(qū)動能力和帶負載能力以及一二階積分器，其輸入端與所述緩沖器的輸出端連接，輸出端為所述比較器提供一反饋電壓。本實用新型只要通過對動態(tài)比較器的一次仿真就可以獲得輸入失調(diào)電壓，并且測試精度可人為控制，實現(xiàn)了測試的快速性及準確可調(diào)性。
文檔編號G01R19/00GK202330526SQ20112047046
公開日2012年7月11日 申請日期2011年11月24日 優(yōu)先權(quán)日2011年11月24日
發(fā)明者何明華, 張志曉, 王法翔, 胡煒 申請人:福州大學(xué)