專利名稱：測試適配板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體測試技術(shù)領(lǐng)域，特別涉及一種測試適配板。
背景技術(shù)：
目前在芯片測試中常用的做法是將芯片放置到測試適配板上。通過測試適配板與測試機(jī)相連，測試適配板提供一些可連線的接點(diǎn)以方便仿真或設(shè)計(jì)更改。現(xiàn)有技術(shù)的適配板如圖I所示，包括板體11，用于承載待測芯片，位于板體11中央?yún)^(qū)域的可插接插座(socket)的插孔陣列12和位于板體邊緣區(qū)域與測試機(jī)的彈簧針(pogopin)相對應(yīng)的圓盤13。所述插孔陣列12通常為外輪廓呈框型的孔陣列；圓盤13與測試機(jī)彈簧針(pogo pin)相對應(yīng)并通過通孔、內(nèi)部和頂?shù)撞孔呔€連接至插孔12，由于待測芯片的管腳通過插孔和圓盤與測試機(jī)資源相連，現(xiàn)有的測試適配板其插孔數(shù)目及其排布與待測芯片的管腳相對應(yīng)。 目前，隨著集成電路的發(fā)展，芯片呈現(xiàn)多樣化，其管腳數(shù)和管腳排布不盡相同，因此不同的芯片測試需要與之多樣性匹配的不同的測試適配板。然而，重新設(shè)計(jì)制造與芯片管腳相匹配的測試適配板的設(shè)計(jì)周期長、成本高，同時(shí)兼容性差。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種測試適配板，能提高測試芯片的兼容性，適用于不同管腳規(guī)格的芯片的測試，降低測試成本。本發(fā)明的技術(shù)解決方案是一種測試適配板，包括板體，用于承載待測芯片；插孔陣列，位于所述板體的中央?yún)^(qū)域，所述插孔陣列通過其孔的位置和數(shù)目的選擇以插接不同的待測芯片；與所述插孔陣列的孔一一對應(yīng)設(shè)置的芯片管腳連接線，位于所述插孔陣列的外圍，并與所述插孔陣列相連通；與所述芯片管腳連接線相對應(yīng)設(shè)置的測試機(jī)連接線，所述測試機(jī)連接線根據(jù)插接的待測芯片選擇相應(yīng)的芯片管腳連接線連通。作為優(yōu)選所述插孔的孔數(shù)為25-961個(gè)。作為優(yōu)選所述插孔陣列的插孔間距為0. 5mm-2. 54mm。作為優(yōu)選所述板體為矩形或圓形。作為優(yōu)選所述插孔陣列為矩形或圓形。作為優(yōu)選所述測試適配板還包括，位于板體邊緣區(qū)域與芯片測試機(jī)的彈簧針相對應(yīng)的圓盤，所述圓盤與測試機(jī)連接線相連通。作為優(yōu)選所述測試適配板還包括，多根位于所述板體內(nèi)部或底部走線，用于所述芯片管腳連接線與插孔陣列的連接以及所述測試機(jī)連接線與圓盤的連接。作為優(yōu)選所述待測芯片為BGA芯片、CGA芯片或PGA芯片。
與現(xiàn)有技術(shù)相比，本發(fā)明的測試適配板包括插孔陣列、位于插孔陣列外圍且與插孔相連通的芯片管腳連接線以及與芯片測試機(jī)資源相連的測試機(jī)連接線，在插接待測芯片后，可以通過多根外部連接線將與待測芯片管腳相對應(yīng)的芯片管腳連接線連接至相應(yīng)的測試機(jī)連接線，達(dá)到靈活連接待測芯片的管腳，因而本發(fā)明的測試適配板可以兼容不同的待測芯片，避免了一塊測試適配板只用于一種待測芯片的測試，從而對于不同待測芯片無須再設(shè)計(jì)測試適配板，縮短設(shè)計(jì)周期，降低 成本。


圖I是現(xiàn)有技術(shù)的測試適配板的結(jié)構(gòu)示意圖；圖2是本發(fā)明一具體實(shí)施例的測試適配板的結(jié)構(gòu)示意圖。
具體實(shí)施例方式本發(fā)明下面將結(jié)合附圖作進(jìn)一步詳述在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以很多不同于在此描述的其它方式來實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實(shí)施的限制。其次，本發(fā)明利用示意圖進(jìn)行詳細(xì)描述，在詳述本發(fā)明實(shí)施例時(shí)，為便于說明，表示器件結(jié)構(gòu)的剖面圖會(huì)不依一般比例作局部放大，而且所述示意圖只是實(shí)例，其在此不應(yīng)限制本發(fā)明保護(hù)的范圍。此外，在實(shí)際制作中應(yīng)包含長度、寬度及深度的三維空間尺寸。圖2示出了本發(fā)明測試適配板的結(jié)構(gòu)示意圖。請參閱圖2所示，在本實(shí)施例中，一種測試適配板，包括板體21，用于承載待測芯片，擁有測試機(jī)各種資源；插孔陣列22，位于所述板體21的中央?yún)^(qū)域，所述插孔陣列22通過其孔的位置和數(shù)目的選擇以插接不同的待測芯片；與所述插孔陣列22的孔一一對應(yīng)設(shè)置的芯片管腳連接線23，位于所述插孔陣列22的外圍，并與所述插孔陣列22相連通；與所述芯片管腳連接線23相對應(yīng)設(shè)置的測試機(jī)連接線24，所述測試機(jī)連接線24根據(jù)插接的待測芯片選擇相對應(yīng)的芯片管腳連接線23連通，所以本發(fā)明的測試適配板可靈活插接不同的待測芯片，所述測試機(jī)連接線24和芯片管腳連接線23通過多根外部連接線25相連。作為優(yōu)選考慮到插座的要求，所述插孔的孔數(shù)為25-961個(gè)。作為優(yōu)選所述插孔陣列的孔間距為0. 5mm-2. 54mm。作為優(yōu)選所述板體為矩形或圓形。作為優(yōu)選所述插孔陣列為矩形。作為優(yōu)選所述測試適配板還包括，位于板體邊緣區(qū)域與芯片測試機(jī)的彈簧針相對應(yīng)的圓盤26，所述圓盤26與測試機(jī)連接線24相連通，實(shí)現(xiàn)所述測試機(jī)連接線24與測試機(jī)的各種資源連通。作為優(yōu)選所述測試適配板還包括，多根位于所述板體內(nèi)部或頂?shù)撞孔呔€，用于所述芯片管腳連接線23與插孔陣列22的連接以及所述測試機(jī)連接線24與圓盤26的連接。作為優(yōu)選所述待測芯片為BGA芯片、CGA芯片或PGA芯片。在本實(shí)施中，板體21上可單獨(dú)設(shè)置接地端和電源端，通過外部連接線25連接至與待測芯片相對應(yīng)的接地端和電源端的芯片管腳連接線23上。由于現(xiàn)有的芯片封裝方式一般有BGA(Ball Grid Array，球腳數(shù)組矩陣)芯片封裝方式、PGA (Pin Grid Array,插針柵格陣列)芯片封裝形式、CGA (Column Grid Array,圓柱柵格陣列)，又稱柱柵陣列封裝，因此也相應(yīng)地有了 BGA芯片、PGA芯片和CGA芯片。下面舉例來說明，所述測試適配板可靈活運(yùn)用到不同插孔數(shù)和孔間距的BGA芯片CGA芯片這兩種不同類型的待測芯片上，假如，本實(shí)施例中的所述測試適配板的插孔陣列的插孔間距為I. 27_，插孔的孔數(shù)為961個(gè)，那么，本實(shí)施例的所述測試適配板不僅可以用 于芯片引腳間距為I. 27mm、孔數(shù)為25-961之間的CGA芯片，還可以用于芯片引腳間距為
2.54mm、孔數(shù)為25-225的BGA芯片等。綜上所述，本發(fā)明的測試適配板包括插孔陣列、位于插孔陣列外圍且與插孔相連通的芯片管腳連接線以及與芯片測試機(jī)資源相連的測試機(jī)連接線，在插接待測芯片后，可以通過多根外部連接線將與待測芯片管腳相對應(yīng)的芯片管腳連接線連接至相應(yīng)的測試機(jī)連接線，達(dá)到靈活連接待測芯片的管腳，因而本發(fā)明的測試適配板可以兼容不同的待測芯片，避免了一塊測試適配板只用于一種待測芯片的測試，從而對于不同待測芯片無須再設(shè)計(jì)測試適配板，縮短設(shè)計(jì)周期，降低成本。以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明權(quán)利要求范圍所做的均等變化與修飾，皆應(yīng)屬本發(fā)明權(quán)利要求的涵蓋范圍。
權(quán)利要求
1.一種測試適配板，其特征在于，包括 板體，用于承載待測芯片； 插孔陣列，位于所述板體的中央?yún)^(qū)域，所述插孔陣列通過其孔的位置和數(shù)目的選擇以插接不同的待測芯片； 與所述插孔陣列的孔一一對應(yīng)設(shè)置的芯片管腳連接線，位于所述插孔陣列的外圍，并與所述插孔陣列相連通； 與所述芯片管腳連接線相對應(yīng)設(shè)置的測試機(jī)連接線，所述測試機(jī)連接線根據(jù)插接的待測芯片選擇相應(yīng)的芯片管腳連接線連通。
2.根據(jù)權(quán)利要求I所述的測試適配板，其特征在于，所述插孔的孔數(shù)為25-961個(gè)。
3.根據(jù)權(quán)利要求I所述的測試適配板，其特征在于，所述插孔陣列的插孔間距為0. 5mm-2. 54mm。
4.根據(jù)權(quán)利要求I所述的測試適配板，其特征在于，所述板體為矩形或圓形。
5.根據(jù)權(quán)利要求I所述的測試適配板，其特征在于，所述插孔陣列為矩形。
6.根據(jù)權(quán)利要求I所述的測試適配板，其特征在于，還包括位于板體邊緣區(qū)域并與一芯片測試機(jī)的彈簧針相對應(yīng)的圓盤，所述圓盤與測試機(jī)連接線相連通。
7.根據(jù)權(quán)利要求6所述的測試適配板，其特征在于，還包括多根位于所述板體內(nèi)部或頂?shù)撞康淖呔€，用于所述芯片管腳連接線與插孔陣列的連接以及所述測試機(jī)連接線與圓盤的連接。
8.根據(jù)權(quán)利要求I所述的測試適配板，其特征在于所述待測芯片為BGA芯片、CGA芯片或PGA芯片。
全文摘要
本發(fā)明涉及一種測試適配板，包括板體，用于承載待測芯片；插孔陣列，位于板體的中央?yún)^(qū)域，所述插孔陣列通過其孔的位置和數(shù)目的選擇以插接不同的待測芯片；與所述插孔陣列的孔一一對應(yīng)設(shè)置的芯片管腳連接線，位于所述插孔陣列的外圍，并與插孔陣列相連通；與所述芯片管腳連接線相對應(yīng)設(shè)置的測試機(jī)連接線，所述測試機(jī)連接線根據(jù)插接的待測芯片選擇相應(yīng)的芯片管腳連接線連通。本發(fā)明的測試適配板在插接待測芯片后，通過多根外部連接線將與待測芯片管腳相對應(yīng)的芯片管腳連接線連接至相應(yīng)的測試機(jī)連接線，達(dá)到靈活連接待測芯片的管腳，兼容不同的待測芯片，避免一塊測試適配板只用于一種待測芯片的測試，從而縮短測試適配板的設(shè)計(jì)周期，降低成本。
文檔編號G01R1/04GK102721839SQ201210236900
公開日2012年10月10日 申請日期2012年7月9日 優(yōu)先權(quán)日2012年7月9日
發(fā)明者葉建明, 孟翔, 張志勇, 張 杰, 施瑾 申請人:上海華嶺集成電路技術(shù)股份有限公司