專利名稱：基于片上系統(tǒng)或系統(tǒng)級封裝的內(nèi)建自測試系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路測試領(lǐng)域，特別是涉及ー種基于片上系統(tǒng)或系統(tǒng)級封裝的內(nèi)建自測試系統(tǒng)。
背景技術(shù)：
內(nèi)建自測試是通過內(nèi)建的硬件功能所完成的測試。內(nèi)建自測試的特點是由集成電路自己生成測試信號，并依靠集成電路自身邏輯來判斷測試響應是否正確。如圖I所示，內(nèi)建自測試的組成部分主要包括TPG (Test Pattern Generation,測試向量生成器)、控制器和ORA (Output Response Analyzer,輸出響應分析器 )。TPG主要擔負測試信號生成的作用，ORA主要用來采集并分析被測電路在TPG所生成的測試信號的作用下所產(chǎn)生的輸出響應?？刂破髦饕饔檬潜O(jiān)控整個測試過程，包括控制TPG生成測試信號、控制ORA采集輸出響應并對所采集的輸出響應的分析、控制整個測試過程的時鐘同步及TPG與ORA工作的同
止/J/ o對于ADC (Analog to Digital Converter,模數(shù)轉(zhuǎn)換器)測試，TPG主要用來生成模擬激勵信號，通常包括三角波、正弦波等。被測電路的輸出響應是對輸入的模擬激勵信號進行采樣及量化后的結(jié)果。當前,片上系統(tǒng)(簡稱SoC,全稱system on a chip)或系統(tǒng)級封裝(簡稱SiP,全稱system in package)內(nèi)部混合信號模塊的測試是測試領(lǐng)域的一大挑戰(zhàn),也面臨著諸多的問題。對于ADC測試,傳統(tǒng)內(nèi)建自測試方法是將專用的模擬IP核(Intellectual Propertycore，知識產(chǎn)權(quán)核)集成于芯片，利用該模擬IP核來生成激勵信號，將該激勵信號輸入ADC，采樣并分析ADC的輸出信號，進而完成片上系統(tǒng)或系統(tǒng)級封裝的片內(nèi)ADC的測試。但是，由于模擬IP核的采用的模擬元件較多，占用了片上系統(tǒng)或系統(tǒng)級封裝的片內(nèi)較大的面積，增加了片上系統(tǒng)或系統(tǒng)級封裝的復雜性，降低了片上系統(tǒng)或系統(tǒng)級封裝的可靠性。

發(fā)明內(nèi)容
鑒于此，有必要針對內(nèi)建自測試模擬元件較多的問題，提供ー種基于片上系統(tǒng)或系統(tǒng)級封裝的內(nèi)建自測試系統(tǒng)。—種基于片上系統(tǒng)或系統(tǒng)級封裝的內(nèi)建自測試系統(tǒng),包括波形發(fā)生器，用于生成測試用電壓激勵信號；波形控制器，與所述波形發(fā)生器相連接，用于接收并處理所述測試用電壓激勵信號，輸出波形參數(shù)可控的數(shù)字量激勵信號；數(shù)模轉(zhuǎn)換器，與所述波形控制器耦接，用于接收所述數(shù)字量激勵信號并將所述數(shù)字量激勵信號轉(zhuǎn)換為模擬量激勵信號；待測模數(shù)轉(zhuǎn)換器，與所述數(shù)模轉(zhuǎn)換器耦接，用于將所述模擬量激勵信號轉(zhuǎn)換為數(shù)字序列并將所述數(shù)字序列輸送至所述波形控制器；以及處理器，與所述波形控制器相連接，用于向所述波形控制器輸入控制所述數(shù)字量激勵信號波形參數(shù)的指令、通過所述波形控制器采集所述數(shù)字序列并轉(zhuǎn)換為直方圖數(shù)據(jù)進行保存。在其中一個實施例中，所述波形發(fā)生器包括數(shù)字正弦波發(fā)生器與數(shù)字三角波發(fā)生器，所述數(shù)字正弦波發(fā)生器應用于測試所述待測模數(shù)轉(zhuǎn)換器的動態(tài)參數(shù)，所述數(shù)字三角波發(fā)生器應用于測試所述待測模數(shù)轉(zhuǎn)換器的靜態(tài)參數(shù)。在其中一個實施例中，所述數(shù)字正弦波發(fā)生器為基于DDS的數(shù)字正弦波發(fā)生器。在其中一個實施例中，所述波形參數(shù)為所述數(shù)字量激勵信號的波形頻率、初始相位與周期數(shù)。在其中一個實施例中，還包括濾波器，所述濾波器分別與所述數(shù)模轉(zhuǎn)換器以及所述待測模數(shù)轉(zhuǎn)換器耦接，用于消除所述數(shù)模轉(zhuǎn)換器所產(chǎn)生 的干擾信號。在其中一個實施例中，還包括放大器，所述放大器的輸入端與所述數(shù)模轉(zhuǎn)換器的輸出端相連，輸出端與所述待測模數(shù)轉(zhuǎn)換器的輸入端耦接，用于調(diào)整所述模擬量激勵信號的幅值。在其中一個實施例中，還包括數(shù)字復用器與模擬復用器，所述數(shù)字復用器連接于所述波形控制器及所述數(shù)模轉(zhuǎn)換器之間，用于在測試時將所述數(shù)字量激勵信號傳送至數(shù)模轉(zhuǎn)換器；所述模擬復用器連接于所述數(shù)模轉(zhuǎn)換器與所述待測模數(shù)轉(zhuǎn)換器之間，用于在測試時將所述模擬量激勵信號傳送至待測模數(shù)轉(zhuǎn)換器。在其中一個實施例中，所述數(shù)字復用器還用于在非測試時將模擬量輸入信號傳送至待測模數(shù)轉(zhuǎn)換器，所述數(shù)字復用器還用于在非測試時將輸入的數(shù)字量中間信號傳送至數(shù)模轉(zhuǎn)換器，所述模擬量輸入信號經(jīng)所述待檢測模數(shù)轉(zhuǎn)換器轉(zhuǎn)換成所述數(shù)字量中間信號。在其中一個實施例中，還包括存儲器，所述存儲器與所述處理器相連，用于存儲理論靜態(tài)參數(shù)值與理論動態(tài)參數(shù)值。上述基于片上系統(tǒng)或系統(tǒng)級封裝的內(nèi)建自測試系統(tǒng)，充分利用了片上系統(tǒng)或系統(tǒng)級封裝的片內(nèi)已有的處理器和數(shù)模轉(zhuǎn)換器的資源來對片內(nèi)待測模數(shù)轉(zhuǎn)換器進行測試，結(jié)合額外添加的數(shù)字電路器件波形發(fā)生器與波形控制器，無需采用具有較多模擬器件的模擬IP核來生成激勵信號，減少了片內(nèi)集成的器件，占用芯片空間較小，増加了系統(tǒng)的可靠性。


圖I為內(nèi)建自測試基本原理框圖；圖2為ー實施例的基于片上系統(tǒng)或系統(tǒng)級封裝的內(nèi)建自測試系統(tǒng)模塊圖；圖3為模擬三角波輸入波形及其量化圖；圖4是三角波量化所得直方圖；圖5是模擬正弦波輸入波形及其量化圖；圖6是正弦波量化所得直方圖。
具體實施例方式為了解決內(nèi)建自測試因模擬元件較多所造成的占用片上系統(tǒng)或系統(tǒng)級封裝的片內(nèi)面積較大，片上系統(tǒng)或系統(tǒng)級封裝較復雜，以及片上系統(tǒng)或系統(tǒng)級封裝的可靠性較低的問題，提供了一種基于片上系統(tǒng)或系統(tǒng)級封裝的內(nèi)建自測試系統(tǒng)。
如圖2所示，一實施例的基于片上系統(tǒng)或系統(tǒng)級封裝的內(nèi)建自測試系統(tǒng)，括波形發(fā)生器210、波形控制器220、數(shù)模轉(zhuǎn)換器230、待測模數(shù)轉(zhuǎn)換器240以及處理器250。波形發(fā)生器210，用于生成測試用電壓激勵信號。本實施例的基于片上系統(tǒng)或系統(tǒng)級封裝的內(nèi)建自測試系統(tǒng)，具有測試模式和正常模式。波形發(fā)生器210集成于片上系統(tǒng)或系統(tǒng)級封裝，作為測試模式下的測試用電壓激勵波形信號的發(fā)生源，在正常模式下，波形發(fā)生器210處于閑置狀態(tài)。波形控制器220，與波形發(fā)生器210相連接，用于接收并處理測試用電壓激勵信號，輸出波形參數(shù)可控的數(shù)字量激勵信號。本實施例中，波形參數(shù)為數(shù)字量激勵信號的波形頻率、初始相位與周期數(shù)。此外，波形參數(shù)還可能為波形類型，比如三角波或正弦波。波形控制器220用于測試模式，正常模式下處于閑置狀態(tài) 。數(shù)模轉(zhuǎn)換器230,簡稱DAC (Digital to Analog Converter,數(shù)模轉(zhuǎn)換器)，與波形控制器220耦接，用于接收波形控制器220輸出的數(shù)字量激勵信號并將該數(shù)字量激勵信號轉(zhuǎn)換為模擬量激勵信號。待測模數(shù)轉(zhuǎn)換器240，與數(shù)模轉(zhuǎn)換器230耦接，用于將數(shù)模轉(zhuǎn)換器230輸出的模擬量激勵信號轉(zhuǎn)換為數(shù)字序列，并將該數(shù)字序列輸送至波形控制器220。模數(shù)轉(zhuǎn)換器簡稱ADC(Analog to Digital Converter,模數(shù)轉(zhuǎn)換器)。處理器250，與波形控制器220相連接，用于向波形控制器220輸入控制數(shù)字量激勵信號波形參數(shù)的指令、通過波形控制器220采集數(shù)字序列并轉(zhuǎn)換為直方圖數(shù)據(jù)進行保存。在測試模式下，波形發(fā)生器210生成測試用電壓激勵信號經(jīng)過波形控制器220處理并輸出波形參數(shù)可控的數(shù)字量激勵信號，該數(shù)字量激勵信號經(jīng)過數(shù)模轉(zhuǎn)換器230轉(zhuǎn)換成模擬量激勵信號，該模擬量激勵信號用于測試待測模數(shù)轉(zhuǎn)換器240相關(guān)參數(shù)。上述基于片上系統(tǒng)或系統(tǒng)級封裝的內(nèi)建自測試系統(tǒng)，充分利用了片上系統(tǒng)或系統(tǒng)級封裝的片內(nèi)已有的處理器250和數(shù)模轉(zhuǎn)換器230的資源來對片內(nèi)待測模數(shù)轉(zhuǎn)換器240進行測試，結(jié)合額外添加的數(shù)字電路器件波形發(fā)生器210與波形控制器220，無需采用具有較多模擬器件的模擬IP核來生成激勵信號，減少了片內(nèi)集成的器件，占用芯片空間較小，增加了系統(tǒng)的可靠性。為了使測試模式與正常模式不相互干擾，本實施例的基于片上系統(tǒng)或系統(tǒng)級封裝的內(nèi)建自測試系統(tǒng)，還包括數(shù)字復用器280與模擬復用器290，數(shù)字復用器280連接于波形控制器220及數(shù)模轉(zhuǎn)換器230之間，用于在測試時將波形控制器220輸出的數(shù)字量激勵信號傳送給數(shù)模轉(zhuǎn)換器230。模擬復用器290連接于數(shù)模轉(zhuǎn)換器230與待測模數(shù)轉(zhuǎn)換器240之間，用于在測試時將數(shù)模轉(zhuǎn)換器230輸出的模擬量量激勵信號傳送給待測模數(shù)轉(zhuǎn)換器240。在非測試吋，即在正常模式下，模擬復用器290還用于將模擬量輸入信號Vin傳送至待測模數(shù)轉(zhuǎn)換器240，由待測模數(shù)轉(zhuǎn)換器240轉(zhuǎn)換為數(shù)字量中間信號并將該數(shù)字量中間信號輸入數(shù)字復用器280。在非測試時，數(shù)字復用器280還用于將輸入的數(shù)字量中間信號傳送至數(shù)模轉(zhuǎn)換器230，由數(shù)模轉(zhuǎn)換器230轉(zhuǎn)換并輸出模擬量輸出信號Vout。通常，數(shù)字復用器280與模擬復用器290具有多個輸入接ロ，一個輸出接ロ。為了便于識別，本實施例使用“ 0”和“I”表示數(shù)字復用器280或模擬復用器290其中兩個接ロ，其中“0”接ロ用于正常模式，“I”接ロ用于測試模式。正常模式下，模擬量輸入信號Vin從模擬復用器290的“0”接ロ輸入模擬復用器290，經(jīng)模擬復用器290進入待測模數(shù)轉(zhuǎn)換器240轉(zhuǎn)換成數(shù)字量中間信號，該數(shù)字量中間信號從數(shù)字復用器280的“0”接ロ進入數(shù)字復用器280，進而通過數(shù)模轉(zhuǎn)換器230轉(zhuǎn)換成模擬量輸出信號Vout。本實施例中，波形發(fā)生器210包括數(shù)字正弦波發(fā)生器212與數(shù)字三角波發(fā)生器214。數(shù)字正弦波發(fā)生器212應用于測試待測模數(shù)轉(zhuǎn)換器240的動態(tài)參數(shù)，數(shù)字三角波發(fā)生器214應用于測試待測模數(shù)轉(zhuǎn)換器240的靜態(tài)參數(shù)。數(shù)字正弦波發(fā)生器212為基于DDS(Direct Digital Synthesizer,直接數(shù)字式頻率合成器)的數(shù)字正弦波發(fā)生器。如圖3所示，在測試待測模數(shù)轉(zhuǎn)換器240的靜態(tài)參數(shù)時，數(shù)字三角波發(fā)生器214生成數(shù)字量三角波，依次經(jīng)過波形控制器220、數(shù)模轉(zhuǎn)換器230處理后轉(zhuǎn)換為模擬量激勵信號，該模擬量激勵信號作為待測模數(shù)轉(zhuǎn)換器240的模擬輸入，經(jīng)過待測模數(shù)轉(zhuǎn)換器 240處理后輸出數(shù)字序列，即量化輸出。波形控制器220接受來自處理器250的指令，對相應的特殊狀態(tài)寄存器進行修改，指明待測模數(shù)轉(zhuǎn)換器240和數(shù)模轉(zhuǎn)換器230的精度及工作時鐘頻率，指定所選擇的測試用電壓激勵信號的波形類型為三角波，井根據(jù)實際情況指定波形的頻率、初始相位、周期數(shù)。在數(shù)字三角波發(fā)生器214生成數(shù)字量三角波產(chǎn)生的同時，波形控制器220會自動地啟動數(shù)模轉(zhuǎn)換器230和待測模數(shù)轉(zhuǎn)換器240的工作，處理器250根據(jù)所接收到的待測模數(shù)轉(zhuǎn)換器240的輸出編碼值對此編碼值的直方圖數(shù)據(jù)進行累加。當指定周期數(shù)的波形產(chǎn)生完成后，波形控制器220會停止數(shù)模轉(zhuǎn)換器230和待測模數(shù)轉(zhuǎn)換器240的工作。這樣，最終會得到一組直方圖數(shù)據(jù)(見圖4)，處理器250會利用理想直方圖數(shù)據(jù)和這組實際直方圖數(shù)據(jù)進行計算來最終得到靜態(tài)參數(shù)值。然后與理論靜態(tài)參數(shù)范圍值進行比較來判斷待測模數(shù)轉(zhuǎn)換器240是否通過了靜態(tài)參數(shù)的測試。同理，利用數(shù)字正弦波發(fā)生器212生成的數(shù)字量正弦波可以測出待測模數(shù)轉(zhuǎn)換器240的動態(tài)參數(shù)值(見圖5和圖6)，然后與理論動態(tài)參數(shù)范圍值進行比較來判斷待測模數(shù)轉(zhuǎn)換器240是否通過了動態(tài)參數(shù)的測試。理論靜態(tài)參數(shù)值與理論動態(tài)參數(shù)值存儲干與處理器250相連的存儲器252中。如圖2所示，在具體的實施例中，基于片上系統(tǒng)或系統(tǒng)級封裝的內(nèi)建自測試系統(tǒng)還包括濾波器260與放大器270。濾波器260分別與數(shù)模轉(zhuǎn)換器230以及待測模數(shù)轉(zhuǎn)換器240耦接，用于消除數(shù)模轉(zhuǎn)換器230所產(chǎn)生的干擾信號。放大器270的輸入端與數(shù)模轉(zhuǎn)換器230的輸出端相連，輸出端與待測模數(shù)轉(zhuǎn)換器240的輸入端耦接，用于調(diào)整模擬量激勵信號的幅值。處理器250可以通過串ロ連接計算機50。以上所述實施例僅表達了本發(fā)明的幾種實施方式，其描述較為具體和詳細，但并不能因此而理解為對本發(fā)明專利范圍的限制。應當指出的是，對于本領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干變形和改進，這些都屬于本發(fā)明的保護范圍。因此，本發(fā)明專利的保護范圍應以所附權(quán)利要求為準。
權(quán)利要求
1.一種基于片上系統(tǒng)或系統(tǒng)級封裝的內(nèi)建自測試系統(tǒng)，其特征在于，包括 波形發(fā)生器，用于生成測試用電壓激勵信號； 波形控制器，與所述波形發(fā)生器相連接，用于接收并處理所述測試用電壓激勵信號，輸出波形參數(shù)可控的數(shù)字激勵信號； 數(shù)模轉(zhuǎn)換器，與所述波形控制器耦接，用于接收所述數(shù)字量激勵信號并將所述數(shù)字量激勵信號轉(zhuǎn)換為模擬量激勵信號； 待測模數(shù)轉(zhuǎn)換器，與所述數(shù)模轉(zhuǎn)換器耦接，用于將所述模擬量激勵信號轉(zhuǎn)換為數(shù)字序列并將所述數(shù)字序列輸送至所述波形控制器；以及 處理器，與所述波形控制器相連接，用于向所述波形控制器輸入控制所述數(shù)字量激勵信號波形參數(shù)的指令、通過所述波形控制器采集所述數(shù)字序列并轉(zhuǎn)換為直方圖數(shù)據(jù)進行保存。
2.根據(jù)權(quán)利要求I所述的基于片上系統(tǒng)或系統(tǒng)級封裝的內(nèi)建自測試系統(tǒng)，其特征在于，所述波形發(fā)生器包括數(shù)字正弦波發(fā)生器與數(shù)字三角波發(fā)生器，所述數(shù)字正弦波發(fā)生器應用于測試所述待測模數(shù)轉(zhuǎn)換器的動態(tài)參數(shù)，所述數(shù)字三角波發(fā)生器應用于測試所述待測模數(shù)轉(zhuǎn)換器的靜態(tài)參數(shù)。
3.根據(jù)權(quán)利要求2所述的基于片上系統(tǒng)或系統(tǒng)級封裝的內(nèi)建自測試系統(tǒng)，其特征在于，所述數(shù)字正弦波發(fā)生器為基于DDS的數(shù)字正弦波發(fā)生器。
4.根據(jù)權(quán)利要求I所述的基于片上系統(tǒng)或系統(tǒng)級封裝的內(nèi)建自測試系統(tǒng)，其特征在于，所述波形參數(shù)為所述數(shù)字量激勵信號的波形頻率、初始相位與周期數(shù)。
5.根據(jù)權(quán)利要求I所述的基于片上系統(tǒng)或系統(tǒng)級封裝的內(nèi)建自測試系統(tǒng)，其特征在于，還包括濾波器，所述濾波器分別與所述數(shù)模轉(zhuǎn)換器以及所述待測模數(shù)轉(zhuǎn)換器耦接，用于消除所述數(shù)模轉(zhuǎn)換器所產(chǎn)生的干擾信號。
6.根據(jù)權(quán)利要求I所述的基于片上系統(tǒng)或系統(tǒng)級封裝的內(nèi)建自測試系統(tǒng)，其特征在于，還包括放大器，所述放大器的輸入端與所述數(shù)模轉(zhuǎn)換器的輸出端相連，輸出端與所述待測模數(shù)轉(zhuǎn)換器的輸入端耦接，用于調(diào)整所述模擬量激勵信號的幅值。
7.根據(jù)權(quán)利要求I所述的基于片上系統(tǒng)或系統(tǒng)級封裝的內(nèi)建自測試系統(tǒng)，其特征在于，還包括數(shù)字復用器與模擬復用器，所述數(shù)字復用器連接于所述波形控制器及所述數(shù)模轉(zhuǎn)換器之間，用于在測試時將所述數(shù)字量激勵信號傳送至數(shù)模轉(zhuǎn)換器；所述模擬復用器連接于所述數(shù)模轉(zhuǎn)換器與所述待測模數(shù)轉(zhuǎn)換器之間，用于在測試時將所述模擬量激勵信號傳送至待測模數(shù)轉(zhuǎn)換器。
8.根據(jù)權(quán)利要求7所述的基于片上系統(tǒng)或系統(tǒng)級封裝的內(nèi)建自測試系統(tǒng)，其特征在于，所述數(shù)字復用器還用于在非測試時將模擬量輸入信號傳送至待測模數(shù)轉(zhuǎn)換器，所述數(shù)字復用器還用于在非測試時將輸入的數(shù)字量中間信號傳送至數(shù)模轉(zhuǎn)換器，所述模擬量輸入信號經(jīng)所述待檢測模數(shù)轉(zhuǎn)換器轉(zhuǎn)換成所述數(shù)字量中間信號。
9.根據(jù)權(quán)利要求I所述的基于片上系統(tǒng)或系統(tǒng)級封裝的內(nèi)建自測試系統(tǒng)，其特征在于，還包括存儲器，所述存儲器與所述處理器相連，用于存儲理論靜態(tài)參數(shù)值與理論動態(tài)參數(shù)值。
全文摘要
一種基于片上系統(tǒng)或系統(tǒng)級封裝的內(nèi)建自測試系統(tǒng)，包括波形發(fā)生器，用于生成測試用電壓激勵信號；波形控制器，與波形發(fā)生器相連接，用于接收并處理測試用電壓激勵信號，輸出波形參數(shù)可控的數(shù)字量激勵信號；數(shù)模轉(zhuǎn)換器，用于接收數(shù)字量激勵信號并將數(shù)字量激勵信號轉(zhuǎn)換為模擬量激勵信號；待測模數(shù)轉(zhuǎn)換器，用于將模擬量激勵信號轉(zhuǎn)換為數(shù)字序列并將數(shù)字序列輸送至波形控制器；以及處理器，與波形控制器相連接，用于向波形控制器輸入控制數(shù)字量激勵信號波形參數(shù)的指令、通過波形控制器采集數(shù)字序列并轉(zhuǎn)換為直方圖數(shù)據(jù)進行保存。上述基于片上系統(tǒng)或系統(tǒng)級封裝的內(nèi)建自測試系統(tǒng)，減少了片內(nèi)集成的器件，占用芯片空間較小，增加了系統(tǒng)的可靠性。
文檔編號G01R31/3183GK102768336SQ20121025342
公開日2012年11月7日 申請日期2012年7月20日 優(yōu)先權(quán)日2012年7月20日
發(fā)明者徐國卿, 朱洪宇, 李慧云 申請人:中國科學院深圳先進技術(shù)研究院