專利名稱：用于檢測銅互聯(lián)線是否產(chǎn)生碟形坑的電路版圖結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及檢測評價多層金屬布線全局平坦化工藝的電學測量結(jié)構(gòu)領(lǐng)域，更具體的說，涉及用于檢測銅互聯(lián)線在化學機械拋光中是否產(chǎn)生碟形坑的電路版圖結(jié)構(gòu)。
背景技術(shù)：
當前超大規(guī)模集成電路(ULSI)制造已進入到超深亞微米工藝階段，隨著器件尺寸的減小、工作頻率的提高，互聯(lián)線延遲與串擾成為制約整個電路性能的瓶頸。從O. 13 μ m開始直至45nm及以下技術(shù)節(jié)點，集成電路互聯(lián)線采用銅(Cu)互聯(lián)與低介電常數(shù)(Low-K)介質(zhì)工藝，以降低各類寄生效應(yīng)對電路性能的影響；同時，為獲得準確的光刻圖形轉(zhuǎn)移進而實現(xiàn)多層布線立體結(jié)構(gòu)，必須保證每層布線的高度全局平整化。采用化學機械拋光(CMP)是解決這一問題的公認最佳方案，銅互聯(lián)CMP也因而成為ULSI制造過程中備受世界各國關(guān)注的 核心技術(shù)之一。在低K介質(zhì)Cu布線的CMP過程中，由于需要對具有不同拋光速率的材料同時拋光，因而容易導致晶圓表面的不平整。其中一類重要的缺陷被稱為碟形坑，是指拋光后的Cu線表面出現(xiàn)凹陷，其大小可用介質(zhì)層與Cu線表面最低點之間的高度差表示。除影響晶圓表面的全局平整度外，碟形坑的出現(xiàn)還會導致互聯(lián)線厚度偏離理想設(shè)計值，從而改變互聯(lián)線的物理尺寸，表現(xiàn)在電學性能上，將會對互聯(lián)線的電阻和電容產(chǎn)生較大影響，使得芯片延遲發(fā)生變化，情況嚴重時將導致芯片失效。碟形坑是目前銅布線CMP中亟待解決的關(guān)鍵問題之一，關(guān)于碟形坑的檢測不僅是分析評價CMP工藝及拋光效果的重要手段，并且已成為銅互聯(lián)CMP工藝研發(fā)中的重要組成部分。從國內(nèi)外技術(shù)查新與文獻檢索來看，當前有關(guān)銅互聯(lián)CMP的碟形坑檢測主要依賴于晶圓Cu布線表面的三維形貌分析，檢測設(shè)備大多采用表面輪廓儀或原子力顯微鏡。表 面形貌測量的效果直觀可靠，但由于受到所用檢測設(shè)備自身條件的限制，目前仍存在許多局限與不足之處?；诠鈱W原理的表面輪廓儀掃描速度快，可在短時間內(nèi)獲得晶圓表面較大面積范圍內(nèi)的三維形貌，但其橫向及縱向分辨率偏低，逐漸已不適用于90nm以下工藝節(jié)點制程的銅互聯(lián)CMP檢測；基于機械接觸原理的表面輪廓儀目前縱向分辨率較高，但橫向分辨率一般、掃描速度較慢，并且容易導致晶圓表面的損傷；原子力顯微鏡對樣品表面損傷小，分辨率高，但探測范圍極為有限，通?？煽康膾呙鑵^(qū)域只在幾十微米以內(nèi)，目前300mm及480mm已成為硅晶圓大小的主流標準，原子力顯微鏡檢測不僅操作繁瑣，且過程復雜，效率低下。

發(fā)明內(nèi)容
針對目前超大規(guī)模集成電路銅互聯(lián)CMP的碟形坑檢測技術(shù)中存在的局限與不足，為實現(xiàn)可以同時滿足探測范圍廣，準確性高、操作便捷有效的檢測要求，本發(fā)明提供一種用于測量銅聯(lián)線是否產(chǎn)生碟形坑的電路版圖結(jié)構(gòu)。本發(fā)明用于測量銅聯(lián)線是否產(chǎn)生碟形坑的電路版圖結(jié)構(gòu)，采用如下技術(shù)方案所述版圖結(jié)構(gòu)包括一條折彎結(jié)構(gòu)的銅線和一條設(shè)置梳齒的銅線，所述梳齒設(shè)置于所述折彎空隙間；折彎結(jié)構(gòu)的銅線兩端分別設(shè)置兩個輸入或輸出端頭，設(shè)置梳齒的銅線的兩端分別設(shè)置輸入或輸出端頭。所有銅線的寬度與大規(guī)模集成電路互聯(lián)線的溝槽深度相同。本發(fā)明通過對所述電路版圖的銅引線圖形進行簡單的電學測量，可以獲知在化學機械拋光過程結(jié)束后銅引線的性能。即通過電學方法檢測低K介質(zhì)中的銅引線在CMP過程中是否產(chǎn)生碟形坑。此方法結(jié)構(gòu)簡單，占用版圖面積小，便于嵌入版圖中，實驗測量方便。采用這種電學方法來測量，不受線條尺寸的影響，可以方便地對整個芯片進行測量，很好地驗證芯片CMP的均勻性。


圖I是本發(fā)明的電路版圖結(jié)構(gòu)示意圖
具體實施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合附圖對本發(fā)明實施方式作進一步詳細描述。如圖I所示，在本發(fā)明所述版圖結(jié)構(gòu)中，包括一條折彎結(jié)構(gòu)的銅線和一條設(shè)置梳齒的銅線，所述梳齒設(shè)置于所述折彎空隙間；折彎結(jié)構(gòu)的銅線兩端分別設(shè)置兩個輸入或輸出端頭，設(shè)置梳齒的銅線的兩端分別設(shè)置輸入或輸出端頭。所有銅線的寬度與大規(guī)模集成電路互聯(lián)線的溝槽深度相同。目前大規(guī)模集成電路互聯(lián)線是采用大馬士革工藝將Cu線鑲嵌在低K介質(zhì)中，從拋光平面的角度來看相當于是在低K材料溝槽中填滿Cu形成布線，這里溝槽深度實際上就是指Cu線的厚度。實施例I :折彎結(jié)構(gòu)的銅線為四端結(jié)構(gòu)，可通過開爾文(Kelvin)方法準確測得其電阻值；同時將PAD1、PAD1’、PAD2、PAD2’置于低電平或高電平，而PAD3、PAD3’置于相反電平下，可測得該梳齒結(jié)構(gòu)的電容值。
通過測得的梳齒結(jié)構(gòu)電容值C可按式(I)計算出銅線條的溝槽深度，其中A表示溝槽
深度，4為真空介電常數(shù)，《V為低K介質(zhì)的介電常數(shù)，rf為Cu蜿蜓線與Cu梳齒線間的距離，u力Cu蜿蜒線的長度。
, C-dA=---式(I)
e0-er-L
由此可以進一步通過式(2)計算得到銅蜿蜒線的電阻值，其中i 表示銅蜿蜒線電阻，廣為Cu的電阻車“為Cu蜿蜒線的長度μ為Cu線的寬度，A為由式(I)計算得出的溝槽深度。R ^式⑵
W- H
如果實測的銅蜿蜒線電阻與該值相近，則表明沒有碟形坑產(chǎn)生；如果實測的銅蜿蜒線電阻大于該值，則表明有碟形坑現(xiàn)象的產(chǎn)生。以上所述僅為本發(fā)明的較佳實施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等 ，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
權(quán)利要求
1.一種用于檢測銅互聯(lián)線是否產(chǎn)生碟形坑的電路版圖結(jié)構(gòu)，其特征在于所述版圖結(jié)構(gòu)包括一條折彎結(jié)構(gòu)的銅線和一條設(shè)置梳齒的銅線，所述梳齒設(shè)置于所述折彎空隙間；折彎結(jié)構(gòu)的銅線兩端分別設(shè)置兩個輸入或輸出端頭，設(shè)置梳齒的銅線的兩端分別設(shè)置輸入或輸出頭。
2.如權(quán)利要求I所述的用于檢測銅互聯(lián)線是否產(chǎn)生碟形坑的電路版圖結(jié)構(gòu)，其特征在于所有銅線的寬度與大規(guī)模集成電路互聯(lián)線的溝槽深度相同。
全文摘要
本發(fā)明公開了一種用于檢測銅互聯(lián)線是否產(chǎn)生碟形坑的電路版圖結(jié)構(gòu)。本發(fā)明所述版圖結(jié)構(gòu)包括一條折彎結(jié)構(gòu)的銅線和一條設(shè)置梳齒的銅線，所述梳齒設(shè)置于所述折彎空隙間；折彎結(jié)構(gòu)的銅線兩端分別設(shè)置兩個輸入或輸出端頭，設(shè)置梳齒的銅線的兩端分別設(shè)置輸入或輸出端頭。采用本發(fā)明結(jié)構(gòu)來測量，不受線條尺寸的影響，可以方便地對整個芯片進行測量，很好地驗證芯片CMP的均勻性。
文檔編號G01B7/26GK102830144SQ20121030831
公開日2012年12月19日 申請日期2012年8月28日 優(yōu)先權(quán)日2012年8月28日
發(fā)明者王偉, 劉玉嶺, 潘國峰, 王如, 王勝利 申請人:河北工業(yè)大學