專利名稱：基于智能變電站二次設(shè)備場(chǎng)景測(cè)試的控制器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于電力自動(dòng)化領(lǐng)域，尤其是一種基于智能變電站二次設(shè)備場(chǎng)景測(cè)試的控制器。
背景技術(shù)：
隨著智能電網(wǎng)建設(shè)的不斷深入，各類新型智能二次設(shè)備不斷涌現(xiàn)。這些新型設(shè)備貫穿于智能電網(wǎng)建設(shè)的各個(gè)環(huán)節(jié)，為智能電網(wǎng)數(shù)據(jù)與信息的采集、監(jiān)測(cè)和控制提供了必要的手段和支撐，其性能的優(yōu)劣已直接關(guān)系到電網(wǎng)的安全穩(wěn)定運(yùn)行。傳統(tǒng)的測(cè)試方法是針對(duì)單個(gè)裝置進(jìn)行故障模擬或測(cè)試，目前，還沒(méi)有從智能站的整站場(chǎng)境環(huán)境的閉環(huán)測(cè)試和模擬的能力和手段，難以發(fā)現(xiàn)整個(gè)智能變電站系統(tǒng)運(yùn)行的問(wèn)題，無(wú)法對(duì)系統(tǒng)運(yùn)行提供可靠的保證。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足，提供一種設(shè)計(jì)合理、能夠?qū)χ悄茏冸娬径卧O(shè)備運(yùn)行場(chǎng)境進(jìn)行模擬閉環(huán)測(cè)試的基于智能變電站二次設(shè)備場(chǎng)景測(cè)試的控制器。本發(fā)明解決其技術(shù)問(wèn)題是采取以下技術(shù)方案實(shí)現(xiàn)的一種基于智能變電站二次設(shè)備場(chǎng)景測(cè)試的控制器，包括ARM模塊、DSP模塊和FPGA模塊，ARM模塊與DSP模塊相連接實(shí)現(xiàn)數(shù)據(jù)傳輸及配置數(shù)據(jù)功能，DSP模塊與FPGA模塊將DSP模塊生成的仿真數(shù)據(jù)輸出給FPGA模塊，所述的ARM模塊設(shè)置兩個(gè)電以太網(wǎng)接口與上位機(jī)及保護(hù)裝置相連接，F(xiàn)PGA模塊設(shè)有光以太網(wǎng)接口與GOOSE、IEC61588、IRIG-B、智能電子裝置相連接，F(xiàn)PGA模塊設(shè)有光串口與合并器相連接，F(xiàn)PGA模塊設(shè)有開入量接口及開出量接口與保護(hù)裝置相連接。而且，所述的ARM模塊通過(guò)HPI總線與DSP模塊相連接，所述的DSP模塊與FPGA模塊通過(guò)并行總線相連接。而且，所述的ARM模塊包括ARM芯片、以太網(wǎng)PHY芯片、兩個(gè)以太網(wǎng)變壓器、RTC和ARM模塊存儲(chǔ)器，ARM芯片與RTC芯片相連接由其提供時(shí)鐘信號(hào)，ARM模塊通過(guò)以太網(wǎng)PHY芯片與兩個(gè)以太網(wǎng)變壓器相連接。而且，所述的ARM芯片還連接有JTAG接口用于調(diào)試程序，ARM芯片還連接UART接口用于升級(jí)程序。而且，所述的ARM芯片還連接有I2C接口用于采集保護(hù)裝置的溫度數(shù)據(jù)以進(jìn)行補(bǔ)償計(jì)算。而且，所述的ARM模塊存儲(chǔ)器包括FLASH芯片和SDRAM芯片。而且，所述的DSP模塊包括DSP芯片及與其相連接的DSP緩沖區(qū)和DSP模塊存儲(chǔ)器。而且，DSP模塊存儲(chǔ)器包括FLASH和SRAM。而且，所述的FPGA模塊包括FPGA芯片、FPGA總線緩沖區(qū)、以太網(wǎng)控制芯片和光纖傳輸器，F(xiàn)PGA芯片通過(guò)FPGA總線緩沖區(qū)設(shè)置開入量接口、開出量接口和光串口，F(xiàn)PGA芯片通過(guò)以太網(wǎng)控制芯片與光纖傳輸器相連接，該光纖傳輸器設(shè)置光以太網(wǎng)接口。而且，所述的開入量接口為8對(duì)，所述的開出量接口為4對(duì)，所述的光串口為8個(gè)，所述的光以太網(wǎng)接口為8個(gè)。本發(fā)明的優(yōu)點(diǎn)和積極效果是本發(fā)明設(shè)計(jì)合理，其通過(guò)電以太網(wǎng)接口、光以太網(wǎng)接口、光串口、開入量接口及開出量接口連接到智能變電站系統(tǒng)中，并與上位機(jī)配合實(shí)現(xiàn)對(duì)智能變電站二次設(shè)備運(yùn)行場(chǎng)景的模擬閉環(huán)測(cè)試，為智能變電站二次設(shè)備故障及整站SCD文件的檢查提供了測(cè)試手段，為系統(tǒng)可靠運(yùn)行提供保障。


圖I是本發(fā)明的電路框圖；圖2是由本發(fā)明構(gòu)成的智能變電站二次設(shè)備場(chǎng)景測(cè)試系統(tǒng)連接圖。
具體實(shí)施例方式以下結(jié)合附圖對(duì)本發(fā)明做進(jìn)一步詳述。一種基于智能變電站二次設(shè)備場(chǎng)景測(cè)試的控制器，如圖I所示，包括ARM模塊、DSP模塊和FPGA模塊，ARM模塊通過(guò)HPI總線與DSP模塊相連接，實(shí)現(xiàn)數(shù)據(jù)傳輸及配置數(shù)據(jù)功能，ARM模塊能夠?qū)⑸衔粰C(jī)設(shè)置的配置信息實(shí)時(shí)更新給DSP模塊；DSP模塊與FPGA模塊通過(guò)并行總線相連接，DSP通過(guò)16位地址線對(duì)FPGA進(jìn)行尋址訪問(wèn)，并通過(guò)16位數(shù)據(jù)總線對(duì)FPGA進(jìn)行讀寫操作，傳輸輸出的仿真數(shù)據(jù)。下面分別對(duì)三個(gè)主要模塊進(jìn)行說(shuō)明ARM模塊主要實(shí)現(xiàn)測(cè)試系統(tǒng)的聯(lián)機(jī)和上下位機(jī)通信功能，該ARM模塊包括ARM芯片、以太網(wǎng)PHY芯片、兩個(gè)以太網(wǎng)變壓器、JTAG接口、UART接口、RTC、I2C接口擴(kuò)展和ARM模塊存儲(chǔ)器，在本實(shí)施例中，ARM芯片采用EP9315芯片。ARM模塊與以太網(wǎng)PHY芯片、JTAG接口、UART接口、RTC、I2C接口擴(kuò)展和ARM模塊存儲(chǔ)器相連接，該以太網(wǎng)PHY芯片(LAN9303芯片)與兩個(gè)以太網(wǎng)變壓器通過(guò)一個(gè)電以太網(wǎng)接口相連接實(shí)現(xiàn)上下位機(jī)數(shù)據(jù)交換功能，通過(guò)另一個(gè)電以太網(wǎng)接口與保護(hù)裝置相連接用于讀取整定值，該保護(hù)裝置即為被測(cè)試設(shè)備。ARM芯片通過(guò)JTAG接口與下載器相連接，用于單板調(diào)試ARM程序。ARM芯片通過(guò)UART接口與串口升級(jí)設(shè)備相連接，用于在不開機(jī)箱情況下升級(jí)程序。通過(guò)左邊I2C接口與溫度傳感器連接用于讀設(shè)備相關(guān)溫度數(shù)據(jù)以進(jìn)行補(bǔ)償算法等。ARM芯片與RTC芯片相連接由其提供時(shí)鐘信號(hào)，ARM模塊存儲(chǔ)器包括FLASH芯片和SDRAM芯片用于存儲(chǔ)參數(shù)以及實(shí)時(shí)數(shù)據(jù)。DSP模塊主要用于實(shí)現(xiàn)整個(gè)測(cè)試系統(tǒng)的計(jì)算功能并生成所需要的正弦波及高次諧波等仿真數(shù)據(jù)。該DSP模塊包括DSP芯片(TMS320VC5416)及與其相連接的DSP緩沖區(qū)和DSP模塊存儲(chǔ)器，DSP模塊存儲(chǔ)器包括FLASH、SRAM用于存儲(chǔ)各種參數(shù)以及數(shù)據(jù)。FPGA模塊主要用于系統(tǒng)的實(shí)時(shí)性處理及通信編碼和解碼。該FPGA模塊包括FPGA芯片(XILINX XC6S75FGG484)、FPGA總線緩沖區(qū)、以太網(wǎng)控制芯片以太網(wǎng)控制芯片(LXT973)和光纖傳輸器，能夠?qū)崿F(xiàn)光網(wǎng)絡(luò)系統(tǒng)中的MAC層協(xié)議以及電力系統(tǒng)中的IEC61850、IEC60044、IEC61588協(xié)議功能，此外還能夠記錄時(shí)間戳，并實(shí)現(xiàn)對(duì)時(shí)模塊的邏輯控制包。光纖傳輸器提供8個(gè)光以太網(wǎng)接口，通過(guò)光以太網(wǎng)接口連接到G00SE1和G00SE2網(wǎng)絡(luò)中，用于模擬智能電子設(shè)備或智能終端，可以訂閱、發(fā)布GOOSE信息，實(shí)現(xiàn)對(duì)智能電子設(shè)備的閉環(huán)測(cè)試功能；通過(guò)光以太網(wǎng)接口連接到IEC61588、IRIG-B上實(shí)現(xiàn)對(duì)時(shí)功能，保證各控制器輸出的同步性，確保電力系統(tǒng)模擬的真實(shí)性；通過(guò)光以太網(wǎng)接口用于模擬合并器IEC61850-9-1/2格式的采樣值至智能電子裝置(IED)。FPGA總線緩沖區(qū)提供8個(gè)光串口，用于模擬采集器按照串行編碼規(guī)則輸出IEC60044-8格式采樣值至合并器，通過(guò)合并器加量給不同的智能電子裝置至合并器。FPGA總線緩沖區(qū)還提供8對(duì)開入量接口用于接收保護(hù)裝置的硬接點(diǎn)輸出，實(shí)現(xiàn)保護(hù)裝置的閉環(huán)測(cè)試；FPGA總線緩沖區(qū)提供4對(duì)開出量，用于給被測(cè)對(duì)象開出信息。圖I是通過(guò)本發(fā)明構(gòu)成的智能變電站二次設(shè)備場(chǎng)景測(cè)試系統(tǒng)，系統(tǒng)中的控制器即為本發(fā)明的控制器，控制器的數(shù)量根據(jù)模擬電網(wǎng)一次系統(tǒng)接線圖的規(guī)模大小而靈活配置。若干個(gè)控制器通過(guò)以太網(wǎng)與上位機(jī)和保護(hù)裝置(被測(cè)試設(shè)備)相連接被測(cè)試設(shè)備進(jìn)行測(cè)試。上位機(jī)為一臺(tái)安裝有智能變電站二次設(shè)備場(chǎng)景測(cè)試軟件計(jì)算機(jī)，具有以下功能上位機(jī)可以模擬智能變電站一次系統(tǒng)主氣接線圖，靈活設(shè)置各母線電壓、線路或直流電流的各測(cè)試 態(tài)，各測(cè)試態(tài)響應(yīng)時(shí)間觸發(fā)、時(shí)間+開入量、開入量、手動(dòng)觸發(fā)等觸發(fā)方式，測(cè)試態(tài)數(shù)量可靈活添加。上位機(jī)還可以靈活配置各MU參數(shù)和通道配置，通過(guò)控制器以IEC61850-9-1/2或IEC60044-8進(jìn)行SV采樣值輸出，配置保護(hù)裝置或智能終端的GOOSE信息，通過(guò)控制器訂閱、發(fā)布G00SE，訂閱被測(cè)保護(hù)發(fā)出的GOOSE信息，實(shí)現(xiàn)閉環(huán)動(dòng)態(tài)測(cè)試。訂閱智能終端發(fā)出的GOOSE信息，GOOSE變位后，更新相關(guān)開關(guān)、刀閘狀態(tài)量信息，刷新主運(yùn)行界面主氣接線圖；可以模擬智能終端發(fā)布GOOSE信息即開關(guān)和刀閘狀態(tài)信息給保護(hù)裝置，為保護(hù)裝置運(yùn)行邏輯判斷等提供開關(guān)和刀閘的狀態(tài)信息。圖2所示測(cè)試系統(tǒng)能夠?qū)崿F(xiàn)對(duì)整個(gè)智能變電站在線模擬，遵照Q / GDW441-2010《智能變電站繼電保護(hù)技術(shù)規(guī)范》中MU和智能終端配置要求，能夠?qū)胝維CD文件，并對(duì)被測(cè)保護(hù)對(duì)象相關(guān)的MU、智能終端設(shè)備進(jìn)行全自動(dòng)配置，模擬變電站出口或變電站內(nèi)的任一點(diǎn)故障，實(shí)現(xiàn)對(duì)智能變電站二次設(shè)備運(yùn)行場(chǎng)境的模擬閉環(huán)測(cè)試。本控制器的工作原理為ARM模塊通過(guò)電以太網(wǎng)口與上位機(jī)通信，將用戶配置的上位機(jī)信息讀到ARM模塊內(nèi)部，并通過(guò)HPI總線，傳送給DSP模塊，DSP模塊根據(jù)配置信息和數(shù)據(jù)進(jìn)行運(yùn)算，并將運(yùn)算結(jié)果通過(guò)并行總線給FPGA模塊。FPGA模塊將得到的數(shù)據(jù)進(jìn)行規(guī)定協(xié)議的編解碼，再通過(guò)光以太網(wǎng)接口、光串口、開出量接口輸出。當(dāng)觸發(fā)條件滿足后觸發(fā)故障，輸出故障狀態(tài)值，并記錄測(cè)試結(jié)果，將測(cè)試結(jié)果形成測(cè)試報(bào)告，從而實(shí)現(xiàn)對(duì)智能變電站二次設(shè)備運(yùn)行場(chǎng)境的模擬閉環(huán)測(cè)試功能。需要強(qiáng)調(diào)的是，本發(fā)明所述的實(shí)施例是說(shuō)明性的，而不是限定性的，因此本發(fā)明包括并不限于具體實(shí)施方式
中所述的實(shí)施例，凡是由本領(lǐng)域技術(shù)人員根據(jù)本發(fā)明的技術(shù)方案得出的其他實(shí)施方式，同樣屬于本發(fā)明保護(hù)的范圍。
權(quán)利要求
1.一種基于智能變電站二次設(shè)備場(chǎng)景測(cè)試的控制器，其特征在于包括ARM模塊、DSP模塊和FPGA模塊，ARM模塊與DSP模塊相連接實(shí)現(xiàn)數(shù)據(jù)傳輸及配置數(shù)據(jù)功能，DSP模塊與FPGA模塊將DSP模塊生成的仿真數(shù)據(jù)輸出給FPGA模塊，所述的ARM模塊設(shè)置兩個(gè)電以太網(wǎng)接口與上位機(jī)及保護(hù)裝置相連接，F(xiàn)PGA模塊設(shè)有光以太網(wǎng)接口與GOOSE、IEC61588、IRIG-B、智能電子裝置相連接，F(xiàn)PGA模塊設(shè)有光串口與合并器相連接，F(xiàn)PGA模塊設(shè)有開入量接口及開出量接口與保護(hù)裝置相連接。
2.根據(jù)權(quán)利要求I所述的基于智能變電站二次設(shè)備場(chǎng)景測(cè)試的控制器，其特征在于所述的ARM模塊通過(guò)HPI總線與DSP模塊相連接，所述的DSP模塊與FPGA模塊通過(guò)并行總線相連接。
3.根據(jù)權(quán)利要求I所述的基于智能變電站二次設(shè)備場(chǎng)景測(cè)試的控制器，其特征在于所述的ARM模塊包括ARM芯片、以太網(wǎng)PHY芯片、兩個(gè)以太網(wǎng)變壓器、RTC和ARM模塊存儲(chǔ)器，ARM芯片與RTC芯片相連接由其提供時(shí)鐘信號(hào)，ARM模塊通過(guò)以太網(wǎng)PHY芯片與兩個(gè)以太網(wǎng)變壓器相連接。
4.根據(jù)權(quán)利要求3所述的基于智能變電站二次設(shè)備場(chǎng)景測(cè)試的控制器，其特征在于所述的ARM芯片還連接有JTAG接口用于調(diào)試程序，ARM芯片還連接UART接口用于升級(jí)程序。
5.根據(jù)權(quán)利要求3所述的基于智能變電站二次設(shè)備場(chǎng)景測(cè)試的控制器，其特征在于所述的ARM芯片還連接有I2C接口用于采集保護(hù)裝置的溫度數(shù)據(jù)以進(jìn)行補(bǔ)償計(jì)算。
6.根據(jù)權(quán)利要求3所述的基于智能變電站二次設(shè)備場(chǎng)景測(cè)試的控制器，其特征在于所述的ARM模塊存儲(chǔ)器包括FLASH芯片和SDRAM芯片。
7.根據(jù)權(quán)利要求I所述的基于智能變電站二次設(shè)備場(chǎng)景測(cè)試的控制器，其特征在于所述的DSP模塊包括DSP芯片及與其相連接的DSP緩沖區(qū)和DSP模塊存儲(chǔ)器。
8.根據(jù)權(quán)利要求7所述的基于智能變電站二次設(shè)備場(chǎng)景測(cè)試的控制器，其特征在于DSP模塊存儲(chǔ)器包括FLASH和SRAM。
9.根據(jù)權(quán)利要求I所述的基于智能變電站二次設(shè)備場(chǎng)景測(cè)試的控制器，其特征在于所述的FPGA模塊包括FPGA芯片、FPGA總線緩沖區(qū)、以太網(wǎng)控制芯片和光纖傳輸器，F(xiàn)PGA芯片通過(guò)FPGA總線緩沖區(qū)設(shè)置開入量接口、開出量接口和光串口，F(xiàn)PGA芯片通過(guò)以太網(wǎng)控制芯片與光纖傳輸器相連接，該光纖傳輸器設(shè)置光以太網(wǎng)接口。
10.根據(jù)權(quán)利要求9所述的基于智能變電站二次設(shè)備場(chǎng)景測(cè)試的控制器，其特征在于所述的開入量接口為8對(duì)，所述的開出量接口為4對(duì)，所述的光串口為8個(gè)，所述的光以太網(wǎng)接口為8個(gè)。
全文摘要
本發(fā)明涉及一種基于智能變電站二次設(shè)備場(chǎng)景測(cè)試的控制器，其技術(shù)特點(diǎn)是包括ARM模塊、DSP模塊和FPGA模塊，ARM模塊與DSP模塊相連接實(shí)現(xiàn)數(shù)據(jù)傳輸及配置數(shù)據(jù)功能，DSP模塊與FPGA模塊將DSP模塊生成的仿真數(shù)據(jù)輸出給FPGA模塊，所述的ARM模塊設(shè)置兩個(gè)電以太網(wǎng)接口與上位機(jī)及保護(hù)裝置相連接，F(xiàn)PGA模塊設(shè)有光以太網(wǎng)接口與GOOSE、IEC61588、IRIG-B、智能電子裝置相連接，F(xiàn)PGA模塊設(shè)有光串口與合并器相連接，F(xiàn)PGA模塊設(shè)有開入量接口及開出量接口與保護(hù)裝置相連接。本發(fā)明設(shè)計(jì)合理，與上位機(jī)配合實(shí)現(xiàn)對(duì)智能變電站二次設(shè)備運(yùn)行場(chǎng)景的模擬閉環(huán)測(cè)試，為智能變電站二次設(shè)備故障及整站SCD文件的檢查提供了測(cè)試手段，為系統(tǒng)可靠運(yùn)行提供保障。
文檔編號(hào)G01R31/00GK102854856SQ20121031238
公開日2013年1月2日 申請(qǐng)日期2012年8月29日 優(yōu)先權(quán)日2012年8月29日
發(fā)明者向前, 梁志琴, 周文聞 申請(qǐng)人:北京博電新力電氣股份有限公司