一種磁傳感器及其制作方法
【專利摘要】本發(fā)明提供一種磁傳感器及其制作方法。磁傳感器包括磁傳感器芯片、第一印制電路板和屏蔽外殼，在所述屏蔽外殼上設有導磁孔，所述磁傳感器芯片由所述第一印制電路板支撐，所述磁傳感器芯片的感應面與所述導磁孔相對，所述磁傳感器芯片的感應面不低于所述屏蔽外殼的內(nèi)表面，并且所述磁傳感器芯片的感應面不高于所述屏蔽外殼的外表面。該磁傳感器靈敏度、分辨率和可靠性高，而且功耗低、體積小、厚度薄，易于微型化和集成化。
【專利說明】一種磁傳感器及其制作方法
【技術領域】
[0001]本發(fā)明屬于磁傳感器【技術領域】，具體涉及一種薄膜磁傳感器及其制作方法。
【背景技術】
[0002]敏感單元能夠對磁場、電流、應力應變、溫度、光等變化引起的磁變化起敏感作用并導致其磁性能發(fā)生變化。磁傳感器是利用敏感單元的磁性能的變化特性，并將磁性能的變化轉換成電信號，再分析電信號獲得對應的物理量、特別是微弱信號的物理量的器件，其被廣泛應用于航空、航天、微電子，地質探礦、醫(yī)學成像、信息采集以及金融及軍事等領域。
[0003]在傳統(tǒng)的工業(yè)領域里，線圈式磁傳感器是應用較為廣泛的磁傳感器，但由于其體積大，靈敏度低和制作工藝復雜而難以集成。為此，相關技術人員開發(fā)了薄膜磁傳感器，即利用磁感應薄膜形成惠斯通電橋電路，并利用惠斯通電橋電路獲得感應磁變化。這種磁傳感器不僅體積小，靈敏度高，易于集成，而且響應快、分辨率高、穩(wěn)定性和可靠性高，因此具有廣泛地應用前景。
[0004]圖1為目前使用的磁傳感器的截面圖。如圖1所示，磁傳感器包括殼體11、磁傳感器芯片12、電路板13以及焊針18，磁傳感器芯片12固定于電路板13的表面，并且，磁傳感器芯片12和電路板13設置在殼體11內(nèi)。在殼體11上設有導磁孔14,磁傳感器芯片12的感應面與導磁孔14相對設置，這樣使得磁傳感器芯片12僅能接受到垂直于或者接近垂直于導磁孔14的外界磁場信號。焊針18固定于電路板13上，并與磁傳感器芯片12的信號輸出端電連接，以將磁傳感器芯片12的信號輸出。
[0005]在磁傳感器的裝配過程中，受殼體11壁厚的限制，磁傳感器芯片12的感應面無法接近殼體11的外表面即盡可能接觸被感應磁場源，這將影響磁傳感器芯片12的感應靈敏度，殼體11壁厚增加了其間距，加之由于電路板13的結構及加工工藝的限制，電路板13也無法緊靠殼體11的內(nèi)表面，從而導致了磁傳感器芯片12的感應面與殼體11的外表面之間的距離較大，降低了磁傳感器芯片的靈敏度。此外，殼體11的壁厚同樣增加了磁傳感器芯片12的感應面與殼體11的外表面之間的距離，從而也影響了磁感應薄膜的靈敏度。

【發(fā)明內(nèi)容】

[0006]本發(fā)明要解決的技術問題就是針對現(xiàn)有技術中存在的上述缺陷，提供一種磁傳感器及其制作方法，其靈敏度高。
[0007]為此，本發(fā)明提供一種磁傳感器，包括磁傳感器芯片、第一印制電路板和屏蔽外殼，在所述屏蔽外殼上設有導磁孔，所述磁傳感器芯片由所述第一印制電路板支撐，所述磁傳感器芯片的感應面與所述導磁孔相對，所述磁傳感器芯片的感應面不低于所述屏蔽外殼的內(nèi)表面，并且所述磁傳感器芯片的感應面不高于所述屏蔽外殼的外表面。
[0008]其中，還包括第二印制電路板，所述磁傳感器芯片設置于所述第二印制電路板的表面，所述第二印制電路板設置于所述第一印制電路板的表面，并將所述第二印制電路板嵌置在所述導磁孔內(nèi)，借助所述第二印制電路板使所述磁傳感器芯片的感應面高于所述屏蔽外殼的內(nèi)表面。
[0009]其中，所述磁傳感器芯片將感應到的磁信號轉換為電信號，還包括用于將所述電信號放大的功放電路，以及用于降低噪聲干擾的第一濾波電路，所述功放電路和所述第一濾波電路設置在所述第二印制電路板上。
[0010]其中，在所述屏蔽外殼的內(nèi)側，且在設置所述導磁孔的頂壁與與所述頂壁相鄰的側壁的連接位置處設有倒角。
[0011]其中，在設置所述導磁孔的頂壁的內(nèi)側設有朝向所述頂壁的外表面凹進的凹部。
[0012]其中，設置所述導磁孔的頂壁的壁厚小于與其相鄰的側壁的壁厚。
[0013]其中，所述磁傳感器芯片的感應面與設置所述導磁孔的頂壁的外表面之間的距離小于或等于3 μ m。
[0014]其中，所述磁傳感器芯片將其感應到的磁信號轉換為電信號，還包括用于將所述電信號放大的功放電路，以及用于降低噪聲干擾的第一濾波電路，所述功放電路和所述第一濾波電路設置在所述第一印制電路板上。
[0015]其中，還包括多個焊針，所述焊針固定于所述第一印制電路板，并與所述第一印制電路板上的導電線路電連接，以使所述焊針分別與所述磁傳感器芯片的信號端、接地端、電壓輸入端電連接。
[0016]其中，所述磁傳感器芯片包括至少兩條彼此平行的磁敏感薄膜、用于電連接所述磁敏感薄膜的薄膜電極以及導線，利用所述導線和所述磁敏感薄膜的薄膜電極將所述磁敏感薄膜連接成惠斯通電橋電路。
[0017]其中，所述磁敏感薄膜的釘扎方向相同或者相反。
[0018]其中，所述磁敏感薄膜為連續(xù)不間斷的薄膜，或者所述磁敏感薄膜包括多段磁敏感薄膜段，而且任意相鄰兩段所述磁敏感薄膜段由導電材料電連接。
[0019]其中，所述磁敏感薄膜包括巨磁阻磁敏感薄膜、各向異性磁阻磁敏感薄膜、隧穿效應磁阻磁敏感薄膜、巨磁阻抗效應磁阻磁敏感薄膜、霍爾效應薄膜或巨霍爾效應薄膜。
[0020]其中，所述屏蔽外殼由鐵氧體材料或坡莫合金材料制成；或者，所述屏蔽外殼由金屬材料和/或非金屬材料制成，并在所述金屬材料和/或非金屬材料的表面涂覆屏蔽層。
[0021]本發(fā)明還提供一種磁傳感器的制造方法，包括:
[0022]獲得磁傳感器芯片，所述磁傳感器芯片包括由至少兩條彼此平行且釘扎方向相同或相反的磁敏感薄膜以及多個薄膜電極，通過所述薄膜電極將所述磁敏感薄膜電連接成惠斯通電橋電路，所述磁敏感薄膜的頂面為所述磁傳感器芯片的感應面；
[0023]獲取第一印制電路板，將所述磁傳感器芯片粘結設置在所述第一印制電路板的表面，并使所述磁傳感器芯片的差分信號輸出薄膜電極和所述第一印制電路板的焊盤電連接；
[0024]獲取焊針，將所述焊針固定在所述第一印制電路板上，并使所述焊針與所述第一印制電路板的焊盤電連接；
[0025]獲取屏蔽外殼，并將所述磁傳感器芯片和所述第一印制電路板裝入屏蔽外殼內(nèi)，并使磁傳感器芯片的感應面不低于所述屏蔽外殼的內(nèi)表面，且所述磁傳感器芯片的感應面不高于所述屏蔽外殼的外表面；
[0026]向所述屏蔽外殼內(nèi)填入樹脂膠，并將其烘干老化，從而將所述第一印制電路板和所述磁傳感器芯片固定在所述屏蔽外殼內(nèi)；
[0027]將溢出所述屏蔽外殼的樹脂膠和位于導磁孔內(nèi)的樹脂膠去除。
[0028]本發(fā)明具有以下有益效果:
[0029]本發(fā)明提供的磁傳感器，在將磁傳感器芯片設置在屏蔽外殼內(nèi)時，使磁傳感器芯片的感應面不低于所述屏蔽外殼的內(nèi)表面，并且所述磁傳感器芯片的感應面不高于所述屏蔽外殼的外表面，從而使得磁傳感器芯片的感應面能夠盡可能地接近外界磁場信號，大大提高了磁傳感器的靈敏度，同時也避免了磁傳感器芯片被外界的撞擊而損傷，提高了磁傳感器的壽命。
[0030]本發(fā)明提供的磁傳感器的制造方法，在將所述磁傳感器芯片和所述第一印制電路板裝入屏蔽外殼內(nèi)，并使磁傳感器芯片的感應面不低于所述屏蔽外殼的內(nèi)表面，且所述磁傳感器芯片的感應面不高于所述屏蔽外殼的外表面，從而使得磁傳感器芯片的感應面能夠盡可能地接近外界磁場信號，大大提高了磁傳感器的靈敏度，同時也避免了磁傳感器芯片被外界的撞擊而損傷，提高了磁傳感器的壽命。
【專利附圖】

【附圖說明】
[0031]圖1為目前使用的磁傳感器的截面圖；
[0032]圖2為本發(fā)明實施例磁傳感器的結構圖；
[0033]圖3為本發(fā)明實施例磁傳感器的解剖圖；
[0034]圖4為本發(fā)明實施例磁傳感器的截面圖；
[0035]圖5為本發(fā)明實施例磁傳感器芯片的結構圖；
[0036]圖6為本發(fā)明實施例惠斯通半橋電路的原理圖；
[0037]圖7為本發(fā)明的另一實施例磁傳感器的截面圖；
[0038]圖8為本發(fā)明的又一實施例磁傳感器的截面圖；
[0039]圖9為本發(fā)明再一實施例磁傳感器的截面圖；
[0040]圖1Oa為利用本發(fā)明實施例磁傳感器辨別鈔票真?zhèn)蔚氖疽鈭D；
[0041]圖1Ob為本發(fā)明實施例磁傳感器獲得的差分信號；
[0042]圖1la為本發(fā)明另一實施例磁傳感器芯片的結構圖；
[0043]圖1lb為本發(fā)明實施例惠斯通全橋電路的原理圖；
[0044]圖12為本發(fā)明實施例磁傳感器的制造方法的流程圖；
[0045]圖13為本發(fā)明實施例磁傳感器的制造方法的流程圖。
【具體實施方式】
[0046]為使本領域的技術人員更好地理解本發(fā)明的技術方案，下面結合附圖對本發(fā)明提供的磁傳感器及其制作方法進行詳細描述。
[0047]本實施例提供的磁傳感器，包括磁傳感器芯片、第一印制電路板和屏蔽外殼，在屏蔽外殼上設有導磁孔，磁傳感器芯片由第一印制電路板支撐，磁傳感器芯片的感應面與導磁孔相對，磁傳感器芯片的感應面不低于屏蔽外殼的內(nèi)表面，并且磁傳感器芯片的感應面不高于(或不伸出)屏蔽外殼的外表面。
[0048]圖2為本發(fā)明實施例磁傳感器的結構圖，圖3為本發(fā)明實施例磁傳感器的解剖圖，圖4為本發(fā)明實施例磁傳感器的截面圖。如圖2、圖3和圖4所示，本實施例提供的磁傳感器包括第一印制電路板1、第二印制電路板2、磁傳感器芯片3、屏蔽外殼4和焊針5。其中，在屏蔽外殼4的殼體上設有導磁孔6,第一印制電路板1、第二印制電路板2和磁傳感器芯片3通過樹脂膠固定在屏蔽外殼4內(nèi)，并使磁傳感器芯片3的感應面與導磁孔6相對。
[0049]如圖4所示，磁傳感器芯片3設置在第二印刷電路板2的表面，第二印刷電路板2以粘結或者焊接方式固定在第一印制電路板I的表面。第二印刷電路板2的外徑尺寸小于導磁孔6的內(nèi)徑尺寸，第二印制電路板2嵌入導磁孔6內(nèi)。
[0050]本實施例是借助第二印刷電路板2使磁傳感器芯片3的感應面不低于屏蔽外殼4的內(nèi)表面，即利用第二印刷電路板2將磁傳感器芯片3墊高，使磁傳感器芯片3的感應面更靠近屏蔽外殼4的外表面,從而使磁傳感器芯片3能夠感應外界微弱的磁場,進而提高磁傳感器的靈敏度。而且，為了減少外界環(huán)境對磁傳感器的干擾，優(yōu)選磁傳感器芯片3的感應面不伸出屏蔽外殼4的外表面。
[0051]需要說明的是，磁傳感器芯片3的越靠近屏蔽外殼4的外表面越有利于接收鈔票上的防偽磁信號，從而可以提高磁傳感器的靈敏性。但是，當磁傳感器芯片3的感應面超出屏蔽外殼4的外表面時，屏蔽外殼4無法對磁傳感器芯片3進行保護，磁傳感器芯片3容易被撞擊而損壞。更重要的是，磁傳感器芯片3容易受環(huán)境中其它信號的干擾，導致磁傳感器的可靠性降低。因此，在實際應用中，優(yōu)選磁傳感器芯片3的感應面不伸出屏蔽外殼4，換言之，磁傳感器芯片3的感應面不高于屏蔽外殼4的外表面。
[0052]焊針5固定在第一印制電路板I上，并與第一印制電路板I上的導電線路電連接。本實施例磁傳感器設有三個焊針5，其分別與磁傳感器芯片的信號端、接地端、電壓輸入端電連接。焊針5還作為支撐部件，用于支撐磁傳感器。
[0053]圖5為本發(fā)明實施例磁傳感器芯片的結構圖。如圖5所示，磁傳感器芯片3包括基板，以及設置在基板表面的兩條彼此平行且釘扎方向相同的磁敏感薄膜31a、31b和三個薄膜電極32a、32b、32c，其中，第一磁敏感薄膜31a和第二磁敏感薄膜31b通過第三薄膜電極32c電連接,第一薄膜電極32a設置在第一磁敏感薄膜31a的另一端,第二薄膜電極32b設置在第二磁敏感薄膜31b的另一端，借助第一薄膜電極32a、第二薄膜電極32b和第三薄膜電極32c將第一磁敏感薄膜31a和第二磁敏感薄膜31b連接成惠斯通半橋電路。其中，第一磁敏感薄膜31a和第二磁敏感薄膜31b分別作為惠斯通半橋電路的一個橋臂，而且第一薄膜電極32a為電壓輸入端，第二薄膜電極32b為接地端，第三薄膜電極32c為差分信號的輸出端；或者，第一薄膜電極32a為接地端，第二薄膜電極32b為電壓輸入端，第三薄膜電極32c為差分信號的輸出端。磁敏感薄膜31a、31b所在面為磁傳感器芯片3的感應面。
[0054]圖6為本發(fā)明實施例惠斯通半橋電路的原理圖之一。圖中，箭頭表示釘扎方向。如圖6所示，構成惠斯通半橋電路的第一磁敏感薄膜31a和第二磁敏感薄膜31b的釘扎方向相同，這樣可以使第一磁敏感薄膜31a和第二磁敏感薄膜31b在同一道工序完成，從而避免了兩道工序所造成的對稱性差異，進而提高了磁傳感器的靈敏性、分辨率和可靠性。
[0055]本實施例磁敏感薄膜31a、31b的釘扎方向相同，但本發(fā)明并不局限于此，磁敏感薄膜31a、31b的釘扎方向也可以相反，磁敏感薄膜31a、31b的工作原理相同，在此不再贅述。在本實施例中，在基板的表面還設有導線，當然，導線也可以設置在基板的外側，利用導線和薄膜電極將磁敏感薄膜連接成惠斯通半橋電路。[0056]在本實施例中，敏感薄膜可以是連續(xù)不間斷的薄膜，也可以由間斷地多段薄膜段組成，而且任意兩段相鄰的薄膜段由導電材料電連接。磁敏感薄膜可以是巨磁阻磁敏感薄膜、各向異性磁阻磁敏感薄膜、隧穿效應磁阻磁敏感薄膜、巨磁阻抗效應磁阻磁敏感薄膜、霍爾效應薄膜或巨霍爾效應薄膜。
[0057]本實施例磁傳感器芯片是將其感應到的磁信號轉換為電信號，為了方便利用電信號，磁傳感器還包括第一濾波電路(圖中未示出)和功放電路(圖中未示出)，第一濾波電路用于降低噪聲干擾，功放電路用于將所述電信號放大。第一濾波電路和功放電路可以設置在第一印制電路板I上，也可以設置在第二印制電路板2。
[0058]在另一實施例中，磁傳感器設有第一功放電路、第一濾波電路、第二功放電路以及第二濾波電路，其中，第一功放電路和第一濾波電路設置在第一印制電路板I上，第二功放電路和第二濾波電路設置在第二印制電路板2上。磁傳感器設置兩個功放電路可以使磁傳感芯片獲得的差分信號進一步放大，磁傳感器設置兩個濾波電路可以進一步降低噪聲干擾。
[0059]如圖2和圖3所示，在屏蔽外殼4上還設置有接地端7，利用接地端7將屏蔽外殼4與地連接，以提高屏蔽外殼4的屏蔽效果。屏蔽外殼4由鐵氧體材料或坡莫合金材料制成；或者，屏蔽外殼7由金屬材料和/或非金屬材料制成，并在金屬材料和/或非金屬材料的表面涂覆屏蔽層。
[0060]圖7為本發(fā)明的另一實施例磁傳感器的截面圖。如圖7所示，在屏蔽外殼4的內(nèi)偵牝且在設置所述導磁孔的頂壁的內(nèi)側設有朝向頂壁的外表面凹進的凹部8。第一印制電路板I嵌置在凹部8內(nèi)，以使磁傳感器芯片3的感應面更接近屏蔽外殼4的外表面，即縮短了磁傳感器芯片3的感應面與屏蔽外殼4的外表面之間的距離。
[0061]圖8為本發(fā)明又一實施例磁傳感器的截面圖。如圖8所不,在本實施例中，設置導磁孔6的頂壁4a的壁厚小于與其相鄰的側壁4b的壁厚。本實施例通過磨削屏蔽外殼4的外表面或內(nèi)表面使頂壁4a的壁厚小于側壁4b的壁厚。本實施例是通過減薄屏蔽外殼4的頂壁4a的方式使磁傳感器芯片3的感應面接近屏蔽外殼4的外表面，從而縮短了磁傳感器芯片3的感應面與屏蔽外殼4的外表面之間的距離，進而提高磁傳感器的靈敏度。
[0062]需要指出的是，如果在減薄屏蔽外殼4頂壁4a的壁厚的同時，減薄屏蔽外殼4側壁4b的壁厚，則會降低屏蔽外殼4的強度及屏蔽效果。為了確保屏蔽外殼4的強度及良好的屏蔽效果，同時提高磁傳感器的靈敏度，需要使頂壁4a的壁厚小于側壁4b的壁厚。
[0063]圖9為本發(fā)明再一實施例磁傳感器的截面圖。如圖9所示，在屏蔽外殼4的內(nèi)側，且在設置導磁孔6的頂壁4a與與頂壁4a相鄰的側壁4b的連接位置處設有倒角9。倒角9可以是圓倒角，也可以是直倒角。通過倒角9使磁傳感器芯片3與屏蔽外殼4的頂壁4a的內(nèi)表面更接近，從而使磁傳感器芯片3的感應面接近屏蔽外殼4的外表面，從而提高磁傳感器的靈敏度。
[0064]如圖4、圖7、圖9所示，在屏蔽外殼4的外表面，4屏蔽外殼4的頂壁4a與屏蔽外殼4的側壁4b的連接位置處設有倒角。
[0065]在上述實施例中，磁傳感器分別通過設置第二印制電路板2，在頂壁4a和側壁4b的連接位置處設置倒角9，在頂壁4a的內(nèi)側設有朝向頂壁4a的外表面凹進的凹部8，以及使頂壁4a的壁厚小于側壁4b的壁厚手段使磁傳感器芯片3的感應面不低于屏蔽外殼4的內(nèi)表面，并且使磁傳感器芯片3的感應面不高于屏蔽外殼4的外表面。不難理解，本發(fā)明也可以將上述幾種手段組合使用，以使磁傳感器芯片3的感應面接近屏蔽外殼4的外表面，從而提高磁傳感器的靈敏度。
[0066]優(yōu)選地，磁傳感器芯片3的感應面與屏蔽外殼4頂壁的上表面之間的距離小于3 μ m。由于導磁孔6可以設置在屏蔽外殼4的任意一個側壁位置，因此，磁傳感器芯片3的感應面與屏蔽外殼4設置導磁孔一側的外表面之間的距離應小于3 μ m。
[0067]優(yōu)選地，為提高磁傳感器芯片3的靈敏度，同時也防止傳感器芯片3在感應外界磁場源時受到損壞，當支持磁傳感器芯片的線路板伸入屏蔽外殼后，即磁傳感器芯片的感應面位于磁感應窗中屏蔽外殼4頂壁的上下表面之間時，再在磁感應窗中磁傳感器芯片的感應面及磁感應窗四壁中填充保護性樹脂膠，從而達到既保護了磁傳感器芯片，也使其靈敏度及外殼的屏蔽效果不受影響。
[0068]圖1Oa為利用本發(fā)明實施例磁傳感器辨別鈔票真?zhèn)蔚氖疽鈭D。在圖1Oa中，位于磁傳感器上方的圓形滾輪61用于帶動鈔票62滑過磁傳感器的導磁孔6。在鈔票72內(nèi)設有多個磁條,每個磁條均包括N極和S極。
[0069]圖1Ob為本發(fā)明實施例磁傳感器獲得的差分信號。在圖1Ob中，橫坐標表不鈔票滑過磁傳感器芯片時的時間t，縱坐標表示差分電壓V。當鈔票從磁傳感器芯片的感應面滑過時，鈔票內(nèi)的磁條將在惠斯通電橋電路中產(chǎn)生差分電壓(差分信號)，具體地，如當N極靠近第一磁感應薄膜31a時,第一磁感應薄膜31a的阻抗逐漸升高,第一磁感應薄膜31a兩端的的電壓逐漸升高，即差分電壓逐漸升高；當N極進入第一磁感應薄膜31a和第二磁感應薄膜31b的中心位置時，第一磁感應薄膜31a的阻抗開始減小，第二磁感應薄膜31b的阻抗開始升高，第一磁感應薄膜31a兩端的電壓差逐漸降低；當N極靠近第二磁感應薄膜31b，S極靠近第一磁感應薄膜31a時，第一磁感應薄膜31a兩端的電壓差反方向最大，即差分電壓反向最大；當S極靠近第二磁感應薄膜31b至沒有磁條、或者鈔票移出后，差分電壓逐漸反向降低，直到回零。
[0070]圖1la為本發(fā)明另一實施例磁傳感器芯片的結構圖。如圖1la所示，磁傳感器芯片包括釘扎方向相同的磁敏感薄膜31a、31b、31c、31d和薄膜電極32a、32b、32c、32d，其中，第一磁敏感薄膜31a和第二磁敏感薄膜31b通過第三薄膜電極32c電連接，第一磁敏感薄膜31a和第三磁敏感薄膜31c通過第一薄膜電極32a電連接，第二磁敏感薄膜31b和第四磁敏感薄膜31d通過第二薄膜電極32b電連接。在基板的表面還設有導線(圖中未示出)，當然，導線也可以設置在基板的外側。利用導線和薄膜電極32a、32b、32c、32d將磁敏感薄膜31a、31b、31c、31d和連接成惠斯通全橋電路，磁敏感薄膜31a、31b、31c、31d分別作為惠斯通電橋電路的一個橋臂，第一薄膜電極32a和第二薄膜電極32b的差分信號輸出端。
[0071]圖1lb為本發(fā)明實施例惠斯通全橋電路的原理圖。圖中，箭頭表示磁感應薄膜的釘扎方向。如圖1lb所示，構成惠斯通全橋電路的第一磁敏感薄膜31a、第二磁敏感薄膜31b、第三磁敏感薄膜31c、第四磁敏感薄膜31d的釘扎方向相同，以使第一磁敏感薄膜31a、第二磁敏感薄膜31b、第三磁敏感薄膜31c、第四磁敏感薄膜31d在同一道工序完成，從而避免了兩道工序所造成的對稱性差異，進而提高了磁傳感器的靈敏性、分辨率和可靠性。當然，第一磁敏感薄膜3la、第二磁敏感薄膜3Ib、第三磁敏感薄膜3Ic、第四磁敏感薄膜3Id的釘扎方向也可以相反。[0072]需要說明的是，本實施例磁傳感器不僅可以用于驗鈔機，以鑒別鈔票的真?zhèn)?，也可以用于設有防偽標記的其它有價票據(jù)等。
[0073]本實施例提供的磁傳感器，在將磁傳感器芯片設置在屏蔽外殼內(nèi)時，使磁傳感器芯片的感應面不低于所述屏蔽外殼的內(nèi)表面，并且所述磁傳感器芯片的感應面不高于所述屏蔽外殼的外表面，從而使得磁傳感器芯片的感應面能夠盡可能地接近外界磁場信號，大大提高了磁傳感器的靈敏度，同時也避免了磁傳感器芯片被外界的撞擊而損傷，提高了磁傳感器的壽命。
[0074]本實施例還提供一種磁傳感器的制造方法，圖12為本發(fā)明實施例磁傳感器的制造方法的流程圖。傳感器的制造方法包括:
[0075]步驟SI I，獲得磁傳感器芯片，磁傳感器芯片包括由至少兩條彼此平行且釘扎方向相同或相反的磁敏感薄膜以及多個薄膜電極，通過薄膜電極將磁敏感薄膜電連接成惠斯通電橋電路，磁敏感薄膜的頂面為磁傳感器芯片的感應面。磁傳感器芯片的其它結構與上文介紹的磁傳感器芯片完全相同，這里不再贅述。
[0076]步驟S12，獲取第一印制電路板，將磁傳感器芯片粘結在第一印制電路板的表面，并使磁傳感器芯片的差分信號輸出薄膜電極與第一印制電路板的焊盤電連接。
[0077]步驟S13，獲取焊針，將焊針固定在第一印制電路板上，并使焊針與第一印制電路板的焊盤電連接。
[0078]步驟S15，獲取屏蔽外殼，并將磁傳感器芯片和第一印制電路板裝入屏蔽外殼內(nèi)，并使磁傳感器芯片的感應面不低于所述屏蔽外殼的內(nèi)表面，且所述磁傳感器芯片的感應面不高于所述屏蔽外殼的外表面。
[0079]步驟S15，向屏蔽外殼內(nèi)填入樹脂膠，將樹脂膠烘干老化，從而將第一印制電路板和磁傳感器芯片固定在屏蔽外殼內(nèi)。
[0080]步驟S16，將溢出屏蔽外殼的樹脂膠和位于導磁孔內(nèi)的樹脂膠去除。
[0081]當磁傳感器還包括第二印制電路板時，磁傳感器的制造方法包括以下步驟:
[0082]步驟S21，獲取磁傳感器芯片，磁傳感器芯片包括由至少兩條彼此平行且釘扎方向相同或相反的磁敏感薄膜以及多個薄膜電極，通過薄膜電極將磁敏感薄膜電連接成惠斯通電橋電路，磁敏感薄膜的頂面為磁傳感器芯片的感應面。磁傳感器芯片的其它結構與上文介紹的磁傳感器芯片完全相同，這里不再贅述。
[0083]步驟S22，獲取第二印制電路板，將磁傳感器芯片粘結在第二印制電路板的表面，并使磁傳感器芯片的差分信號輸出薄膜電極與第二印制電路板的焊盤電連接。
[0084]步驟S23，獲取第一印制電路板，將第二印制電路板粘結在第一印制電路板的表面，并使第二印制電路板的焊盤與第一印制電路板的焊盤電連接。
[0085]步驟S25，獲取焊針，將焊針固定在第一印制電路板上，并使焊針與第一印制電路板的焊盤電連接。
[0086]步驟S25，獲取屏蔽外殼，并將磁傳感器芯片、第一印制電路板和第二印制電路板裝入屏蔽外殼內(nèi)，并使磁傳感器芯片的感應面不低于所述屏蔽外殼的內(nèi)表面，且所述磁傳感器芯片的感應面不高于所述屏蔽外殼的外表面。
[0087]步驟S26，向屏蔽外殼內(nèi)填入樹脂膠，將樹脂膠烘干老化，從而將第一印制電路板和磁傳感器芯片固定在屏蔽外殼內(nèi)。[0088]步驟S27，將溢出屏蔽外殼的樹脂膠和位于導磁孔內(nèi)的樹脂膠去除。
[0089]本實施例磁傳感器的制造方法,在將磁傳感器芯片設置在屏蔽外殼內(nèi)時，使磁傳感器芯片的感應面不低于所述屏蔽外殼的內(nèi)表面，并且所述磁傳感器芯片的感應面不高于所述屏蔽外殼的外表面，從而使得磁傳感器芯片的感應面能夠盡可能地接近外界磁場信號，大大提高了磁傳感器的靈敏度，同時也避免了磁傳感器芯片被外界的撞擊而損傷，提高了磁傳感器的壽命。
[0090]可以理解的是，以上實施方式僅僅是為了說明本發(fā)明的原理而采用的示例性實施方式，然而本發(fā)明并不局限于此。對于本領域內(nèi)的普通技術人員而言，在不脫離本發(fā)明的精神和實質的情況下，可以做出各種變型和改進，這些變型和改進也視為本發(fā)明的保護范圍。
【權利要求】
1.一種磁傳感器，包括磁傳感器芯片、第一印制電路板和屏蔽外殼，在所述屏蔽外殼上設有導磁孔，所述磁傳感器芯片由所述第一印制電路板支撐，所述磁傳感器芯片的感應面與所述導磁孔相對，其特征在于，所述磁傳感器芯片的感應面不低于所述屏蔽外殼的內(nèi)表面，并且所述磁傳感器芯片的感應面不高于所述屏蔽外殼的外表面。
2.根據(jù)權利要求1所述的磁傳感器，其特征在于，還包括第二印制電路板，所述磁傳感器芯片設置于所述第二印制電路板的表面，所述第二印制電路板設置于所述第一印制電路板的表面，并將所述第二印制電路板嵌置在所述導磁孔內(nèi)，借助所述第二印制電路板使所述磁傳感器芯片的感應面高于所述屏蔽外殼的內(nèi)表面。
3.根據(jù)權利要求2所述的磁傳感器，其特征在于，所述磁傳感器芯片將感應到的磁信號轉換為電信號，還包括用于將所述電信號放大的功放電路，以及用于降低噪聲干擾的第一濾波電路，所述功放電路和所述第一濾波電路設置在所述第二印制電路板上。
4.根據(jù)權利要求1所述的磁傳感器，其特征在于，在所述屏蔽外殼的內(nèi)側，且在設置所述導磁孔的頂壁與與所述頂壁相鄰的側壁的連接位置處設有倒角。
5.根據(jù)權利要求1所述的磁傳感器，其特征在于，在設置所述導磁孔的頂壁的內(nèi)側設有朝向所述頂壁的外表面凹進的凹部。
6.根據(jù)權利要求1所述的磁傳感器，其特征在于，設置所述導磁孔的頂壁的壁厚小于與其相鄰的側壁的壁厚。
7.根據(jù)權利要求1所述的磁傳感器，其特征在于，所述磁傳感器芯片的感應面與設置所述導磁孔的頂壁的外表面之間的距離小于或等于3 μ m。
8.根據(jù)權利要求1所述的磁傳感器，其特征在于，在所述屏蔽外殼的外表面，所述屏蔽外殼的頂壁與所述屏蔽外殼的側壁的連接位置處設有倒角。
9.根據(jù)權利要求1所述的磁傳感器，其特征在于，所述磁傳感器芯片將其感應到的磁信號轉換為電信號，還包括用于將所述電信號放大的功放電路，以及用于降低噪聲干擾的第一濾波電路，所述功放電路和所述第一濾波電路設置在所述第一印制電路板上。
10.根據(jù)權利要求1所述的磁傳感器，其特征在于，還包括多個焊針，所述焊針固定于所述第一印制電路板，并與所述第一印制電路板上的導電線路電連接，以使所述焊針分別與所述磁傳感器芯片的信號端、接地端、電壓輸入端電連接。
11.根據(jù)權利要求1所述的磁傳感器，其特征在于，所述磁傳感器芯片包括至少兩條彼此平行的磁敏感薄膜、用于電連接所述磁敏感薄膜的薄膜電極以及導線，利用所述導線和所述磁敏感薄膜的薄膜電極將所述磁敏感薄膜連接成惠斯通電橋電路。
12.根據(jù)權利要求11所述的磁傳感器，其特征在于，所述磁敏感薄膜的釘扎方向相同或者相反。
13.根據(jù)權利要求11所述的磁傳感器，其特征在于，所述磁敏感薄膜為連續(xù)不間斷的薄膜，或者所述磁敏感薄膜包括多段磁敏感薄膜段，而且任意相鄰兩段所述磁敏感薄膜段由導電材料電連接。
14.根據(jù)權利要求11所述的磁傳感器，其特征在于，所述磁敏感薄膜包括巨磁阻磁敏感薄膜、各向異性磁阻磁敏感薄膜、隧穿效應磁阻磁敏感薄膜、巨磁阻抗效應磁阻磁敏感薄膜、霍爾效應薄膜或巨霍爾效應薄膜。
15.根據(jù)權利要求1所述的磁傳感器，其特征在于，所述屏蔽外殼由鐵氧體材料或坡莫合金材料制成；或者，所述屏蔽外殼由金屬材料和/或非金屬材料制成，并在所述金屬材料和/或非金屬材料的表面涂覆屏蔽層。
16.—種磁傳感器的制造方法,其特征在于,包括: 獲得磁傳感器芯片，所述磁傳感器芯片包括由至少兩條彼此平行且釘扎方向相同或相反的磁敏感薄膜以及多個薄膜電極，通過所述薄膜電極將所述磁敏感薄膜電連接成惠斯通電橋電路； 獲取第一印制電路板，將所述磁傳感器芯片設置在所述第一印制電路板的表面，并使所述磁傳感器芯片的差分信號輸出薄膜電極和所述第一印制電路板的焊盤電連接； 獲取焊針，將所述焊針固定在所述第一印制電路板上，并使所述焊針與所述第一印制電路板的焊盤電連接； 獲取屏蔽外殼，將所述磁傳感器芯片和所述第一印制電路板裝入屏蔽外殼內(nèi)，并使磁傳感器芯片的感應面不低于所述屏蔽外殼的內(nèi)表面，且所述磁傳感器芯片的感應面不高于所述屏蔽外殼的外表面； 向所述屏蔽外殼內(nèi)填入樹脂膠，并將其烘干老化，從而將所述第一印制電路板和所述磁傳感器芯片固定在所述屏蔽外殼內(nèi)； 將溢出所述屏蔽外殼的樹脂 膠和位于導磁孔內(nèi)的樹脂膠去除。
【文檔編號】G01R3/00GK103791921SQ201210419651
【公開日】2014年5月14日 申請日期:2012年10月29日 優(yōu)先權日:2012年10月29日
【發(fā)明者】時啟猛, 劉樂杰, 曲炳郡 申請人:北京嘉岳同樂極電子有限公司