一種基于soc芯片的sar雷達數(shù)據(jù)加密裝置及方法
【專利摘要】本發(fā)明公開了一種基于SOC芯片的SAR雷達數(shù)據(jù)加密裝置及方法，該裝置包括：集成FPGAIP和MCU?IP的SOC芯片；連接于FPGAIP的程序FLASH存儲器；連接于MCU?IP的配置FLASH存儲器；連接于FPGAIP的RS-485接收器；連接于RS-485接收器的第一RS-485接口；連接于FPGA?IP的RS-485發(fā)送器；連接于RS-485發(fā)送器的第二RS-485接口；連接于MCU?IP的RS-232收發(fā)器；以及連接于RS-232收發(fā)器的RS-232接口。本發(fā)明采用集成FPGA?IP和MCU?IP的SOC芯片，使用單芯片完成了數(shù)據(jù)加密，密鑰管理和接口通信等全部工作，實現(xiàn)了對SAR雷達系統(tǒng)的成像數(shù)據(jù)進行實時加密，簡化了系統(tǒng)復雜度，有效減少了系統(tǒng)開發(fā)的時間和成本。
【專利說明】—種基于SOC芯片的SAR雷達數(shù)據(jù)加密裝置及方法
【技術領域】
[0001]本發(fā)明涉及雷達通信【技術領域】，尤其是一種基于SOC芯片的SAR雷達數(shù)據(jù)加密裝置及方法。
【背景技術】
[0002]合成孔徑雷達(Synthetic Aperture Radar,簡稱SAR)是一種高分辨率的二維成像雷達，能夠全天候收集地表信息，并利用信號處理操作實現(xiàn)高分辨率成像的工具。SAR的工作方式是雷達裝載于飛機或衛(wèi)星上，對地面的靜止目標進行成像，采用合成孔徑原理提高方位向的分辨率。合成孔徑雷達在自然災害預測、軍事情報偵察、地形地貌測繪、資源考察等方面發(fā)揮著重要的作用。
[0003]國際上SAR的發(fā)展趨勢主要為:多目標檢測顯示、定位、運動和方向估計；高分辨成像和目標識別；具有穿透樹林、地表的能力的超寬帶SAR天線采用相控陣，多頻多極化合成孔徑雷達技術；高速實時數(shù)字信號處理技術。
[0004]國內，早在80年代初期，中科院電子所就研制成機載SAR，并用光學系統(tǒng)進行成像處理。到九十年代更進一步用數(shù)字方法實時成像。“863”計劃于八十年代后期，對星載L波段合成孔徑雷達立項研究，已于前幾年完成樣機的研制，并進行機載試飛，同時在它的推動下，許多高校如北航、南航、成電、西電等，利用從國外引進的實測數(shù)據(jù)(星載和機載的)開展了 SAR成像方法的研究?？梢哉f，在SAR成像方面基本上跟上了國際前進的步伐。
[0005]由于SAR系統(tǒng)在軍事應用中的極端重要性，從而使得數(shù)據(jù)的加密變得尤為重要，現(xiàn)階段由于加密對算法的復雜性以及實時性有較高的需求，且SAR系統(tǒng)中的接收主機在雷達信號接收，成像和壓縮處理過程中占用了大量硬件資源，使得最終的成像數(shù)據(jù)大都沒有進行加密而直接保存在存儲主機中，缺少對數(shù)據(jù)的加密保護。
[0006]而一些現(xiàn)有的解決方法是采用兩個處理器完成全部工作，其中一個完成對數(shù)據(jù)的加密運算，而另一個完成密鑰管理，接口通信等其他工作，增加了硬件復雜度和開發(fā)時間，且成本較高。因此急需開發(fā)一種簡單，但滿足SAR系統(tǒng)數(shù)據(jù)的實時性，同時加密算法有較高復雜度且具備一定接口通信能力的數(shù)據(jù)加密硬件系統(tǒng)。

【發(fā)明內容】

[0007](一 )要解決的技術問題
[0008]本發(fā)明的主要目的是提供一種基于SOC芯片的SAR雷達數(shù)據(jù)加密裝置，以實現(xiàn)對SAR雷達系統(tǒng)的成像數(shù)據(jù)進行實時加密。
[0009]( 二 )技術方案
[0010]為達到上述目的，本發(fā)明提供了一種基于SOC芯片的SAR雷達數(shù)據(jù)加密裝置，該裝置包括:集成FPGA IP和MCU IP的SOC芯片；連接于FPGA IP的程序FLASH存儲器；連接于MCU IP的配置FLASH存儲器；連接于FPGA IP的RS-485接收器；連接于RS-485接收器的第一 RS-485接口 ；連接于FPGA IP的RS-485發(fā)送器；連接于RS-485發(fā)送器的第二 RS-485接口 ；連接于MCU IP的RS-232收發(fā)器；以及連接于RS-232收發(fā)器的RS-232接口。
[0011]上述方案中，集成在SOC中的FPGA IP與MCU IP協(xié)調工作，其中所述FPGAIP負責數(shù)據(jù)流的接收，密鑰接收，與MCU IP通信，數(shù)據(jù)實時加密，和數(shù)據(jù)發(fā)送；所述MCU IP負責與控制主機通信，與FPGAIP通信，密鑰生成，密鑰注入和密鑰銷毀。
[0012]上述方案中，所述FPGA IP 與 MCU IP 通過 MCU IP 的 SFR(SpecialFunctionRegister)總線通信，使得MCU IP能夠將FPGA IP當作一個外設進行訪問。
[0013]上述方案中，所述程序FLASH存儲器和所述配置FLASH存儲器分別保存FPGA IP和MCU IP程序的二進制代碼，在系統(tǒng)上電時分別導入到FPGA IP和MCU IP中。
[0014]上述方案中，所述RS-485接收器用于將RS-485電平格式的輸入數(shù)據(jù)轉換為普通單端格式，從而使FPGAIP可以識別并接收。
[0015]上述方案中，所述RS-485接收器的單端輸出端與FPGA IP數(shù)據(jù)輸入接口相連接，差分輸入端與第一 RS-485接口相連接。
[0016]上述方案中，所述RS-485發(fā)送器用于將FPGA IP的發(fā)送信號轉換為RS-485電平格式，并傳送給數(shù)據(jù)存儲主機。
[0017]上述方案中，所述RS-485發(fā)送器的單端輸入端與FPGA IP數(shù)據(jù)輸出接口相連接，差分輸出端與第二 RS-485接口相連接。
[0018]上述方案中，所述RS-232收發(fā)器用于完成MCU IP串口電平到PC串口電平以及PC串口電平到MCU IP串口電平的轉換，其分別與RS-232接口和MCU端串行接口相連接。
[0019]上述方案中，所述第一 RS-485接口和第二 RS-485接口是該裝置與雷達信號接收機以及數(shù)據(jù)存儲主機相連的物理接口 ；所述RS-232接口是該裝置與控制主機相連的物理接口。
[0020]為達到上述目的，本發(fā)明還提供了一種基于SOC芯片的SAR雷達數(shù)據(jù)加密方法，應用于所述的裝置，該方法包括:
[0021]步驟1:系統(tǒng)在上電后，首先進行程序加載工作，F(xiàn)PGA IP和MCU IP分別從程序FLASH存儲器和配置FLASH存儲器中加載各自的程序，F(xiàn)PGAIP在程序加載成功后通過SFR總線向MCU IP發(fā)出程序加載完成信號；
[0022]步驟2:MCU IP從控制主機中接收密鑰生成數(shù)據(jù)以及命令；
[0023]步驟3:MCU IP完成接收后向主機發(fā)出應答信號；
[0024]步驟4:MCU IP完成密鑰生成工作后向FPGA IP進行密鑰注入；
[0025]步驟5 =FPGAIP成功接收到密鑰后向MCU IP發(fā)出應答信號；
[0026]步驟6:圖像數(shù)據(jù)明文從RS-485接口進入后由RS-485接收器將信號轉換為普通單端格式后由FPGAIP接收；
[0027]步驟7 =FPGAIP對數(shù)據(jù)進行實時加密后將密文輸出；
[0028]步驟8:數(shù)據(jù)被RS-485發(fā)送器轉換為RS-485電平格式后經RS-485接口輸出到數(shù)據(jù)存儲主機
[0029](三)有益效果
[0030]從上述技術方案可以看出，本發(fā)明具有以下有益效果:
[0031]I)本發(fā)明提供的基于SOC芯片的SAR雷達數(shù)據(jù)加密裝置，采用集成FPGA IP和MCUIP的SOC芯片，使用單芯片完成了數(shù)據(jù)加密，密鑰管理和接口通信等全部工作，實現(xiàn)了對SAR雷達系統(tǒng)的成像數(shù)據(jù)進行實時加密，簡化了系統(tǒng)復雜度，有效減少了系統(tǒng)開發(fā)的時間和成本。
[0032]2)本發(fā)明提供的基于SOC芯片的SAR雷達數(shù)據(jù)加密裝置，數(shù)據(jù)輸入和輸出電平格式都為RS-485，且數(shù)據(jù)流格式與雷達主機相同，可直接串接在雷達信號接收主機和數(shù)據(jù)存儲主機之間，就可完成對雷達圖像數(shù)據(jù)的實時加密，無需對原SAR雷達系統(tǒng)作任何修改，有較高的易用性和通用性。
[0033]3)本發(fā)明提供的基于SOC芯片的SAR雷達數(shù)據(jù)加密裝置，使用了一款SOC芯片，解決了兼顧數(shù)據(jù)的實時加密和系統(tǒng)接口通信的難題，使整個硬件系統(tǒng)的實現(xiàn)更加簡單，且又能夠滿足系統(tǒng)所有的功能以及性能需求。
【專利附圖】

【附圖說明】
[0034]圖1是本發(fā)明提供的基于SOC芯片的SAR雷達數(shù)據(jù)加密裝置的結構示意圖；
[0035]圖2是圖1所示裝置在SAR雷達系統(tǒng)中應用的示意圖；
[0036]圖3是圖1所示裝置的基本工作流程示意圖。
【具體實施方式】
[0037]為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚明白，以下結合具體實施例，并參照附圖，對本發(fā)明進一步詳細說明。
[0038]考慮到需要兼顧數(shù)據(jù)實時加密和密鑰管理，接口通信等工作，該裝置使用一款集成了 FPGA IP和MCU IP的SOC芯片，由于FPGA的并行數(shù)據(jù)處理能力較強，所以FPGA IP主要負責加密算法的實現(xiàn)，而MCU在接口應用以及控制方面上有先天優(yōu)勢，則MCU IP主要負責密鑰管理和接口通信等工作，完成和外部控制主機和FPGA IP通信，輸入和輸出電平格式都統(tǒng)一為RS-485，可直接串接在雷達信號接收主機和數(shù)據(jù)存儲主機之間，無需對原SAR雷達系統(tǒng)作任何修改。
[0039]如圖1所示，圖1是本發(fā)明提供的基于SOC芯片的SAR雷達數(shù)據(jù)加密裝置的結構示意圖，該裝置包括:集成FPGA IP和MCU IP的SOC芯片，連接于FPGA IP的程序FLASH存儲器，連接于MCU IP的配置FLASH存儲器，連接于FPGA IP的RS-485接收器，連接于RS-485接收器的第一 RS-485接口，連接于FPGA IP的RS-485發(fā)送器，連接于RS-485發(fā)送器的第二 RS-485接口，連接于MCU IP的RS-232收發(fā)器，連接于RS-232收發(fā)器的RS-232接口。
[0040]其中，SOC芯片由FPGA IP和MCU IP組成，本實施例中FPGA IP是一款國內科研院所自主研發(fā)的容量為2000個邏輯單元的FPGA，MCU IP是一款由國外公司設計的8位通用 MCU。SOC 芯片中的 FPGA IP 與 MCUIP 通過 MCU IP 的 SFR(Special Function Register)總線通信，使得MCUIP能夠將FPGAIP當作一個外設進行訪問。集成在SOC中的FPGAIP與MCU IP協(xié)調工作，其中FPGAIP負責數(shù)據(jù)流的接收，密鑰接收，與MCUIP通信，數(shù)據(jù)實時加密，和數(shù)據(jù)發(fā)送。MCU IP負責與控制主機通信，與FPGA IP通信，密鑰生成，密鑰注入和密鑰銷毀。
[0041 ] MCU IP與FPGA IP的程序分別保存在配置FLASH存儲器和程序FLASH存儲器中，在系統(tǒng)上電時分別導入MCU IP與FPGAIP中。
[0042] 連接于FPGA IP的程序FLASH存儲器采用了 ALTERA公司的FLASH存儲器，型號為EPCS4N，與FPGA IP的配置接口相連接。連接于MCU IP的配置FLASH存儲器采用了 WINBOND公司的FLASH存儲器，型號為W25X10，與MCU的配置接口相連接。程序FLASH存儲器和配置FLASH存儲器分別保存FPGA IP和MCU IP程序的二進制代碼，在系統(tǒng)上電時分別導入到FPGA IP 和 MCU IP 中。
[0043]連接于FPGA IP的RS-485接收器用于將RS-485電平格式的輸入數(shù)據(jù)轉換為普通單端格式，從而使FPGA IP可以識別并接收。RS-485接收器選用了美國TI公司的RS-485收發(fā)器，配置為接收工作模式，型號為SN65HVD10，其單端輸出端與FPGA IP數(shù)據(jù)輸入接口相連接，差分輸入端與第一 RS-485接口相連接。
[0044]連接于FPGA IP的RS-485發(fā)送器用于將FPGA IP的發(fā)送信號轉換為RS-485電平格式，并傳送給數(shù)據(jù)存儲主機。RS-485發(fā)送器選用了美國TI公司的RS-485收發(fā)器，配置為發(fā)送工作模式，型號為SN65HVD10，其單端輸入端與FPGA IP數(shù)據(jù)輸出接口相連接，差分輸出端與第二 RS-485接口相連接。
[0045]連接于MCU IP的RS-232收發(fā)器用于完成MCU IP串口電平到PC串口電平以及PC串口電平到MCU IP串口電平的轉換。RS-232收發(fā)器選用了美國美信公司的RS-232收發(fā)器，型號為MAX3232，與RS-232接口和MCU端串行接口相連接。
[0046]第一 RS-485接口和第二 RS-485接口是該裝置與雷達信號接收機以及數(shù)據(jù)存儲主機相連的物理接口，選用了中國航天電器公司生產的9針接口，型號為J30J-9ZKWP7。RS-232接口是該裝置與控制主機相連的物理接口，選用了中國航天電器公司生產的9針接口，型號為 J30J-9ZJWP7。
[0047]基于圖1所示的基于SOC芯片的SAR雷達數(shù)據(jù)加密裝置的結構示意圖，圖2示出了圖1所示裝置在SAR雷達系統(tǒng)中應用的示意圖。雷達信號接收主機接收的雷達信號以圖像數(shù)據(jù)明文傳送到本發(fā)明提供的基于SOC芯片的SAR雷達數(shù)據(jù)加密裝置，該裝置在外部控制主機的控制下，對接收的圖像數(shù)據(jù)明文進行加密，然后將圖像數(shù)據(jù)密文傳送到數(shù)據(jù)存儲主機進行存儲。
[0048]參照圖3，圖3是圖1所示裝置的基本工作流程示意圖，包括以下步驟:
[0049]步驟1:系統(tǒng)在上電后，首先進行程序加載工作，SOC中的FPGA IP和MCU IP分別從兩塊FLASH存儲器中加載各自的程序，F(xiàn)PGA IP在程序加載成功后向通過SFR總線向MCUIP發(fā)出程序加載完成信號，之后MCU IP便可以開始進行后續(xù)工作。
[0050]步驟2:MCU IP從控制主機中接收密鑰生成數(shù)據(jù)以及命令。
[0051]步驟3:MCU IP完成接收后向主機發(fā)出應答信號。
[0052]步驟4:MCU IP完成密鑰生成工作后向FPGA IP進行密鑰注入。
[0053]步驟5 =FPGAIP成功接收到密鑰后向MCU IP發(fā)出應答信號。
[0054]步驟6:圖像數(shù)據(jù)明文從RS-485接口進入后由RS-485接收器將信號轉換為普通單端格式后由FPGA IP接收。
[0055]步驟7 =FPGAIP對數(shù)據(jù)進行實時加密后將密文輸出。
[0056]步驟8:數(shù)據(jù)被RS-485發(fā)送器轉換為RS-485電平格式后經RS-485接口輸出到存儲主機。
[0057]以上所述的具體實施例，對本發(fā)明的目的、技術方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為本發(fā)明的具體實施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內。
【權利要求】
1.一種基于SOC芯片的SAR雷達數(shù)據(jù)加密裝置，其特征在于，該裝置包括: 集成FPGA IP和MCU IP的SOC芯片； 連接于FPGA IP的程序FLASH存儲器； 連接于MCU IP的配置FLASH存儲器； 連接于FPGA IP的RS-485接收器； 連接于RS-485接收器的第一 RS-485接口 ； 連接于FPGA IP的RS-485發(fā)送器； 連接于RS-485發(fā)送器的第二 RS-485接口 ； 連接于MCU IP的RS-232收發(fā)器；以及 連接于RS-232收發(fā)器的RS-232接口。
2.根據(jù)權利要求1所述的基于SOC芯片的SAR雷達數(shù)據(jù)加密裝置，其特征在于，集成在SOC中的FPGA IP與MCU IP協(xié)調工作，其中所述FPGAIP負責數(shù)據(jù)流的接收，密鑰接收，與MCU IP通信，數(shù)據(jù)實時加密，和數(shù)據(jù)發(fā)送；所述MCU IP負責與控制主機通信，與FPGA IP通信，密鑰生成，密鑰注入和密鑰銷毀。
3.根據(jù)權利要求2所述的基于SOC芯片的SAR雷達數(shù)據(jù)加密裝置，其特征在于，所述FPGA IP 與 MCU IP 通過 MCU IP 的 SFR (SpecialFunction Register)總線通信，使得 MCU IP能夠將FPGA IP當作一個外設進行訪問。
4.根據(jù)權利要求1所述的基于SOC芯片的SAR雷達數(shù)據(jù)加密裝置，其特征在于，所述程序FLASH存儲器和所述配置FLASH存儲器分別保存FPGA IP和MCU IP程序的二進制代碼，在系統(tǒng)上電時分別導入到FPGA IP和MCU IP中。
5.根據(jù)權利要求1所述的基于SOC芯片的SAR雷達數(shù)據(jù)加密裝置，其特征在于，所述RS-485接收器用于將RS-485電平格式的輸入數(shù)據(jù)轉換為普通單端格式，從而使FPGA IP可以識別并接收。
6.根據(jù)權利要 求1所述的基于SOC芯片的SAR雷達數(shù)據(jù)加密裝置，其特征在于，所述RS-485接收器的單端輸出端與FPGA IP數(shù)據(jù)輸入接口相連接，差分輸入端與第一 RS-485接口相連接。
7.根據(jù)權利要求1所述的基于SOC芯片的SAR雷達數(shù)據(jù)加密裝置，其特征在于，所述RS-485發(fā)送器用于將FPGA IP的發(fā)送信號轉換為RS-485電平格式，并傳送給數(shù)據(jù)存儲主機。
8.根據(jù)權利要求1所述的基于SOC芯片的SAR雷達數(shù)據(jù)加密裝置，其特征在于，所述RS-485發(fā)送器的單端輸入端與FPGA IP數(shù)據(jù)輸出接口相連接，差分輸出端與第二RS-485接口相連接。
9.根據(jù)權利要求1所述的基于SOC芯片的SAR雷達數(shù)據(jù)加密裝置，其特征在于，所述RS-232收發(fā)器用于完成MCU IP串口電平到PC串口電平以及PC串口電平到MCU IP串口電平的轉換，其分別與RS-232接口和MCU端串行接口相連接。
10.根據(jù)權利要求1所述的基于SOC芯片的SAR雷達數(shù)據(jù)加密裝置，其特征在于，所述第一 RS-485接口和第二 RS-485接口是該裝置與雷達信號接收機以及數(shù)據(jù)存儲主機相連的物理接口 ；所述RS-232接口是該裝置與控制主機相連的物理接口。
11.一種基于SOC芯片的SAR雷達數(shù)據(jù)加密方法，應用于權利要求1至10中任一項所述的裝置，該方法包括: 步驟1:系統(tǒng)在上電后，首先進行程序加載工作，F(xiàn)PGA IP和MCU IP分別從程序FLASH存儲器和配置FLASH存儲器中加載各自的程序，F(xiàn)PGAIP在程序加載成功后通過SFR總線向MCU IP發(fā)出程序加載完成信號； 步驟2:MCU IP從控制主機中接收密鑰生成數(shù)據(jù)以及命令； 步驟3:MCU IP完成接收后向主機發(fā)出應答信號； 步驟4:MCU IP完成密鑰生成工作后向FPGA IP進行密鑰注入； 步驟5 =FPGAIP成功接收到密鑰后向MCU IP發(fā)出應答信號； 步驟6:圖像數(shù)據(jù)明文從RS-485接口進入后由RS-485接收器將信號轉換為普通單端格式后由FPGAIP接收； 步驟7 =FPGAIP對數(shù)據(jù)進行實時加密后將密文輸出； 步驟8:數(shù)據(jù)被RS-485發(fā)送器轉 換為RS-485電平格式后經RS-485接口輸出到數(shù)據(jù)存儲主機。
【文檔編號】G01S7/02GK103809158SQ201210441347
【公開日】2014年5月21日 申請日期:2012年11月7日 優(yōu)先權日:2012年11月7日
【發(fā)明者】徐飛, 喬樹山, 黑勇 申請人:中國科學院微電子研究所